JPS635642A - Communication control unit - Google Patents
Communication control unitInfo
- Publication number
- JPS635642A JPS635642A JP14876986A JP14876986A JPS635642A JP S635642 A JPS635642 A JP S635642A JP 14876986 A JP14876986 A JP 14876986A JP 14876986 A JP14876986 A JP 14876986A JP S635642 A JPS635642 A JP S635642A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control unit
- transistor
- communication control
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 33
- 230000005540 biological transmission Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 description 6
- 238000004804 winding Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ホームバスシステムにおける通信制御ユニッ
トどうしの送信時の競合に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to contention during transmission between communication control units in a home bus system.
従来の技術
従来のホームバスシステムで使用される通信制御ユニッ
トの一実施例を第2図に示す。通信制御ユニット18は
、ムMI信号’tパルストランス7を介して回線に出力
するドライブ回路3、回線上のAMI信号(複極RZ倍
信号を受信してNRZ信号に変換する受信回路4と、こ
の受信回路4とドライブ回路3に接続されあらかじめ決
められた通信プロトコルに従って通信制御する制御部6
と、この通信制御ユニット18に接続される上位端末と
のインターフェース部6により構成されている。2. Description of the Related Art An embodiment of a communication control unit used in a conventional home bus system is shown in FIG. The communication control unit 18 includes a drive circuit 3 that outputs the MU signal to the line via the pulse transformer 7, a receiving circuit 4 that receives the AMI signal (bipolar RZ double signal) on the line and converts it into an NRZ signal, A control unit 6 that is connected to the receiving circuit 4 and the drive circuit 3 and controls communication according to a predetermined communication protocol.
and an interface section 6 with a higher-level terminal connected to this communication control unit 18.
第3図に制御信号の基本フォーマノトラ、第4図にキャ
ラクタ−形式を示す。制御方式はCSMA/CD方式(
Carrier 5enced Multiple A
ccesswith Co11ision Detec
tion )であり、送信する通信制御ユニットは各ビ
ット毎に送信データと受信データが一致しているかを検
出する。衝突検出後(自己の送信データと受信データが
不一致の場合)は、直ちに送信を停止し受信に移る。そ
の後、送信可能になってから再送信を行う。優先コード
及び自己アドレス部の競合により、優先順位の高い通信
制御ユニットが生き残る。FIG. 3 shows the basic format of the control signal, and FIG. 4 shows the character format. The control method is CSMA/CD method (
Carrier 5enced Multiple A
Access with Co11ision Detect
tion ), and the transmitting communication control unit detects whether the transmitted data and received data match each bit. After a collision is detected (if there is a mismatch between its own transmitted data and received data), it immediately stops transmitting and starts receiving. After that, retransmission is performed after transmission becomes possible. Due to the conflict between the priority code and the self-address part, the communication control unit with the highest priority survives.
回線上の1つの制御信号が終了してから、次の制御信号
を回線上に送信するまでには必ず、10m5の休止時間
をおくことに決められている。すなわち、ひき続いて次
の制御信号を送信しようとする通信制御ユニットも、前
回衝突検出により送信を停止し、再送信をしようとする
通信制御ユニットも、今回新たに制御信号を送信しよう
とする通信制御ユニットも、回線上の制御信号が終了し
てから10mgの休止時間をおいた後に各々の制御信号
を優先コードから送信しなければならない。It is determined that there is always a pause time of 10 m5 between the end of one control signal on the line and the transmission of the next control signal on the line. In other words, a communication control unit that subsequently attempts to transmit the next control signal, a communication control unit that stopped transmission due to previous collision detection and attempts to retransmit, and a communication control unit that attempts to transmit a new control signal this time, The control unit must also transmit each control signal from the priority code after a pause of 10 mg after the end of the control signal on the line.
この10m!ilの休止時間は各通信制御ユニットがそ
れぞれ独自のタイマーで計測するためそれぞれのユニッ
トの水晶発振子の偏差やプログラムの処理上のタイミン
グの誤差を生じる。そこで、C8M人/CDのビット競
合を確実に行わせるため、第6図に示す様な回復監視時
間T、 を設け、休止時間の終りの時刻のT、 時
間前から回線を監視し、他の通信制御ユニットからの送
信が開始されればそれに同期して送信を開始する必要が
ある。This 10m! Since each communication control unit measures the idle time using its own timer, deviations in the crystal oscillators of each unit and timing errors in program processing occur. Therefore, in order to ensure bit contention between C8M person/CD, a recovery monitoring time T as shown in Fig. 6 is set, and the line is monitored from time T, before the end of the down time, and other Once the transmission from the communication control unit is started, it is necessary to start the transmission in synchronization with it.
この方式として従来、第6図に示したフローチャートに
従って、制御信号を送信したい時に10mSタイマの終
了確認と、回線上のスタートビットの監視を交互に行な
い、どちらかが認識されれば送信を開始する方法と、第
8図に示すような割込み処理を利用する方法とが考案さ
れ、実施されてきた。Conventionally, in accordance with the flowchart shown in Figure 6, this method alternately checks for the end of a 10mS timer and monitors the start bit on the line when it is desired to transmit a control signal, and if either is recognized, transmission begins. A method using interrupt processing as shown in FIG. 8 has been devised and implemented.
発明が解決しようとする問題点
この様な従来の方式のうち、第6図の方式ではソフトウ
ェアの処理時間で決まるサンプリング時間Ts おきで
しか回線上のスタートビラトラ監視することが出来ず、
第7図に示した様に、サンプリングの直後に回線にスタ
ートビットが出された場合、次のサンプリングまでの時
間Tdだけ送信が遅れることになる。人MI波形のデユ
ーティが50%の場合、この遅れ時間は13μs以内で
なければ、C3MA/CD方式を正確に行なうことはで
きない。第8図に示した割込み処理を使う方式では、遅
れ時間Tdを13μs以内におさえることは可能である
が、前処理を行なう必要上、数μsの遅れは免かれない
。この場合、通信制御には支障はないが、第9図に示す
様に、回線上の波形がいびつになり、不要な高調波成分
を持つことになり、問題となっていた。Problems to be Solved by the Invention Among these conventional methods, the method shown in FIG. 6 can only monitor the start-up time on the line at every sampling time Ts, which is determined by the software processing time.
As shown in FIG. 7, if a start bit is issued to the line immediately after sampling, transmission will be delayed by the time Td until the next sampling. When the duty of the human MI waveform is 50%, the C3MA/CD method cannot be performed accurately unless this delay time is within 13 μs. In the system using interrupt processing shown in FIG. 8, it is possible to keep the delay time Td within 13 μs, but a delay of several μs is unavoidable due to the necessity of preprocessing. In this case, there is no problem with communication control, but as shown in FIG. 9, the waveform on the line becomes distorted and contains unnecessary harmonic components, which poses a problem.
問題点を解決するだめの手段
本発明は制御部が出力する送信命令信号と受信回路が出
力するNRZ信号との論理積を出力する論理積回路と、
この論理積回路の出力によってパルスを回線に出力する
第2のドライブ回路を通信制御ユニットに付加するもの
である。Means for Solving the Problems The present invention provides an AND circuit that outputs an AND of a transmission command signal outputted by a control section and an NRZ signal outputted by a reception circuit;
A second drive circuit that outputs pulses to the line based on the output of this AND circuit is added to the communication control unit.
作用
本発明は上記した構成により、通信制御ユニットに休止
時間の後の制御信号の送信を、時間遅れなしに行わせ、
ビット競合を確実た行わせることができる。Effects The present invention has the above-described configuration to cause the communication control unit to transmit the control signal after the pause time without any time delay,
Bit conflicts can be ensured.
実施例
第1図は本発明の一実施例の通信制御ユニットの構成図
である。なお、第2図と共通する要素には同一番号を付
している。第1図において、1は論理積回路、2は通信
制御ユニットであって論理積回路1、ドライブ回路3、
受信回路4、制御部6、インターフェース部6より成る
。通信制御ユニットと回線側とはパルストランス7が中
継する。Embodiment FIG. 1 is a block diagram of a communication control unit according to an embodiment of the present invention. Note that elements common to those in FIG. 2 are given the same numbers. In FIG. 1, 1 is an AND circuit, 2 is a communication control unit, which includes an AND circuit 1, a drive circuit 3,
It consists of a receiving circuit 4, a control section 6, and an interface section 6. A pulse transformer 7 relays between the communication control unit and the line side.
8は回線側に正のパルスを出力するためのトランジスタ
、9は回線側に負のパルスを出力するだめのトランジス
タであり、センタタップ付キノパルストランス7の一次
巻線の一端にトランジスタ8のコレクタが接続され、他
端にトランジスタ9のコレクタが接続され、トランジス
タ8.9のエミッタはグランドに接地されており、パル
ストランスのセンタータップには5vめ電圧がかけられ
ている。1oは抵抗であり、制御部6の出力ポートT1
に−端が接続され、他端がトランジスタ8のペース
に接続されている。8 is a transistor for outputting a positive pulse to the line side, 9 is a transistor for outputting a negative pulse to the line side, and the collector of transistor 8 is connected to one end of the primary winding of the center-tapped Kinopulse transformer 7. is connected to the other end, the collector of the transistor 9 is connected to the other end, the emitter of the transistor 8.9 is grounded, and a voltage of 5V is applied to the center tap of the pulse transformer. 1o is a resistor, which is connected to the output port T1 of the control unit 6.
The - end is connected to , and the other end is connected to the pace of transistor 8 .
同様に抵抗11は制御部6の出力ポートT2 に−端
が接続され、他端がトランジスタ9のペースに接続され
ている。従って制御部6の抵抗10につながる出力ポー
トがHi$レベルになるとトランジスタ8がオンして、
パルストランス7の一次巻線に矢印アの方向の電流が流
れ、二次巻線にパルス電圧を生じ、回線に正のパルス信
号を送信できる。同様に制御部5の抵抗11につながる
出力ポートがHighレベルになるとトランジスタ9が
オンして、パルストランス7の一次巻線に矢印イの方向
の電流が流れ、二次巻線にパルス電圧を生じ回線側に負
のパルス信号を送信できる。12゜13はトランジスタ
であり、工、ミッタが制御部5の入力ポートおよび論理
積回路の入力に、コレクタは6vに接続されている。1
4は抵抗であり、トランジスタ12のペースに一端が接
続され、他端はパルストランス7の一次巻線の一端に接
続されている。パルストランスの他端は抵抗15の一端
に接続され、抵抗15の他端はトランジスタ13のペー
スに接続されている。16はプルダウン抵抗である。ト
ランジスタ8がオンした場合、又は回線上に正のパルス
がある時、トランジスタ12にペース電流が流れ、トラ
ンジスタ12がオンし、コレクタ電流が、抵抗16に流
れ、その電圧降下により、制御部5の入力ポートおよび
論理積回路1の入力をHighレベルとする。また、ト
ランジスタ9がオンした場合、又は回線側に負のパルス
がある時も、トランジスタ13にペース電流が流れ、制
御部6の入力ポートおよび論理積回路1の入力がHig
hレベルとなる。Similarly, the negative end of the resistor 11 is connected to the output port T2 of the control section 6, and the other end is connected to the pace of the transistor 9. Therefore, when the output port connected to the resistor 10 of the control section 6 becomes Hi$ level, the transistor 8 turns on.
A current flows in the direction of arrow A in the primary winding of the pulse transformer 7, generates a pulse voltage in the secondary winding, and a positive pulse signal can be transmitted to the line. Similarly, when the output port connected to the resistor 11 of the control unit 5 becomes High level, the transistor 9 is turned on, and current flows in the direction of arrow A through the primary winding of the pulse transformer 7, producing a pulse voltage in the secondary winding. A negative pulse signal can be sent to the line side. Reference numerals 12 and 13 designate transistors, the emitter and transmitter of which are connected to the input port of the control unit 5 and the input of the AND circuit, and the collector of which is connected to 6V. 1
4 is a resistor, one end of which is connected to the pace of the transistor 12, and the other end of which is connected to one end of the primary winding of the pulse transformer 7. The other end of the pulse transformer is connected to one end of a resistor 15, and the other end of the resistor 15 is connected to the pace of the transistor 13. 16 is a pull-down resistor. When the transistor 8 is turned on, or when there is a positive pulse on the line, a pace current flows through the transistor 12, the transistor 12 is turned on, a collector current flows through the resistor 16, and the voltage drop causes the control section 5 to The input port and the input of the AND circuit 1 are set to High level. Also, when the transistor 9 is turned on or when there is a negative pulse on the line side, a pace current flows through the transistor 13, and the input port of the control unit 6 and the input of the AND circuit 1 go high.
h level.
論理積回路1のもう一つの入力は制御部6の出力ポート
T、に接続されている。出力ポートで3は制御部の送信
命令信号によt) Highレベルとなり、この時に回
線側にパルスがあれば、論理積回路1の両方の入力がH
ighレベルとなり、論理積回路1の出力は瞬時にHi
ghレベルとなる。Another input of the AND circuit 1 is connected to the output port T of the control section 6. At the output port, 3 becomes High level due to the transmission command signal of the control unit, and if there is a pulse on the line side at this time, both inputs of AND circuit 1 become High.
becomes high level, and the output of AND circuit 1 instantly goes high.
gh level.
論理積回路1の出力は抵抗17を介してトランジスタ8
のペースに接続されており、論理積回路1の出力がHi
ghレベルとなれば、トランジスタ8がオンし、正のパ
ルスを回線側に送出する。すなわち、制御部が送信命令
を出している時に回線上にパルスが来れば、そのパルス
を受信した通信制御ユニットは瞬時に正のパルスを回線
上に送出することかできる。The output of the AND circuit 1 is connected to the transistor 8 via the resistor 17.
is connected to the pace of , and the output of AND circuit 1 is Hi
When it reaches the gh level, the transistor 8 turns on and sends a positive pulse to the line side. That is, if a pulse comes on the line while the control section is issuing a transmission command, the communication control unit that receives the pulse can instantaneously send a positive pulse onto the line.
発明の効果
以上述べてきたように、本発明によれば、通信制御の制
御信号の送信を、時間遅れなしに行わせることができ、
ビット競合を確実に行わせることができる。Effects of the Invention As described above, according to the present invention, control signals for communication control can be transmitted without time delay.
Bit contention can be ensured.
第1図は本発明の一実施例における通信制御ユニットの
構成図、第2図は従来の通信制御ユニッ問および回復監
視時間の説明図、第6図は従来の通信制御のフローチャ
ート、第7図は遅れ時間Tdのデータの略図である。
1・・・・・・論理積回路、2・・・・・・通信制御ユ
ニット、3・・・・・・ドライブ回路、4・・・・・・
受信回路、5・・・・・・制御部、6・・・・・・イン
ターフェース部。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
2通信制御ユニット
葛2図
/8」飴I西慨ユニット
第3図
(注):(Xvr)を参X
第4図
各ビ・ントはLSBから送信する(負論理)。
LSB ヂ―タ MSB
ストップ(1ビツト)第5図
第6図
第7図Fig. 1 is a configuration diagram of a communication control unit in an embodiment of the present invention, Fig. 2 is an explanatory diagram of conventional communication control unit interrogation and recovery monitoring time, Fig. 6 is a flowchart of conventional communication control, and Fig. 7 is a schematic diagram of data of delay time Td. 1...Logic product circuit, 2...Communication control unit, 3...Drive circuit, 4...
Receiving circuit, 5...control section, 6...interface section. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Communication Control Unit Figure 2/8'' Candy I West Unit Figure 3 (Note): See (Xvr) Figure 4 Each bit is transmitted from the LSB (negative logic). LSB data MSB
Stop (1 bit) Figure 5 Figure 6 Figure 7
Claims (1)
、複極RZ信号を回線に出力する第1のドライブ回路と
、回線上の複極RZ信号を受信してNRZ信号に変換す
る受信回路と、前記受信回路と前記ドライブ回路に接続
されあらかじめ決められた通信プロトコルに従って通信
制御する制御部と、この通信制御ユニットに接続される
上位端末とのインターフェース部と、前記制御部が出力
する送信命令信号と前記受信回路が出力するNRZ信号
との論理積を出力する論理積回路と、前記論理積回路の
出力によってパルスを回線に出力する第2のドライブ回
路とからなる通信制御ユニット。a pulse transformer that connects the line and the communication control unit; a first drive circuit that outputs the bipolar RZ signal to the line; a receiving circuit that receives the bipolar RZ signal on the line and converts it into an NRZ signal; a control unit connected to the receiving circuit and the drive circuit and controlling communication according to a predetermined communication protocol; an interface unit connected to the communication control unit with a higher-level terminal; a transmission command signal outputted by the control unit; A communication control unit comprising an AND circuit that outputs an AND with an NRZ signal output by a receiving circuit, and a second drive circuit that outputs a pulse to a line based on the output of the AND circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14876986A JPS635642A (en) | 1986-06-25 | 1986-06-25 | Communication control unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14876986A JPS635642A (en) | 1986-06-25 | 1986-06-25 | Communication control unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS635642A true JPS635642A (en) | 1988-01-11 |
Family
ID=15460246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14876986A Pending JPS635642A (en) | 1986-06-25 | 1986-06-25 | Communication control unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS635642A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033346A (en) * | 2000-07-18 | 2002-01-31 | Showa Denko Kk | Soldering paste used for forming solder bump electrode |
-
1986
- 1986-06-25 JP JP14876986A patent/JPS635642A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033346A (en) * | 2000-07-18 | 2002-01-31 | Showa Denko Kk | Soldering paste used for forming solder bump electrode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4988990A (en) | Dual master implied token communication system | |
US5122794A (en) | Dual master implied token communication system | |
US5166678A (en) | Dual master implied token communication system | |
JP2738106B2 (en) | Multiplex communication controller | |
US5289466A (en) | Multiplex transmission method | |
JPS635642A (en) | Communication control unit | |
CN106656702A (en) | Time sequence control method of intelligent redundant serial bus | |
US5063561A (en) | Procedure and apparatus for transmitting binary messages in a serial communication bus | |
JP2668898B2 (en) | Bus control circuit | |
JPH036944A (en) | Control bus line collision prevention device | |
JPS627239A (en) | Setting system for data transmission rate | |
JPS63278439A (en) | Communication controller for home bus system | |
JPH0766819A (en) | Synchronization recovery method for home bus system | |
EP0589106A1 (en) | Network and method for communicating data | |
JPH02101840A (en) | Communication controller and home bus system | |
JPH062361Y2 (en) | Balanced transmission device | |
JPH0715419A (en) | Controller for device | |
JP2541492B2 (en) | Microprocessor remote reset method | |
JPH01133443A (en) | Method for transmitting data by remain-undefeated system | |
JP3337907B2 (en) | Multiplex transmission system | |
JPS59127450A (en) | Transmission control system | |
JPH03285429A (en) | Signal transmission system | |
JPH0851413A (en) | Data communication equipment | |
JPH07202842A (en) | Data transmitter | |
JPS6238637A (en) | Control system for transmission in multi-drop |