JPS635614A

JPS635614A - デイジタル同調選局装置

Info

Publication number: JPS635614A
Application number: JP14880786A
Authority: JP
Inventors: Kuniko Kitano; 北野　久仁子
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-06-25
Filing date: 1986-06-25
Publication date: 1988-01-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明ＦｉＴＶ、ＶＴＲ受信機おｊびＦＭ、ＡＭ　、
７ジオ受信機などに利用できるディジタル同調選局装置
に関するものである。

〔従来の技術〕

従来のこの種の装置の一例を第３図に示し説明する。

図において、１，２はスイッチ、３，４は所定の繰返し
周波数でパルス信号を発生するパルス発生回路、５はこ
のパルス発生回路３，４から供給されるパルス信号をカ
ウントアツプまたはカウントダウンするアップダウンカ
ウンタで、工はパルス入力端子、ＵＤはアップカウント
／ダウンカウント制御信号入力端子を示し、仮に制御信
号入力端子ＵＤの信号が論理「１」のときだけダウンカ
ウントの接続になるものとする。６はこのアップダウン
カウンタ５の計数値をアナログ電圧に変換するディジタ
ル／アナログ変換器（以下、Ｄ／Ａ変換器と呼称する）
、７はこのＤ／Ａ変換器６で変換したアナログ電圧によ
って局部発振周波数が制御される受信機、８は表示画面
、９．１０は正電位の電源端子、１１．１２はパルス発
生回路３の出力とスイッチ１の出力およびパルス発生回
路４の出力とスイッチ２の出力をそれぞれ入力とするア
ンドゲート、１３はこのアンドゲート１１の出力とアン
ドゲート１２の出力を入力とするイクスクルーシプオア
ゲートで、これら各アンドゲート１１゜１２およびイク
スクルーシプオアゲート１３でゲート回路を構成し、こ
のゲート回路はアップダウンカウンタ５の入力とパルス
発生回路３，４の出力との間に設けられ上記アップダウ
ンカウンタ５に対する上記パルス発生回路３，４からの
パルス信号の供給を制御するゲート回路である。１４゜
１５は微分回路用コンデンサ、１６　、１７は微分回路
用抵抗である。

つぎにこの第２図に示す装置の動作について説明する。

まず、スイッチ１またはスイッチ２の何れか一方を”接
”にすると、アンドゲート１１またはアンドゲート１２
を介してイクスクルーシプオアゲート１３がオン状態と
なる。

そして、スイッチ１を”接”にした場合には。

アンドゲート１１がオン状態となシ、アンドゲート１２
はオフ状態となっているため、イクスクルーシブオアゲ
ート１３を介してパルス発生回路３からのパルス信号が
アンプダウンカウンタ５に入力する。また、このアップ
ダウンカウンタ５の端子ＵＤの信号論理はｒＯＪとなっ
ているため、アップダウンカウンタ５は入力パルス信号
をアップカウントしてその計数値が漸次増加し、この計
数値がり、／Ａ変換器６によって漸次増加する直流電圧
に変換されて、この直流電圧によって受信機Ｔ内の局部
発振器（図示せず）の局部発振周波数を制御する。

そして、このスイッチ１が閉接されている間。

操作者は掃引周波数の変化による同調の変化を表示画面
８の映像により認識することができるので。

最適同調点であると判定した時点でスイッチ１を開放す
る。

つぎに、スイッチ２を“接”にした場合には、アンドゲ
ート１２がオン状態となシ、アンドゲート１１はオフ状
態となっているため。イクスクルーシブオアゲート１３
を介してパルス発生回路４からのパルス信号がアンプダ
ウンカウンタ５に入力する。この時、アップダウンカウ
ンタ５の端子ＵＤの信号論理は「１」となっているため
、アンプダウンカウンタ５は入力パルス信号をダウンカ
ウントしてその計数値が漸次減少し、この計数値がＤ／
Ａ変換器６によって漸次減少する直流電圧に変換されて
、前述のスイッチ１が閉接されている場合と同様の制御
を行なう。

〔発明が解決しようとする問題点〕

従来のディジタル同調選定装置は以上のように動作する
ので、正確な同調点に周波数を設定することが困難であ
るという問題点があった。また。

操作者は表示画面上の映像によシ最適同調点であること
を判定するので、操作者によシ最適同調点の判定が違っ
ていたシ、また。最適同調点と判定できる周波数帯域が
広い場合にはどの地点を最適同調点とするか明確でない
という問題点があった。

この発明はかかる問題点を解決するためになされたもの
で、操作者が容易に正確な同調点に周波数を設定するこ
とができるディジタル同調選局装置を得ることを目的と
する。

〔問題点を解決するための手段〕

この発明によるディジタル同調選局装置は、所定の繰返
し周波数でパルス信号を発生するパルス発生回路と、こ
のパルス発生回路から供給されるパルス信号をカウント
アツプまたはカウントダウンするアップダウンカウンタ
と、このアップダウンカウンタの入力と上記パルス発生
回路の出力との間に設けられそのアップダウンカウンタ
に対するそのパルス発生回路からのパルス信号の供給を
制御するゲート回路と、上記アンプダウンカウンタの計
数値をアナログ電圧に変換するディジタル／アナログ変
換器と、このディジタル／アナログ変換器で変換したア
ナログ電圧によって局部発振周波数が制御される受信機
と、この受信機の中間周波増幅器の出力の周波数弁別を
行なう周波数弁別回路と、この周波数弁別回路の出力を
入力し上記中間周波増幅器の出力周波数が同調周波数の
近傍でその同調周波数よシ低い周波数領域の第１の所定
の帯域内にある場合にだけ論理「１」の信号を出力する
第１の電圧比較器と、上記周波数弁別回路の出力を入力
し上記中間周波増幅器の出力周波数が上記同調周波数の
近傍でその同調周波数よシ高い周波数領域の第２の所定
の帯域内にある場合にだけ論理「１」の信号を出力憤る
第２の電圧比較器と、外部から供給されるパルス信号を
一定時間カウントしその計数値が所定の範囲内にあると
き論理「１」の信号を発生する同期判定回路と、上記中
間周波増幅器の出力周波数が所定の同調周波数帯域内に
あることを外部に表示する表示手段とを備えてなるよう
にしたものである。

〔作用〕

この発明においては、どの操作者が操作しても容易に最
適同調点に周波数を設定することができ。

また１周波数設定後何らかの理由により最適同調点がず
れた場合にでも、そのことを容易に知ることができ、最
適同調点に周波数を設定し直すことができる。

〔実施例〕

以下、図面に基づきこの発明の実施例を詳細に説明する
。

第１図はこの発明によるディジタル同調選局装置の一実
施例を示すブロック図である。

この第１図において第３図と同一符号のものは相当部分
を示し、１８は受信機７の図示しない中間周波増幅器の
出力の周波数弁別を行なう周波数弁別回路、１９はこの
周波数弁別回路１８の出力を入力とし上記中間周波増幅
器の出力周波数が同調周波数の近傍でその同調周波数よ
り低い周波数領域の第１の所定の帯域内にある場合にだ
け論理「１」の信号を出力する第１の電圧比較器、２０
は上記周波数弁別回路１８の出力を入力とし上記中間周
波増幅器の出力周波数が上記同調周波数の近傍でその同
調周波数よ）高い周波数領域の第２の所定の帯域内にあ
る場合にだけ論理「１」の信号を出力する第２の電圧比
較器、２１は周波数弁別回路１８の出力、２２．２３は
それぞれ基準電圧端子、２４は第１の電圧比較器１９の
出力、２５は第２の電圧比較器２０の出力、２６は外部
から供給されるパルス信号を一定時間計数しその計数値
が所定の範囲内にあるとき論理「１」の信号を発生する
同期判定回路、２７はこの同期判定回路２６の出力、２
８はこの同期判定回路２６の出力２Ｔと第１および第２
の電圧比較器１９．２０の各出力２４．２５を入力とす
るアンドゲート、２９は上記中間周波増幅器の出力周波
数が所定の同調周波数帯域内にあることを外部に表示す
る表示手段である。

つぎにこの第１図に示す実施例の動作を第２図を参照し
て説明する。

第２図は第１図の動作説明に供する各部の動作波形を示
す図で、（、）は横軸に周波数、縦軸に電圧をとって表
わした周波数弁別回路１８の出力２１の波形を示したも
のであり、（ｂ）および（ｅ）は第１および第２の電圧
比較器１９．２０の各出力２４゜２５の波形、（ｄ）は
同期判定回路２６の出力２７の波形を示したものである
。

まず、第１図において第３図と同一符号の部分は第３図
に２いて説明したと同様に動作する。

さて、第２図（、）に示す電圧ｖ１は基準電圧端子２２
の電圧値、電圧ｖ２は基準電圧端子２３の電圧値であり
、第１の電圧比較器１９の出力２４はＡ点からＢ点の間
の周波数帯域だけで論理「１」となシ、第２の電圧比較
器２０の出力２５はＤ点からＥ点の間の周波数帯域だけ
で論理「１」となる。また、同期判定回路２６の出力２
７はＦ点からＧ点の間の周波数帯域だけで論理「１」と
なる。

そして、周波数弁別回路１８の出力２１と第１および第
２の電圧比較器１９．２０の各出力２４゜２５ならびに
同期判定回路２６の出力２７がそれぞれ第２図の（ａ）
　、　（ｂ）　、　（Ｃ）　、　（ｄ）に示すようにな
ることはよく知られているところであシ、第２図（、）
の０点に対応する周波数が同調周波数であり、最適同調
点であることはよく知られているところである。

つぎに、第１図において、スイッチ１のみを”接”にす
ることにより、アンプダウンカウンタ５の計数値が漸次
増加して掃引周波数が漸次増加し、第２図（、）に示す
Ｆ点になると同期判定回路２６の出力２７は第２図（ｄ
）に示すように、論理「０」から論理「１」となる。そ
して、この後、掃引周波数が第２図（１）に示すＡ点に
いたると、第１の電圧比較器１９の出力２４は第２図（
ｂ）に示すように。

論理「０」から論理「１」となり、Ｂ点にいたるとこの
第１の電圧比較器１９の出力２４は第２図（ｂ）に示す
ように、論理「１」から論理「０」となる。さらに、掃
引周波数が第２図（、）に示すＤ点にいたると、第２の
電圧比較器２０の出力２５が第２図（ｃ）に示すように
、論理「０」から論理「１」となり、Ｅ点にいたるとこ
の第２の電圧比較器２０の出力、２５は第２図（Ｃ）に
示すように論理「１」から論理「０」となる。

上記のような動作において掃引周波数が第２図（息）に
示すＢＤ点の時のみアンドゲート２８に入力される論理
信号はすべて「１」となり、表示手段２９に入力される
論理信号は「１」となるため表示子Ｒ２９は、Ｗｈ引局
周波数同調周波数帯域内にあることを外部に表示する。

そして、操作者は、この表示を認識して、スイッチ１を
開放することによυ、正確な同調点に周波数を設定する
ことができる。

なお、上記実施例では、同調周波数帯域を第２図（息）
に示す８０間とした場合を例にとって説明したが、この
発明はこれに限定されるものではなく。

同調点とし℃第２図（、）に示す０点に達したとき外部
に表示するという方法をとってもよい。

〔発明の効果〕

以上説明したように、この発明によれば、手動で周波数
の掃引を行なった場合にも正確な同調点に掃引周波数を
設定することができるので、実用上の効果は極めて大で
ある。また、どの操作者が操作しても容易に最適同調点
に周波数を設定することができ、かつ周波数設定後何ら
かの理由により最適同調点がずれた場合にでも、そのこ
とを容易に知ることができ、最適同調点に周波数を設定
し直すことができるという点において他めて有効である
。

【図面の簡単な説明】

第１図はこの発明によるディジタル同調選局装置の一実
施例を示すブロック図、第２図は第１図の動作説明に供
する各部の動作波形を示す図、第３図は従来のディジタ
ル同調選局装置の一例を示すブロック図である。３．４・・・・パルス発生回路、５・・・・アップダウ
ンカウンタ、６・・φ・Ｄ／Ａ変換器、７・・・・受信
機、１１．１２・・・・アンドゲート、１３・・・・イ
クスクルーシプオアゲート、１８・・・・周波数弁別回
路、１９．２０・・・・第１および第２の電圧比較器、
２６・・・・同期判定回路、２９・・・・表示手段。

Claims

【特許請求の範囲】

所定の繰返し周波数でパルス信号を発生するパルス発生
回路と、このパルス発生回路から供給されるパルス信号
をカウントアップまたはカウントダウンするアップダウ
ンカウンタと、このアップダウンカウンタの入力と前記
パルス発生回路の出力との間に設けられ該アップダウン
カウンタに対する該パルス発生回路からのパルス信号の
供給を制御するゲート回路と、前記アップダウンカウン
タの計数値をアナログ電圧に変換するディジタル／アナ
ログ変換器と、このディジタル／アナログ変換器で変換
したアナログ電圧によつて局部発振周波数が制御される
受信機と、この受信機の中間周波増幅器の出力の周波数
弁別を行なう周波数弁別回路と、この周波数弁別回路の
出力を入力し前記中間周波増幅器の出力周波数が同調周
波数の近傍で該同調周波数より低い周波数領域の第１の
所定の帯域内にある場合にだけ論理「１」の信号を出力
する第１の電圧比較器と、前記周波数弁別回路の出力を
入力し前記中間周波増幅器の出力周波数が前記同調周波
数の近傍で該同調周波数より高い周波数領域の第２の所
定の帯域内にある場合にだけ論理「１」の信号を出力す
る第２の電圧比較器と、外部から供給されるパルス信号
を一定時間カウントしその計数値が所定の範囲内にある
とき論理「１」の信号を発生する同期判定回路と、前記
中間周波増幅器の出力周波数が所定の同調周波数帯域内
にあることを外部に表示する表示手段とを備えてなるこ
とを特徴とするディジタル同調選局装置。