JPS6355254B2 - - Google Patents
Info
- Publication number
- JPS6355254B2 JPS6355254B2 JP59125961A JP12596184A JPS6355254B2 JP S6355254 B2 JPS6355254 B2 JP S6355254B2 JP 59125961 A JP59125961 A JP 59125961A JP 12596184 A JP12596184 A JP 12596184A JP S6355254 B2 JPS6355254 B2 JP S6355254B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- day
- tuning
- transistor
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002950 deficient Effects 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子選局回路を備えたテレビジヨン
受像機やビデオテープレコーダーに用いられるデ
イフイート回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a delay circuit used in television receivers and video tape recorders equipped with an electronic channel selection circuit.
従来例の構成とその問題点
一般のソフトタツチ形の電子選局回路の一部分
を第1図に示す。集積回路化された電子選局回路
(IC)39とチユーニング電圧(BT)を得るボ
リユーム29、選局スイツチ20、選局チヤンネ
ル表示用発光ダイオード(LED)26、等で構
成されている。Conventional configuration and its problems FIG. 1 shows a portion of a general soft-touch type electronic tuning circuit. It is composed of an integrated electronic tuning circuit (IC) 39, a volume 29 for obtaining a tuning voltage (BT), a tuning switch 20, a light emitting diode (LED) 26 for displaying the selected channel, and the like.
第1図においては、ボリユーム、発光ダイオー
ド、スイツチ等は数局分設けられている中の1つ
だけを示しており、他の局分についても同じよう
に選局回路39に接続されている。 In FIG. 1, only one of the volume, light emitting diode, switch, etc. provided for several stations is shown, and the other stations are connected to the channel selection circuit 39 in the same way.
今、選局スイツチ20で選局操作した場合、ス
イツチ20の片側ラインは抵抗40及び抵抗5を
介してキーイン量端子7に接続される。それま
で、スイツチ20の局が選されていなかつた時
は、スイツチ20の端子1側は32Vの電圧を有
し、したがつて、スイツチ20が押されると端子
7は高レベルとなる。この端子7が高レベルにな
つた時に選局回路39はクロツク発振を始め、選
局出力をシフトさせる。すなわち、操作されたス
イツチ20の局になるまで選局チヤンネルがシフ
トされる。操作された局の選局状態になつた時は
端子1は32Vから0Vとならり、端子7は低レベ
ルになつて発振が止まり、操作されたスイツチ2
0の局が選局される。 Now, when a channel is selected using the channel selection switch 20, one line of the switch 20 is connected to the key-in amount terminal 7 via the resistor 40 and the resistor 5. Previously, when the station of the switch 20 was not selected, the terminal 1 side of the switch 20 had a voltage of 32V, so when the switch 20 was pressed, the terminal 7 went to a high level. When this terminal 7 becomes high level, the tuning circuit 39 starts clock oscillation and shifts the tuning output. That is, the selected channel is shifted until it reaches the station corresponding to the operated switch 20. When the operated station becomes selected, terminal 1 changes from 32V to 0V, terminal 7 changes to low level and oscillation stops, and the operated switch 2 changes from 32V to 0V.
Station 0 is selected.
又、リモートコントロールにも対応している時
は、リモートコントロールで選局した時のリセツ
トパルス4がトランジスタ3のベースに入力さ
れ、エミツタから抵抗5を介しキーイン端子7に
入力される。すなわち、リセツトパルス4は高レ
ベルで受け付けられ、端子7を高レベルとする。
ここで選局回路39は発振をはじめ、トランジス
タ3のコレクタが抵抗2を介して接続されている
ポジシヨン端子1が選局されると、コレクタは低
レベルとなつて、発振が停止する。 When remote control is also supported, a reset pulse 4 when a channel is selected by remote control is input to the base of transistor 3, and input from the emitter to key-in terminal 7 via resistor 5. That is, the reset pulse 4 is accepted at a high level and sets the terminal 7 to a high level.
Here, the tuning circuit 39 starts oscillating, and when the position terminal 1 to which the collector of the transistor 3 is connected via the resistor 2 is tuned, the collector becomes a low level and the oscillation stops.
このような動作で選局するのであるが、この選
局回路が発振を開始すると同時に選局回路39の
デイフイート端子9から選局動作時の発振出力ま
たはチヤンネルをアツプ、ダウンさせるパルス入
力と同じ入力幅でパルスが出力される。このパル
スは選局集積回路内での時間遅れを持つことと、
又、このパルスを直流電圧にすべく積分回路によ
り、発振開始時よりデイフイートパルス18の立
上り時間が少し遅れてしまう。そのため、デイフ
イートパルス18を使つている音声デイフイート
動作やLEDデイフイート動作等が十分ではなく
チヤンネル切換時に雑音が入つてしまうことが発
生するし、又、LEDが一瞬点灯してしまうこと
も発生する。 Tuning is performed through this operation, and at the same time as this tuning circuit starts oscillating, the same input as the oscillation output during tuning operation or the pulse input that raises and lowers the channel is sent from the delay terminal 9 of the tuning circuit 39. A pulse is output in width. This pulse has a time delay within the tuning integrated circuit,
Furthermore, the rise time of the defective pulse 18 is slightly delayed from the start of oscillation due to the integration circuit used to convert this pulse into a DC voltage. For this reason, the audio day-to-day operation and LED day-to-day operation using the day-to-day pulse 18 are not sufficient, and noise may occur when switching channels, and the LED may turn on momentarily.
発明の目的
本発明は、このような従来の欠点を除去するも
ので、選局が開始されると同時にデイフイートパ
ルスが出力されるようにしたデイフイート回路を
提供することを目的とする。OBJECTS OF THE INVENTION The present invention is intended to eliminate such conventional drawbacks, and an object of the present invention is to provide a defective circuit which outputs a defective pulse at the same time as tuning is started.
発明の構成
本発明においては、選局手段の選局開始を示す
電位が変化するのと同期して、デイフイートパル
スを作成し、音声デイフイート動作や、LEDデ
イフイート動作を完全なものにするものである。Structure of the Invention In the present invention, a day-to-day pulse is created in synchronization with the change in the potential indicating the start of channel selection by the channel selection means, thereby perfecting the audio day-to-day operation and the LED day-to-day operation. be.
実施例の説明
以下、本発明の一実施例について図面を参照し
て説明する。第2図において、39はソフトタツ
チ電子選局集積回路(IC)である。このIC39
は図で示した以外の端子も有するが、図では省略
する。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. In FIG. 2, 39 is a soft touch electronic tuning integrated circuit (IC). This IC39
also has terminals other than those shown in the figure, but they are omitted in the figure.
1,23,24、は選局出力端子であり、選局
スイツチ20,21,22の片側に接続されてい
る。他にもICの持つ局数だけおの端子を有する
が、ここでは端子1についてのみ説明する。端子
1はダイオード25を介し選局表示用LED26
に接続され、LED26のアノード側は12Vライン
19に抵抗38を介して接続されている。又、端
子1はBT電圧調整用のボリユーム29の片側に
接続されている。ボリユーム29のもう一つの側
は32Vライン36に接続され、センターはダイオ
ード31を介して、BT電圧ライン37に接続さ
れている。 1, 23, and 24 are tuning output terminals, which are connected to one side of the tuning switches 20, 21, and 22. Although there are other terminals corresponding to the number of stations that the IC has, only terminal 1 will be explained here. Terminal 1 is connected to LED 26 for channel selection display via diode 25.
The anode side of the LED 26 is connected to the 12V line 19 via a resistor 38. Further, the terminal 1 is connected to one side of a volume 29 for adjusting the BT voltage. The other side of the volume 29 is connected to a 32V line 36, and the center is connected via a diode 31 to a BT voltage line 37.
端子1は抵抗30を介して、バンド切換スイツ
チ32の共通端子に接続され、バンド切換スイツ
チ32のその他の端子はそれぞれVHFの低バン
ド端子33、VHFの高バンド端子34、UHF端
子35に接続されており、バンド切換回路につな
がる。また端子1は抵抗2を介してトランジスタ
3のコレクタに接続され、そのエミツタは選局ス
イツチ20の共通ライン側及び抵抗5を介してキ
ーイン端子7に接続され、またアース間にコンデ
ンサ6が挿入されている。トランジスタ3のエミ
ツタは抵抗41を介してトランジスタ43のベー
スに接続され、ベースとアース間には抵抗42が
入つている。トランジスタ43のコレクタは、抵
抗44を介してデイフイートパルス用トランジス
タ15のベースに接続されている。 Terminal 1 is connected to a common terminal of a band selection switch 32 via a resistor 30, and the other terminals of the band selection switch 32 are connected to a VHF low band terminal 33, a VHF high band terminal 34, and a UHF terminal 35, respectively. connected to the band switching circuit. Terminal 1 is connected to the collector of transistor 3 via resistor 2, and its emitter is connected to the common line side of channel selection switch 20 and to key-in terminal 7 via resistor 5, and capacitor 6 is inserted between the ground. ing. The emitter of the transistor 3 is connected to the base of a transistor 43 via a resistor 41, and a resistor 42 is connected between the base and ground. The collector of the transistor 43 is connected to the base of the defect pulse transistor 15 via a resistor 44.
端子9はデイフイートパルス用の発振出力端子
であり、抵抗10,12を介してトランジスタ1
5のベースに接続されている。又、端子9より抵
抗10を通つた後からは12Vライン19間に電解
コンデンサ11が接続されており、発振出力を積
分している。トランジスタ15のベースと12Vラ
イン19間には抵抗13が入り、エミツタは12V
ライン19間にダイオード14が入つおり、又ア
ース間に電解コンデンサ17が挿入されている。
コレクタはアース間に抵抗16が設けられ、この
コレクターラインを各デイフイートパルス信号出
力端として使用されている。 Terminal 9 is an oscillation output terminal for the daily pulse, and is connected to transistor 1 via resistors 10 and 12.
It is connected to the base of 5. Further, an electrolytic capacitor 11 is connected between the 12V line 19 after passing through the resistor 10 from the terminal 9, and integrates the oscillation output. A resistor 13 is inserted between the base of the transistor 15 and the 12V line 19, and the emitter is 12V.
A diode 14 is inserted between the lines 19, and an electrolytic capacitor 17 is inserted between the lines 19 and ground.
A resistor 16 is provided between the collector and ground, and this collector line is used as an output terminal for each defective pulse signal.
次に、この回路の動作を説明する。端子1が選
局されていない時は、32Vが端子1に印加されて
おり、選局されている時は0Vとなる。すなわち、
選局スイツチ20を操作した時に端子1に32Vが
印加されているとすれば、キーイン端子7は高レ
ベルとなる。この時、IC39はクロツク発振を
開始し、デイフイート出力端子9からパルスが出
力される。このパルスはIC回路内での時間遅れ
及び積分回路による波形のなまりによる時間遅れ
を持つために、このデイフイートパルスは、すで
に働き始めている選局回路の選局電圧BTの変動
により出力される異常音等を消去することが出来
ない。 Next, the operation of this circuit will be explained. When terminal 1 is not tuned, 32V is applied to terminal 1, and when it is tuned, it is 0V. That is,
If 32V is applied to terminal 1 when the channel selection switch 20 is operated, the key-in terminal 7 will be at a high level. At this time, the IC 39 starts clock oscillation, and a pulse is output from the defective output terminal 9. Since this pulse has a time delay due to a time delay within the IC circuit and a waveform rounding due to the integration circuit, this defective pulse is an abnormality output due to fluctuations in the tuning voltage BT of the tuning circuit that has already started working. It is not possible to erase sounds etc.
そこで、本回路では、スイツチ20で端子1の
ポジシヨンを選局した時に発生される高レベルの
電圧でトランジスタ43をオンさせるようにして
いる。従つてトランジスタ15もオンになり、デ
イフイートパルス18は高レベルとなる。これを
それ以降のデイフイートトランジスタに接続する
ことによつて、音声、LED、AFC回路等のデイ
フイート回路を構成することが出来る。 Therefore, in this circuit, the transistor 43 is turned on by the high level voltage generated when the switch 20 selects the terminal 1 position. Therefore, the transistor 15 is also turned on, and the defective pulse 18 becomes high level. By connecting this to subsequent defective transistors, it is possible to configure a defective circuit for audio, LED, AFC circuits, etc.
すなわち、キーイン端子7への入力パルスと同
期したデイフイートパルスを作成することが可能
である。 That is, it is possible to create a daily pulse synchronized with the input pulse to the key-in terminal 7.
次にリモートコントロールの時においては、リ
モートコントロールで直接選局する時、リセツト
パルスがまず出力され、これで選局ポジシヨンを
ある指定の位置に戻す。次に別ラインよりチヤン
ネルを何ステツプ移動させるかのパルスが、その
数だけ出力される。それによつて希望のチヤンネ
ルを選局することができる。 Next, when using remote control, when directly selecting a channel using the remote control, a reset pulse is first output, which returns the channel selection position to a certain designated position. Next, pulses indicating how many steps the channel is to be moved are output from another line. This allows you to select the desired channel.
この後から出力されるパルスが入力される端子
をチヤンネルアツプ端子8とする。すなわち、リ
セツトパルスはトランジスタ3のベースに入力さ
れ、チヤンネルアツプ端子8には何ポジシヨンシ
フトさせるかのパルスが入力される。IC39は
リセツトパルスが入力されている時と、チヤンネ
ルアツプパルスが入力されている間はデイフイー
トパルスを出力するようになされているのである
が、このようにリモートコントロールで選局した
時でも最初のリセツトパルスが出力される時、キ
ーイン端子7は同様に高レベルとなり、デイフイ
ートパルスは同様に遅れてしまうが本回路によれ
ば、リセツトパルスに対してもトランジスタ3が
ONすることにより、トランジスタ15のコレク
タにリセツトパルスに同期したデイフイートパル
スを得ることが可能である。 The terminal to which the pulses to be outputted thereafter are inputted is called the channel up terminal 8. That is, a reset pulse is input to the base of the transistor 3, and a pulse indicating how many positions to shift is input to the channel up terminal 8. IC39 is designed to output a defective pulse while a reset pulse is being input and while a channel up pulse is being input, but even when tuning by remote control in this way, the first When the reset pulse is output, the key-in terminal 7 similarly becomes a high level, and the defective pulse is similarly delayed, but according to this circuit, the transistor 3 is activated even in response to the reset pulse.
By turning it ON, it is possible to obtain a defect pulse synchronized with the reset pulse at the collector of the transistor 15.
発明の効果
以上のように、本発明によれば、選局スイツチ
で選局したとしおよびリモートコントロールで選
局されたときに変化する電位を検出して選局動作
を開始するとともに、選局動作が開始されて終了
するまでの間、発振出力端子よりパルスを出力す
る選局手段を備え、かつ上記発振出力端子に積分
回路を介してベースが接続されたデイフイート用
トランジスタを備えて、選局時のデイフイートパ
ルスを発生する装置において、上記電位の変化検
出点にベースを接続したトランジスタを設け、こ
のトランジスタのコレクタ出力端子を上記デイフ
イート用トランジスタのベースに接続することに
より、選局開始と同期させて遅延するなくデイフ
イートパルスを発生することができ、選局時の音
声の雑音や表示素子の余分な点灯を防止すること
のできるデイフイート回路を提供することができ
るものである。Effects of the Invention As described above, according to the present invention, when a channel is selected with a channel selection switch and when a channel is selected with a remote control, a potential that changes is detected to start a channel selection operation, and a channel selection operation is also performed. The system is equipped with a tuning means for outputting a pulse from an oscillation output terminal from the start to the end of the tuning, and a delay transistor whose base is connected to the oscillation output terminal via an integrating circuit. In a device that generates a delay pulse, a transistor is provided whose base is connected to the potential change detection point, and the collector output terminal of this transistor is connected to the base of the delay transistor, thereby synchronizing it with the start of tuning. Therefore, it is possible to provide a deadline circuit that can generate a deadline pulse without delay and can prevent audio noise and unnecessary lighting of a display element during channel selection.
第1図は、従来例の電子選局回路を含むデイフ
イート回路の回路図、第2図は本発明の一実施例
におけるデイフイート回路の回路図である。
1,23,24……選局出力端子、7……キー
イン端子、39……選局回路、9……デイフイー
ト出力端子、20,21,22……選局スイツ
チ、3,15,43……トランジスタ、4……リ
セツトパルス信号、18……デイフイートパルス
信号。
FIG. 1 is a circuit diagram of a day-to-day circuit including a conventional electronic channel selection circuit, and FIG. 2 is a circuit diagram of a day-to-day circuit according to an embodiment of the present invention. 1, 23, 24...Tuning selection output terminal, 7...Key-in terminal, 39...Tuning selection circuit, 9...Daytime output terminal, 20,21,22...Tuning selection switch, 3, 15, 43... Transistor, 4...Reset pulse signal, 18...Deaf pulse signal.
Claims (1)
きおよびリモートコントロールで選局がなされた
ときに変化する電位の変化を検出して選局動作を
開始するとともに、選局動作が開始されて終了す
るまでの間、発振出力端子よりパルスを出力する
集積回路化された選局手段と、上記発振出力端子
に積分回路を介してベースが接続されたデイフイ
ート用トランジスタと、上記電位の変化を検出し
た出力がベースに加えられる第1のトランジスタ
を設け、この第1のトランジスタのコレクタ出力
端子を上記デイフイート用トランジスタのベース
に接続し、上記選局スイツチあるいはリモートコ
ントロールによつて選局操作がなされたときに上
記デイフイート用トランジスタの出力端子よりデ
イフイート用パルスを得るようにしたことを特徴
とするデイフイート回路。1. Starts the tuning operation by detecting the change in potential that changes when the tuning operation is performed by the tuning switch or when the tuning is performed by the remote control, and also starts and ends the tuning operation. Until then, an integrated circuit selection means that outputs pulses from the oscillation output terminal, a defective transistor whose base is connected to the oscillation output terminal via an integrating circuit, and a change in the potential are detected. A first transistor is provided whose output is applied to the base, and the collector output terminal of the first transistor is connected to the base of the default transistor, and when a channel selection operation is performed by the channel selection switch or remote control. A day-to-day circuit characterized in that a day-to-day pulse is obtained from the output terminal of the day-to-day transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12596184A JPS614328A (en) | 1984-06-19 | 1984-06-19 | Defeat circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12596184A JPS614328A (en) | 1984-06-19 | 1984-06-19 | Defeat circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS614328A JPS614328A (en) | 1986-01-10 |
JPS6355254B2 true JPS6355254B2 (en) | 1988-11-01 |
Family
ID=14923258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12596184A Granted JPS614328A (en) | 1984-06-19 | 1984-06-19 | Defeat circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS614328A (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0647746A (en) * | 1992-07-14 | 1994-02-22 | Kyowa Kogyo Kk | Production of palette |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816941B2 (en) * | 1972-01-19 | 1983-04-04 | 日本セメント株式会社 | grinding system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816941U (en) * | 1981-07-21 | 1983-02-02 | 三洋電機株式会社 | Muting circuit of electronically tuned receiver |
-
1984
- 1984-06-19 JP JP12596184A patent/JPS614328A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5816941B2 (en) * | 1972-01-19 | 1983-04-04 | 日本セメント株式会社 | grinding system |
Also Published As
Publication number | Publication date |
---|---|
JPS614328A (en) | 1986-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4903129A (en) | Audio signal section apparatus | |
JPS602711Y2 (en) | television equipment | |
KR930009379A (en) | TV receiver | |
US4151557A (en) | Television receiver operating mode selector | |
US4139865A (en) | Television receiver with video changeover switch responsive to channel selector | |
JPS63209318A (en) | Receiver | |
US3839681A (en) | Unused channel skip system | |
JPS6355254B2 (en) | ||
JPS5830326Y2 (en) | display device | |
JPS6113671B2 (en) | ||
JPH018021Y2 (en) | ||
JP3166810B2 (en) | Preset device for tuner | |
KR900010105Y1 (en) | Reservation recording device for video cassette recorder | |
JPH0446036B2 (en) | ||
KR890002676B1 (en) | Tv channel setting circuit | |
JPS6256715B2 (en) | ||
KR890008438Y1 (en) | A switchover apparatus of tunning signal | |
KR970004924Y1 (en) | Broadcasting system self-converting circuit | |
KR830000579B1 (en) | TV receiver | |
KR890002424Y1 (en) | Tv channel selection and display circuit | |
KR910001429Y1 (en) | Scanning-scope control circuit of tuner | |
JPH0139019Y2 (en) | ||
JPS635952B2 (en) | ||
JPS605667Y2 (en) | television equipment | |
KR870004069Y1 (en) | Automatic switching circuit of television input signal |