JPS6354217B2 - - Google Patents

Info

Publication number
JPS6354217B2
JPS6354217B2 JP56110659A JP11065981A JPS6354217B2 JP S6354217 B2 JPS6354217 B2 JP S6354217B2 JP 56110659 A JP56110659 A JP 56110659A JP 11065981 A JP11065981 A JP 11065981A JP S6354217 B2 JPS6354217 B2 JP S6354217B2
Authority
JP
Japan
Prior art keywords
substrate
molybdenum
tungsten
thin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56110659A
Other languages
English (en)
Other versions
JPS5814541A (ja
Inventor
Hideo Koizumi
Tadashi Morita
Yoshio Fukuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP11065981A priority Critical patent/JPS5814541A/ja
Publication of JPS5814541A publication Critical patent/JPS5814541A/ja
Publication of JPS6354217B2 publication Critical patent/JPS6354217B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • H01L23/4924Bases or plates or solder therefor characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体素子用基板に係り、更に詳しく
は素子との接合面が平面度及び寸法精度の高い平
滑な面となつている半導体素子用基板に関する。
半導体整流素子として例えばシリコン整流ダイ
オードが汎用されている。又近年、電解、めつき
等化学工業用電源設備、鉄道車輛等の駆動装置な
どの電源整流回路或は制御回路などに用いられる
高耐圧、大電流容量の電力用半導体素子として、
例えば径100mm、厚さ10mmの円盤形状の素子(平
形ダイオード)など大形のシリコン半導体ウエハ
も汎用され始めている。
この大容量の素子では、通常ウエハの上面及び
下面の各々に例えば銅などから成る板状の金属電
極を直接加圧接触させ或いはろう付けするなどし
て用いられると、シリコンウエハと金属電極との
熱膨張係数の差〔Si 7.6×10-6K-1(40℃)に対し
て例えばCu 1.62×10-5K-1(0〜100℃)の線膨
張係数を有する〕に基づく内部応力によつて該シ
リコンウエハが熱膨張破壊を起こすなどの不都合
が生じる。
そこでこの熱膨張差に起因する内部応力を緩和
し、併せてシリコンウエハの機械的強度を補う目
的で、シリコンウエハの少なくとも1方の金属電
極(通常はウエハ下面に接合された陽極)との接
合面に、シリコンと熱膨張係数の近い金属、通常
粉末冶金法によつて得られるモリブデンやタング
ステン材料〔線膨張係数:Mo5.2×10-6K-1
W4.5×10-6K-1(何れも0〜100℃において)〕か
ら成る基板〔通常ヒートシンク(heat sink)と
呼ばれている〕をアルミニウムろうなどでろう付
けして接合したものが用いられる。
ところで、これら基板を配置した整流素子にお
いては、素子の特性安定化のために、該素子の動
作時に素子の基板との接合面の全域に亘つて均一
な電位及び電流密度が得られることが必要とされ
る。従つて素子側の接合面は言うに及ばず、基板
側の接合面も平面度及び寸法精度の高い平滑な面
となつていることが要求されている。
ところが、前記のモリブデン材料の場合、タン
グステン材料に比較すると軟質でありじん性に富
むなど、加工性に優れており、従つて成形時の表
面加工処理が比較的容易に行ない得るのである
が、表面加工後の基板の素子との接合面に生成し
た酸化物層或は付着汚染物などを除去するために
行なわれる表面酸処理(エツチング)によつて腐
食され易く、従つて素子との接合時に良好な表面
形状が保持されにくいという難点があつた。
一方、タングステン材料の場合、かかる表面酸
処理によつては腐食されにくいのであるが、モリ
ブデン材料と比べて硬質であるなど加工性に劣る
為良好な表面形状を有するものが得難いのであつ
た。且つ比重が高い為に重量となる。
本発明者らは、従来の半導体素子用基板が有し
ていた上述の欠点を解消すべく鋭意研究した結
果、表面加工処理が比較的容易に行い得るモリブ
デン材料から成る基体と半導体素子との接合面上
にタングステン薄層を被覆形成すると、該接合面
が前記の表面酸処理などによつても腐食されにく
く、従つて平面度及び寸法精度の高い平滑な面と
なることを見出し、本発明を完成するに至つた。
本発明の目的は、素子との接合面が平面度及び
寸法精度の高い平滑な面となつている半導体素子
用基板を提供することにある。
即ち本発明の半導体素子用基板は、モリブデン
基体と、該基体の素子との接合面上に形成された
5〜100μmのタングステン薄層から成ることを特
徴とするものである。
次に添付した図面に即して、本発明の半導体素
子用基板の一実施態様を詳細に説明する。図面は
本発明の半導体素子用基板が、円板状ウエハから
成る平形のシリコン整流素子の下面側に接合され
ている場合の構成の一例を示した模式図である。
この例では円板状のシリコン半導体ウエハ1の下
面2に同径の円板状の基板3が、例えばアルミニ
ウムろうなどのろう材4を用いてろう付けされて
いる。この基板3は円板状のモリブデン基体5
と、該基体5のウエハ1との接合面、即ち上面6
上の全域に形成されたタングステン薄層7から構
成されている。
前記のモリブデン基体5としては、従来公知の
方法、例えば通常の粉末冶金法に基づいて、モリ
ブデン粉末を成形、焼結及び圧延して得られるも
のなどであれば良い。
前記のタングステン薄層7としては、例えば化
学蒸着法、スパツタリング法、又は溶射法など何
れの方法を用いて得られたものであつても良い
が、これらのうち化学蒸着法により形成された薄
層であることが、モリブデン基体との密着性に優
れた所望の層厚の薄層が精度良く形成される為に
好ましい。タングステン薄層の層厚は、5〜
100μm、更には10〜30μmであることが好ましい。
というのは、層厚が5μm以下であると、タングス
テンによる被覆効果が十分に得られず、100μmを
超えると、タングステンとモリブデンとの熱膨張
係数の差に起因して薄層が剥離し易くなるなどの
為である。
図面に戻ると、基板3の下面8及びウエハ1の
上面9には夫々板状の銅電極10,11が例えば
加圧接触されるなどして接合されている。
図面の例では、モリブデン基体のウエハとの接
合面、即ち上面上のみにタングステン薄層が形成
されているのであるが、例えば基板の銅電極との
接合面、即ち下面上の全域にもタングステン薄層
が形成されていても良く、或は基体の外面上の全
域に亘つてタングステン薄層が形成されているな
どであつても良い。通じて、モリブデン基体の少
なくとも素子との接合面上にタングステン薄層が
形成されていれば良い。
かかる本発明の半導体素子用基板の製造法とし
ては、粉末冶金法によつて得られたモリブデン基
体の素子との接合面上に、例えば化学蒸着法を用
いてタングステン薄層を形成する。
この化学蒸着法としては従来公知の方法を用い
てもよいが、例えば反応ガスの気化室、キヤリヤ
ーガス精製装置、及び反応済ガスの回収装置など
と配管している反応炉内にモリブデン基体を固定
配置し、500〜800℃の一定温度に保持した反応炉
内に、前記の気化室で気化された例えば六フツ化
タングステン、六塩化タングステン又はヘキサカ
ルボニルタングステンなどのタングステン化合物
と、例えば水素、窒素アルゴンなどのキヤリヤー
ガスとの混合ガスを導入する。かくしてモリブデ
ン基体上にタングステン薄層を形成する。形成さ
れるタングステン薄層の層厚は、導入する気化タ
ングステン化合物の濃度、反応炉の温度、混合ガ
ス圧力及び反応時間などによつて制御される。
本発明の半導体素子用基板によれば、モリブデ
ン基体と素子との接合面上にタングステン薄層が
形成されており、このタングステン薄層が外部雰
囲気による酸化作用、表面酸処理(エツチング)
による腐食作用を受け難いものである為に、素子
との接合面が平面度及び寸法精度の高い平滑な面
となる。且つ構成材の大部分がモリブデンである
為に軽量である。
本発明の半導体素子用基板は、前記のシリコン
整流ダイオード用基板としてばかりでなく、例え
ばシリコン制御整流素子(サイリスタ)などの電
力用半導体素子用基板としても有用である。
実施例 大略図面で示した構成を有する円板状の半導体
素子用基板を作製した。図面と同一要素を同一符
号で表わすと、通常の粉末冶金法に基づいてモリ
ブデン粉末を成形、焼結及び圧延して得られた円
板状のモリブデン板(比重、10.2)の上面及び下
面に鏡面仕上を施して、モリブデン基体(径30
mm、厚さ1mm)5を得た。かくして得られたモリ
ブデン基体5の上面6上に化学蒸着法によりタン
グステン薄層7を被覆形成した。蒸着は、反応ガ
スの気化室、キヤリヤガスの精製装置及び反応済
ガスの回収装置と配管して反応炉内に前記のモリ
ブデン基体5を固定配置し、反応炉内を800℃の
定温に保持した状態で、該反応炉内に前記気化室
で気化された六塩化タングステン及び前記精製装
置からの水素ガスから成る混合ガスを導入して、
60分間行われた。かくしてモリブデン基体の上面
上に層厚10μm、平面度2μm以下の均一な厚さの
タングステン薄層を形成した。
かくして得られた本発明の半導体素子用基板、
及び比較例として、タングステン薄層を形成して
いない、前記のモリブデン基体と同一材料から成
る、同一形状のモリブデン基板の各上面に表面酸
処理を施した。使用した酸はフツ化水素酸、硝
酸、氷酢酸及びリン酸から成る混酸であり、処理
時間は3分であつた。処理後の本発明の半導体素
子用基板及び比較例の表面の腐食量は夫々、10
mg/cm2、50mg/cm2(腐食の深さは夫々、5μm,
50μm)であり、平面度は夫々7μm,70μmであつ
た。また、本発明の基板が腐食後も均一な表面形
状を呈していたにもかかわらず、タングステン薄
層を形成していないモリブデン基板の方は部分的
に孔食(ピンホール)状の外観を呈するものがあ
つた。
以上の結果からも明らかな様に、本発明の半導
体素子用基板は、半導体素子との接合面が、表面
酸処理によつても腐食され難く、平面度の高い平
滑な面となつている。従つて素子と接合して用い
られる場合に、該素子の特性の安定化に寄与しう
るものである。
【図面の簡単な説明】
図面は、本発明の半導体素子用基板が、円板状
ウエハから成る平形のシリコン整流ダイオードの
下面側に接合されている場合の、構成の一例を示
した模式図である。 1…シリコン半導体ウエハ、3…基板、4…ろ
う材、5…モリブデン基体、7…タングステン薄
層、10,11…銅電極。

Claims (1)

  1. 【特許請求の範囲】 1 モリブデン基体と、該基体の素子との接合面
    上に形成された5〜100μmのタングステン薄層か
    らなることを特徴とする半導体素子用基板。 2 タングステン薄層が化学蒸着法により形成さ
    れた薄層である特許請求の範囲第1項記載の基
    板。
JP11065981A 1981-07-17 1981-07-17 半導体素子用基板 Granted JPS5814541A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11065981A JPS5814541A (ja) 1981-07-17 1981-07-17 半導体素子用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11065981A JPS5814541A (ja) 1981-07-17 1981-07-17 半導体素子用基板

Publications (2)

Publication Number Publication Date
JPS5814541A JPS5814541A (ja) 1983-01-27
JPS6354217B2 true JPS6354217B2 (ja) 1988-10-27

Family

ID=14541229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11065981A Granted JPS5814541A (ja) 1981-07-17 1981-07-17 半導体素子用基板

Country Status (1)

Country Link
JP (1) JPS5814541A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224431U (ja) * 1988-08-04 1990-02-19

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0690828B2 (ja) * 1983-09-14 1994-11-14 日本ビクター株式会社 磁気記録再生装置
JPS61136269A (ja) * 1984-12-07 1986-06-24 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0224431U (ja) * 1988-08-04 1990-02-19

Also Published As

Publication number Publication date
JPS5814541A (ja) 1983-01-27

Similar Documents

Publication Publication Date Title
US4505418A (en) Method of direct bonding copper foils to oxide-ceramic substrates
EP0097944B1 (en) Method for directly bonding ceramic and metal members and laminated body of the same
US7199475B2 (en) Semiconductor copper bond pad surface protection
EP1430007B1 (en) Brazeable matallizations for diamond components
WO2003023848A2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US8262816B2 (en) Hafnium alloy target
US6531226B1 (en) Brazeable metallizations for diamond components
JPS58115855A (ja) 半導体装置およびその製造法
US4098452A (en) Lead bonding method
JPS6354217B2 (ja)
TWI283463B (en) Members for semiconductor device
US6916739B2 (en) Structural element and process for its production including bonding through an amorphous hard layer
US4726983A (en) Homogeneous fine grained metal film on substrate and manufacturing method thereof
JPS6126231A (ja) 金属‐セラミツク複合素子およびその製法
US5250327A (en) Composite substrate and process for producing the same
JPH0193149A (ja) 半導体装置
JP3495052B2 (ja) メタライズ体およびその製造方法
EP0601509A1 (en) Semiconductor devices and method of manufacturing the same
US4923526A (en) Homogeneous fine grained metal film on substrate and manufacturing method thereof
JPH0424312B2 (ja)
US6914330B2 (en) Heat sink formed of diamond-containing composite material with a multilayer coating
US3702787A (en) Method of forming ohmic contact for semiconducting devices
JP2001097779A (ja) 窒化アルミニウム基板および同基板を用いた回路基板
JPS5917880B2 (ja) 電気装置用基板
US11916038B2 (en) Chemical bonding method, package-type electronic component, and hybrid bonding method for electronic device