JPS635292Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、可変デイレイ・ラインの改良に関す
るものである。さらに詳しくは、遅延量の変更に
伴なう信号減衰量の変化を見かけ上補償した可変
デイレイ・ラインに関するものである。

フエイズド・アレイ・ソーナにおいては、各エ
レメントからの信号を各々可変のデイレイ・ライ
ンにて各異なる遅延時間で遅延し、それによつて
ビーム・ステアリングを行なうようになつてい
る。デイレイ・ライン上に設定された遅延時間は
ビーム・ステアリングの方位角に応じて変更され
るが、遅延時間の変更は、タツプの切換えや挿脱
スイツチの開閉によりデイレイ・ラインの有効長
を変えることにより行なわれるので、それに伴な
つてデイレイ・ライン上を伝播する信号の減衰量
が変化する。このため、デイレイ・ラインを介し
て得られる各エレメントの信号を最終的に合成し
たときに予期せぬ重みづけがなされ、正しい結果
が得られない。

本考案の目的は、遅延時間の変更による信号減
衰量の変化を見かけ上補償した可変デイレイ・ラ
インを提供することにある。

本考案は、デイレイ・ラインとして、特性イン
ピーダンスが信号の流れの方向に沿つて指数関数
的に増加するものを用い、信号のエネルギーがデ
イレイ・ラインを進行するにつれ減衰しても、特
性インピーダンスの漸増により、信号の電圧レベ
ルは不変に保たれるようにしたものである。

以下、図面によつて本考案を説明する。第１図
は、本考案で使用するデイレイ・ラインの一例を
示す構成図である。第１図において、Ｌはインダ
クタンス素子、Ｃはキヤパシタンス素子で、これ
らははしご形LC回路をなすように接続される。
このような回路の特性インピーダンスは√
で与えられるが、ここで、各段における√
の値を、その前段における値の１／αの値になる
ようにしている。ただし、αは各段における信号
エネルギーの伝達係数であつて、１に近いが１よ
り小さい値である。すなわち、はしご形LC回路
の特性インピーダンスは、入力側の一端から他端
に向けて指数関数的に増加するように定められ
る。このように特性インピーダンスを定めること
により、信号エネルギーが各段においてα倍に減
衰しても、１／α倍に増加した特性インピーダン
スによつて、信号の電圧レベルは不変に保たれ
る。したがつて、各段間から引き出されたタツプ
において観測される電圧は、どのタツプにおいて
も減衰がない。このため、このデイレイ・ライン
はフエイズド・アレイ・ソーナにおけるビーム・
ステアリングに利用するのに好適なものとなる。
なお、信号の流れを逆にすると、特性インピーダ
ンスは指数関数的に減少するものとなり、信号の
電流レベルが不変に保たれるようになる。

特性インピーダンスが線路の長さ方向に沿つて
指数関数的に変化すると、各タツプから線路を見
たときのインピーダンスがそれぞれ異なるので、
それが不都合な場合は、各タツプを、線路の特性
インピーダンスより充分大きい入力インピーダン
スを持つバツフア・アンプを介して取り出すよう
にすればよい。バツフア・アンプとしては、デイ
レイ・ラインの各タツプの近傍区間における特性
インピーダンスよりも十分大きく、実質上デイレ
イ・ラインの負荷とならない程度に大きい入力イ
ンピーダンスを有するものを使用する。このよう
なバツフア・アンプとしてトランジスタを使用し
た場合の本考案の一実施例を第２図に示す。第２
図は、タツプから見た内部インピーダンスを一定
の低インピーダンスとなるようにしたものであ
る。このインピーダンスを、特性インピーダンス
として典型的な値にしたければ、各トランジスタ
のエミツタに直列に適当な調整抵抗を接続すれば
よい。また、高インピーダンスを得たいときは、
エミツタとコレクタを入れ替えた構成とすればよ
い。

また、バツフア・アンプは、第３図のように、
１個のアンプをタツプ切換えによつて共用するよ
うにしてもよい。その際、次段の信号利用装置か
ら見た内部インピーダンスを、特性インピーダン
スとして典型的な値にしたければ、そのための抵
抗Z₀を、電流出力形のバツフア・アンプに対して
は出力端に並列に、電圧出力形のバツフア・アン
プに対しては出力端に直列に接続すればよい。

このように、本考案は、デイレイ・ラインとし
て特性インピーダンスが信号の流れの方向に沿つ
て指数関数的に増加するものを用い、特性インピ
ーダンスの漸増により、信号の電圧レベルが不変
に保たれるようにした。このため、遅延時間の変
更による信号減衰量の変化を見かけ上補償した可
変デイレイ・ラインが得られる。

【図面の簡単な説明】

第１図は本考案で使用するデイレイ・ラインの
一例を示す構成図、第２図は本考案の一実施例を
示す電気的構成図、第３図は本考案の他の実施例
を示す構成図である。 Ｌ……インダクタンス素子、Ｃ……キヤパシタ
ンス素子、Ｑ……トランジスタ、Ａ……バツフ
ア・アンプ。

Claims (1)

1. 【実用新案登録請求の範囲】 はしご形LC回路からなり、段間からタツプが
   引き出され、タツプ切換えによつて遅延量が変え
   られる可変デイレイ・ラインにおいて、 前記各タツプに接続されタツプの出力電圧を観
   測するためのものであつて、デイレイ・ラインの
   各タツプの近傍区間における特性インピーダンス
   よりも十分大きく、実質上デイレイ・ラインの負
   荷とならない程度に十分大きい入力インピーダン
   スを有するバツフア・アンプを備え、 前記はしご形LC回路を、その段間の特性イン
   ピーダンスの変化率が段間の信号エネルギーの減
   衰率の逆数になるように構成した ことを特徴とする可変デイレイ・ライン。