JPS6350999A - Electronic device - Google Patents
Electronic deviceInfo
- Publication number
- JPS6350999A JPS6350999A JP61193320A JP19332086A JPS6350999A JP S6350999 A JPS6350999 A JP S6350999A JP 61193320 A JP61193320 A JP 61193320A JP 19332086 A JP19332086 A JP 19332086A JP S6350999 A JPS6350999 A JP S6350999A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- fuses
- fuse
- electronic device
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000007664 blowing Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000010618 wire wrap Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、各種の論理機能を実現するために、必要に応
じて内部の配線を自由に組むことができる電子装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an electronic device in which internal wiring can be freely configured as necessary to realize various logical functions.
従来の技術
一般に、LSIを開発する途中の段階において、実時間
の機能検証を行うための試作回路基板が作られる事が多
い。しかし、通常、LSIは集積規模が大きく、内蔵す
る論理回路の量も多いため、それと等価な回路基板を制
作する作業には多大の時間と費用とマンパワーを必要と
する。試作回路基板は多くの場合、小規模な標準論理装
置、即ちSSIまたはMSIを多数組合せて実現される
。BACKGROUND OF THE INVENTION Generally, in the middle of LSI development, a prototype circuit board is often created for real-time functional verification. However, since LSIs usually have a large scale of integration and a large amount of built-in logic circuits, creating an equivalent circuit board requires a great deal of time, money, and manpower. Prototype circuit boards are often implemented by combining many small scale standard logic devices, ie SSI or MSI.
この様にして構成された回路基板はおうおうにして基板
面積や基板枚数が大きくなる傾向にある上、回路の修正
が困難である。Circuit boards constructed in this manner tend to have a large board area and large number of boards, and it is difficult to modify the circuits.
この様なSSI、MSIの問題点を補うものとしてFR
OM (プログラマブル・リード・オンリ・メモリ)ま
たはPLA (プログラマブル・ロジック・アレイ)等
のフユーズ型論理装置が用いられていた。これは論理装
置の□製造後、使用者の要求する論理機能に応じ、論理
装置に内蔵されたフユーズのうち、特定のもののみを外
部から溶断し、目的の論理回路を得るものである。FR is used to compensate for the problems of SSI and MSI.
Fused logic devices such as OM (Programmable Read Only Memory) or PLA (Programmable Logic Array) were used. In this method, after manufacturing a logic device, only specific fuses built into the logic device are blown externally according to the logic function required by the user to obtain the desired logic circuit.
FROMあるいはPLA等のフユーズ型論理装置を用い
る事によって試作回路基板の基板面積を小さくする事が
できるようになった。By using a fuse-type logic device such as FROM or PLA, it has become possible to reduce the board area of a prototype circuit board.
第5図にPROM、PLA、SS I及びMSI等を用
いた従来の試作回路基板の回路の一例を示す。図におい
て、9a〜9eはPROM5PLA。FIG. 5 shows an example of a circuit of a conventional prototype circuit board using PROM, PLA, SSI, MSI, etc. In the figure, 9a to 9e are PROM5PLA.
SSI及びMSl等の論理装置であり、これらの論理装
置の間に特定の接続が規定されている。この論理装置間
の特定の接続は、試作回路基板上では特定の配線という
形で実現され、所望の論理機能が得られるものとなる。Logical devices such as SSI and MSl, with specific connections defined between these logical devices. This specific connection between the logic devices is realized in the form of specific wiring on the prototype circuit board, and the desired logic function is obtained.
発明が解決しようとする問題点 しかしながら上記のような構成では、PROM。The problem that the invention aims to solve However, in the above configuration, PROM.
PLA、331及びMSI等の論理装置間の接続関係を
特定の配線によって実現するので、先ずワイアーラッピ
ング、半田付け、配線のプリント等の配線実現の作業が
必要となる。これらの作業の多くの部分は人手で行われ
るために、多くの時間を必要とする上に、誤りの混入が
避けられない。Since the connection relationship between logic devices such as PLA, 331, and MSI is realized by specific wiring, wiring implementation work such as wire wrapping, soldering, and wiring printing is first required. Since most of these tasks are performed manually, they require a lot of time and are inevitably subject to errors.
本発明は上記問題点に鑑み、各種の論理機能を実現する
ために、内部の配線を自由に組むことができる電子装置
を提供するものである。In view of the above-mentioned problems, the present invention provides an electronic device in which internal wiring can be freely arranged in order to realize various logical functions.
問題点を解決するための手段
上記問題点を解決するために本発明の電子装置は、複数
の論理装置と、これらの論理装置間の接続関係を規定す
るフユーズとを備えたものである。Means for Solving the Problems In order to solve the above problems, the electronic device of the present invention includes a plurality of logic devices and a fuse that defines the connection relationship between these logic devices.
作用
本発明は上記した構成によって、電子装置に内蔵された
フユーズのうちの特定のものを、特別な外部インターフ
ェースを通じて溶断する事により、容易に各種の論理機
能を実現することができることとなる。Operation According to the present invention, with the above-described configuration, various logical functions can be easily realized by blowing out specific fuses built into an electronic device through a special external interface.
実施例
以下本発明の一実施例の電子装置について図面を参照し
ながら説明する。第1図乃至第4図において、同一符号
は同一または相当部分である事を示す。第1図は本発明
の実施例における電子装置を示したものである。第1図
において、101は配線交換装置、102はあらかじめ
付設された配線である。本電子装置にはあらかじめ、P
LA、PROM、MSI等の論理装置を設置するための
ソケットが配置されており、これらソケット間を縦横に
配線が付設されている。そして配線の交叉箇所には配線
交換装置が配置されていて、任意に配線の交換ができる
。第2図に配線交換装置の構成例を示す。同図において
201a〜201−1202a〜202eは接続関係を
規定するフユーズを備えた接点である。Embodiment Hereinafter, an electronic device according to an embodiment of the present invention will be described with reference to the drawings. In FIGS. 1 to 4, the same reference numerals indicate the same or corresponding parts. FIG. 1 shows an electronic device according to an embodiment of the present invention. In FIG. 1, 101 is a wiring exchange device, and 102 is a pre-installed wiring. This electronic device has P
Sockets for installing logic devices such as LA, PROM, and MSI are arranged, and wiring is provided vertically and horizontally between these sockets. Wire exchange devices are placed at the intersections of the wires, so that the wires can be replaced as desired. FIG. 2 shows an example of the configuration of the wiring exchange device. In the figure, 201a to 201-1202a to 202e are contacts provided with fuses that define connection relationships.
同図の配線交換装置は四方向に各2本ずつ計8本の配線
の交換を行う事ができる。ここで接続関係を規定するフ
ユーズの内の特定のものを溶断する事により、任意の配
線交換を行うことができる。The wiring replacement device shown in the figure can replace a total of eight wires, two in each of the four directions. By blowing out a specific one of the fuses that define the connection relationship, any wiring replacement can be performed.
第3図fa+に配線交換装置の接点の構成例を示す。FIG. 3 fa+ shows an example of the structure of the contacts of the wiring exchange device.
同図において301aは溶断されたフユーズ、301b
はフユーズを示している。このとき信号線302と信号
線303との間には接続関係はなく、信号線302と信
号線304との間には接続関係が存在する。この状態を
第3図中)の交点201a、 202aの様にそれぞれ
O印、■印をつけて表わすことにする。In the figure, 301a is a blown fuse, 301b
indicates fuse. At this time, there is no connection relationship between the signal line 302 and the signal line 303, and a connection relationship exists between the signal line 302 and the signal line 304. This state will be represented by the intersections 201a and 202a (in FIG. 3) with O marks and ■ marks, respectively.
次に、上記第3図の回路を用いて、実際に配線交換を実
現したものを第4図falに示す。第4図(a)で20
1a〜201eはフユーズが溶断された交点であり、交
点202a〜202wにのみ接続関係が存在する。従っ
て、第4図(a)のヒユーズ・パターンの場合は、第4
図(blの配線と等価になる。Next, FIG. 4 fal shows an actual wiring replacement using the circuit shown in FIG. 3 above. 20 in Figure 4(a)
1a to 201e are intersections where fuses are blown, and connections exist only at intersections 202a to 202w. Therefore, in the case of the fuse pattern shown in Fig. 4(a),
(This is equivalent to the wiring in bl.
発明の効果
以上のように本発明は、複数の論理装置と、これらの論
理装置間の接続関係を規定するフユーズとを備えること
により、電子装置に内蔵されたフユーズのうちの特定の
ものを、特別な外部インターフェースを通じて溶断する
事により、各種の論理機能を実現することができる。Effects of the Invention As described above, the present invention includes a plurality of logic devices and fuses that define connection relationships between these logic devices, so that a specific one of the fuses built into an electronic device can be Various logic functions can be realized by fusing through a special external interface.
第1図は本発明の一実施例における電子装置の構成図、
第2図、第4図は第1図の配線交換装置の構成図、第3
図は第2図の接点の回路図、第5図は従来の電子装置の
回路図である。
10L 204・・・・・・配線交換装置、102・・
・・・・配線、103a〜103g−−論理素子群、2
01a〜201w、 202a 〜202e・・・・・
・交点、303a・・・・・・溶断されたフユーズ、3
03b・・・・・・フユーズ、302〜304・・・・
・・信号線。FIG. 1 is a configuration diagram of an electronic device in an embodiment of the present invention;
Figures 2 and 4 are configuration diagrams of the wiring exchange device in Figure 1, and Figure 3
This figure is a circuit diagram of the contact shown in FIG. 2, and FIG. 5 is a circuit diagram of a conventional electronic device. 10L 204... Wiring exchange device, 102...
... Wiring, 103a to 103g -- Logic element group, 2
01a~201w, 202a~202e...
・Intersection, 303a...Fused fuse, 3
03b...Fuyuse, 302-304...
··Signal line.
Claims (1)
規定するフューズとを備え、前記フューズを外部から溶
断できるようにしたことを特徴とする電子装置。1. An electronic device comprising a plurality of logic devices and a fuse that defines a connection relationship between these logic devices, the fuses being able to be blown externally.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193320A JPS6350999A (en) | 1986-08-19 | 1986-08-19 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193320A JPS6350999A (en) | 1986-08-19 | 1986-08-19 | Electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6350999A true JPS6350999A (en) | 1988-03-03 |
Family
ID=16305942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61193320A Pending JPS6350999A (en) | 1986-08-19 | 1986-08-19 | Electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6350999A (en) |
-
1986
- 1986-08-19 JP JP61193320A patent/JPS6350999A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5224055A (en) | Machine for circuit design | |
US6614267B2 (en) | Electronic circuit device and hybrid integrated circuit with an ASIC and an FPGA | |
US20010039646A1 (en) | Structure having multiple levels of programmable integrated circuits for interconnecting electronic components | |
US5257166A (en) | Configurable electronic circuit board adapter therefor, and designing method of electronic circuit using the same board | |
JPS61501122A (en) | Programmable array logic circuit with shared product term | |
EP0339154B1 (en) | Memory card | |
JPH02300952A (en) | Memory unit using partially preferable memory module and formation thereof | |
US5622770A (en) | Printed circuit board design utilizing flexible interconnects for programmable logic components | |
KR960006089B1 (en) | Configurable electronic circuit board | |
EP0021661A1 (en) | Semiconductor master-slice device | |
JPS6350999A (en) | Electronic device | |
JPH01144664A (en) | Integrated circuit device for semiconductor memory | |
US20020084331A1 (en) | Mask revision ID code circuit | |
JPH0324763A (en) | Formation of master slice layout integrated circuit device | |
JP3429102B2 (en) | Memory module | |
JPS6349831A (en) | Electronic equipment | |
JPH09223036A (en) | Microcomputer unit for emulator | |
JPH039282A (en) | Adapter for configurable electronic circuit board | |
JPH039281A (en) | Configurable electronic circuit board | |
US6874051B2 (en) | System carrier for freely programmable blocks | |
JP2709392B2 (en) | Development method of microcomputer system | |
JPH0529546A (en) | Semiconductor integrated circuit | |
JPS6089955A (en) | Semiconductor device | |
JPH03205859A (en) | Semiconductor device | |
JPH02306650A (en) | Semiconductor device |