JPS6349831A - Electronic equipment - Google Patents
Electronic equipmentInfo
- Publication number
- JPS6349831A JPS6349831A JP61193219A JP19321986A JPS6349831A JP S6349831 A JPS6349831 A JP S6349831A JP 61193219 A JP61193219 A JP 61193219A JP 19321986 A JP19321986 A JP 19321986A JP S6349831 A JPS6349831 A JP S6349831A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- memory element
- wiring
- logic devices
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 238000010618 wire wrap Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、各種の論理機能を実現するために、必要に応
じて内部の配線を自由に組換えることができる電子装置
に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an electronic device whose internal wiring can be freely rearranged as necessary to realize various logical functions.
従来の技術
−iに、LSIを開発する途中の段階において、実時間
の機能検証を行うための試作回路基板が作られることが
多い。しかし、通常、LSIは集積規模が大きく、内蔵
する論理回路の量も多いため、それと等価な回路基板を
制作する作業には多大の時間と費用とマンパワーを必要
とする。試作回路基板は多くの場合、小規模な標準論理
装置、すなわちSSIまたはMSIを多数組合せて実現
される。このようにして構成された回路基板はおうおう
にして基板面積や基板枚数が大きくなる傾向にある上、
回路の修正が困難である。In conventional technology-i, a prototype circuit board is often made in the middle of developing an LSI to perform real-time functional verification. However, since LSIs usually have a large scale of integration and a large amount of built-in logic circuits, it takes a great deal of time, money, and manpower to produce an equivalent circuit board. Prototype circuit boards are often implemented by combining many small scale standard logic devices, ie SSI or MSI. Circuit boards constructed in this way tend to have a large board area and large number of boards, and
It is difficult to modify the circuit.
このようなSS1.’MSIの問題点を補うものとして
PR<)M (プログラマブル・リード・オンリ・メモ
リ)またはPLA(プログラマブル・ロジック・アレイ
)等のフェーズ型論理装置が用いられていた。これは論
理装置の製造後、使用者の要求する論理機能に応じ、論
理装置に内蔵されたフェーズのうち、特定のもののみを
外部から溶断し、目的の論理回路を得るものである。Such SS1. Phased logic devices such as PR<)M (Programmable Read Only Memory) or PLA (Programmable Logic Array) have been used to compensate for the problems of MSI. In this method, after manufacturing a logic device, only a specific one of the built-in phases of the logic device is fused externally according to the logic function required by the user to obtain the desired logic circuit.
FROMあるいはPLA等のフェーズ型論理装置を用い
ることによって試作回路基板の基板面積を小さくするこ
とができるようになった。By using a phase logic device such as FROM or PLA, it has become possible to reduce the board area of a prototype circuit board.
第5図にPROM、PLA、331およびMSl等を用
いた従来の試作回路基板の回路の一例を示す。図におい
て、9a〜9eはPROM、PLA。FIG. 5 shows an example of a circuit of a conventional prototype circuit board using PROM, PLA, 331, MSI, etc. In the figure, 9a to 9e are PROM and PLA.
SSIおよびMSI等の論理装置であり、これらの論理
装置の間に特定の接続が規定されている。Logical devices such as SSI and MSI, with specific connections defined between these logical devices.
この論理装置間の特定の接続は、試作回路基板上では特
定の配線という形で実現され、所望の論理機能が得られ
るものとなる。This specific connection between the logic devices is realized in the form of specific wiring on the prototype circuit board, and the desired logic function is obtained.
発明が解決しようとする問題点 しかしながら上記のような構成では、PROM。The problem that the invention aims to solve However, in the above configuration, PROM.
PLA、SSIおよびMSl等の論理装置間の接続関係
を特定の配線によって実現するので、まずワイアーラッ
ピング、半田付け、配線のプリント等の配線実現の作業
が必要となる。これらの作業の多くの部分は人手で行わ
れるために、多くの時間を必要とする上に、誤りの混入
が避けられない。Since the connection relationships between logic devices such as PLA, SSI, and MSI are realized by specific wiring, wiring implementation work such as wire wrapping, soldering, and wiring printing is first required. Since most of these tasks are performed manually, they require a lot of time and are inevitably subject to errors.
また、−旦配線が行われてしまうと、論理の大幅な変更
が困難であるという欠点もあった。Another drawback is that once the wiring is done, it is difficult to make significant changes to the logic.
本発明は上記問題点に鑑み、各種の論理機能を実現する
ために、必要に応じて内部の配線を自由に組換えること
ができる電子装置を提供するものである。In view of the above-mentioned problems, the present invention provides an electronic device whose internal wiring can be freely rearranged as necessary to realize various logical functions.
問題点を解決するための手段
上記問題点を解決するために本発明の電子装置は、複数
の論理装置と、これらの論理装置間の接続関係を規定す
る記憶素子とを備えたものである。Means for Solving the Problems In order to solve the above problems, an electronic device of the present invention includes a plurality of logic devices and a memory element that defines the connection relationship between these logic devices.
作用
本発明は上記した構成によって、電子装置に内蔵された
記憶素子の記憶内容を外部から書換えることにより、容
易に各種の論理機能を実現することができることとなる
。Effect of the Invention With the above-described configuration, the present invention allows various logical functions to be easily realized by externally rewriting the memory contents of the memory element built into the electronic device.
実施例
以下本発明の一実施例の電子装置について図面を参照し
ながら説明する。第1図ないし第4図において同一符号
は同一または相当部分であることを示す。第1図は本発
明の一実施例における電子装置を示したものである。第
1図において、1は配線交換装置、2はあらかじめ付設
された配線である0本電子装置にはあらかじめ、PLA
。Embodiment Hereinafter, an electronic device according to an embodiment of the present invention will be described with reference to the drawings. The same reference numerals in FIGS. 1 to 4 indicate the same or corresponding parts. FIG. 1 shows an electronic device in one embodiment of the present invention. In Figure 1, 1 is a wiring exchange device, 2 is a pre-attached wire, and 0.
.
FROM、MSI等の論理装置を設置するためのソケッ
トが配置されており、これらソケット間を縦横に配線が
付設されている。そして配線の交叉箇所には配線交換装
置が配置されていて、任意に配線の交換ができる。第2
図に配線交換装置の構成例を示す、同図においてla〜
1w、2a〜2eは接続関係を記憶する記憶素子を備え
た接点である。同図の配線交換装置は四方向に各2本づ
つ計8本の配線の交換を行うことができる。ここで接続
関係を記憶する記憶素子の記憶内容を書換えることによ
り、任意の配線交換を行うことができる。Sockets for installing logic devices such as FROM and MSI are arranged, and wiring is provided vertically and horizontally between these sockets. Wire exchange devices are placed at the intersections of the wires, so that the wires can be replaced as desired. Second
The figure shows an example of the configuration of a wiring exchange device.
1w, 2a to 2e are contacts equipped with a memory element for storing connection relationships. The wiring replacement device shown in the figure can replace a total of eight wires, two in each of four directions. By rewriting the memory contents of the memory element that stores the connection relationships, arbitrary wiring replacement can be performed.
第3図(alに配線交換装置の接点の構成例を示す。FIG. 3 (al) shows an example of the configuration of the contacts of the wiring exchange device.
同図において、lla、llbは接続関係を記憶するフ
リップ・フリップ、12a、12bはフリップ・フリッ
プlla、llbの出力値によって開閉するゲートであ
る。フリップ・フロップllaの出力は論理“0′であ
り、このとき、ゲート12aは閉じた状態であるので接
続関係は成立していない。この状態を第3図(blの交
点1aのように単にO印をつけて表わすことにする。In the figure, lla and llb are flip-flops that store connection relationships, and 12a and 12b are gates that open and close according to the output values of the flip-flops lla and llb. The output of the flip-flop lla is logic "0", and since the gate 12a is closed at this time, no connection is established. I will represent it with a mark.
一方、フリップ・フロップllbの出力は論理“1″で
あり、このとき、ゲート12bは開いた状態であるので
接続関係が成立している。この状態を第3図(blの交
点lbのようにO印をつけて表わすことにする。On the other hand, the output of the flip-flop llb is logic "1", and at this time, the gate 12b is in an open state, so that the connection relationship is established. This state is shown in FIG. 3 (by adding an O mark like the intersection lb of bl).
次に、上記第3図の回路を用いて、実際に配線交換を実
現したものを第4図+a+に示す、第4図(alでは各
交点の接続関係を記憶するフリップ・フロップのみを抜
出して一つのシフト・レジスタ15にまとめている。こ
のシフト・レジスタ15の各ビットの出力は、番号の対
応する交点へ接続されており、それぞれ第3図で示す回
路を構成している。Next, using the circuit shown in Fig. 3 above, actual wiring replacement is shown in Fig. 4+a+. They are combined into one shift register 15.The output of each bit of this shift register 15 is connected to the intersection point corresponding to the number, and each constitutes the circuit shown in FIG.
このシフト・レジスタ15に対し、シフト入力端子12
とシフト・クロック端子13を用いて、第4図fa+に
示すようなビット・パターンを入力すると、論理″1′
を出力しているビットに対応する2a〜2eにのみ接続
関係を生じ、1 a = 1 wの各交点では接続関係
を生じない。従って、第4図fa+のビット・パターン
の場合は、第4図(blの配線と等価になる。For this shift register 15, the shift input terminal 12
When a bit pattern as shown in FIG. 4 fa+ is input using the shift clock terminal 13, the logic "1'
A connection relationship occurs only between 2a to 2e corresponding to the bit outputting , and no connection relationship occurs at each intersection of 1 a = 1 w. Therefore, the bit pattern fa+ in FIG. 4 is equivalent to the wiring in FIG. 4 (bl).
シフト・レジスタ15に入力するビット・パターンを変
えれば、他の配線接続を実現することができる。また、
シフト出力端子14は、シフト・レジスタ15に書込ん
だ内容を読出す場合や、他の配線交換6のシフト・レジ
スタとの接続のために用いる。By changing the bit pattern input to the shift register 15, other wiring connections can be realized. Also,
The shift output terminal 14 is used for reading out the contents written in the shift register 15 and for connection with a shift register of another wiring exchange 6.
発明の効果
以上のように本発明は、複数の論理装置と、これらの論
理装置間の接続関係を規定する記憶素子とを備えること
により、内蔵された記jQ素子の内容を書換えるだけで
各種の論理機能を実現することができる。Effects of the Invention As described above, the present invention is equipped with a plurality of logic devices and a memory element that defines the connection relationship between these logic devices. logical functions can be realized.
第1図は本発明の一実施例における電子装置の構成図、
第2図、第4図は第1図の配線交換装置の構成図、第3
図は第2図の接点の回路図、第5図は従来の電子装置の
回路図である。
1.4・・・・・・配線交換装置、2.31〜38・・
・・・・配線、1 a 〜1 w、 2 a〜2 e
・・・・・−交点、lla。
itb・・・・・・フリ7プ・フロップ、12a、12
b・・・・・・ゲート。
代理人の氏名 弁理士 中尾敏男 ばか1名第3図
((a、((b−JhLMEMtv イ111う2ソ、
7すD−,7−ずりa、l2b−−−74ノ+ンγシー
ト(CL) (
bン第4図
第4図FIG. 1 is a configuration diagram of an electronic device in an embodiment of the present invention;
Figures 2 and 4 are configuration diagrams of the wiring exchange device in Figure 1, and Figure 3
This figure is a circuit diagram of the contact shown in FIG. 2, and FIG. 5 is a circuit diagram of a conventional electronic device. 1.4...Wiring exchange device, 2.31-38...
...Wiring, 1 a ~ 1 w, 2 a ~ 2 e
...-intersection, lla. itb...flip 7 flop, 12a, 12
b...Gate. Name of agent Patent attorney Toshio Nakao One idiot Figure 3 ((a, (b-JhLMEMtv I111U2So,
7su D-, 7-zuri a, l2b---74-ton γ sheet (CL) (
Figure 4Figure 4
Claims (1)
定する記憶素子とを備え、これらの記憶素子の内容を外
部から書換える書換手段を具備したことを特徴とする電
子装置。What is claimed is: 1. An electronic device comprising: a plurality of logic devices; and a memory element that defines a connection relationship between these logic devices; and a rewriting means for externally rewriting the contents of these memory elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193219A JPS6349831A (en) | 1986-08-19 | 1986-08-19 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61193219A JPS6349831A (en) | 1986-08-19 | 1986-08-19 | Electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6349831A true JPS6349831A (en) | 1988-03-02 |
Family
ID=16304293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61193219A Pending JPS6349831A (en) | 1986-08-19 | 1986-08-19 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6349831A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290719A (en) * | 1988-09-27 | 1990-03-30 | Kawasaki Steel Corp | Programmable wire switch |
US5386550A (en) * | 1992-01-24 | 1995-01-31 | Fujitsu Limited | Pseudo-LSI device and debugging system incorporating same |
JPH07142996A (en) * | 1993-11-17 | 1995-06-02 | Nec Corp | Field programmable gate array device |
-
1986
- 1986-08-19 JP JP61193219A patent/JPS6349831A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0290719A (en) * | 1988-09-27 | 1990-03-30 | Kawasaki Steel Corp | Programmable wire switch |
JPH0644709B2 (en) * | 1988-09-27 | 1994-06-08 | 川崎製鉄株式会社 | Programmable wiring switch |
US5386550A (en) * | 1992-01-24 | 1995-01-31 | Fujitsu Limited | Pseudo-LSI device and debugging system incorporating same |
JPH07142996A (en) * | 1993-11-17 | 1995-06-02 | Nec Corp | Field programmable gate array device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5734869A (en) | High speed logic circuit simulator | |
JPS59175749A (en) | Method of producing gate array integrated circuit device | |
SE9402213A0 (en) | Method and apparatus for configuring memory circuits | |
US5537295A (en) | Universal reconfigurable printed circuit board | |
US5257166A (en) | Configurable electronic circuit board adapter therefor, and designing method of electronic circuit using the same board | |
JP2941135B2 (en) | Pseudo LSI device and debug device using the same | |
JPS58205870A (en) | Simulation apparatus of logic circuit | |
JPS61222148A (en) | Manufacture of one-chip microcomputer | |
JPS6349831A (en) | Electronic equipment | |
JPS60254762A (en) | Package for semiconductor element | |
US5622770A (en) | Printed circuit board design utilizing flexible interconnects for programmable logic components | |
JPH08221164A (en) | Trial manufacture supporting device, substrate for ic mounting, and bus device | |
EP0405765A2 (en) | Configurable electronic circuit board, adapter therefor , and designing method of electronic circuit using the same board | |
JPS6386040A (en) | Hardware simulator | |
JPH0324763A (en) | Formation of master slice layout integrated circuit device | |
JPS6350999A (en) | Electronic device | |
JPS60208844A (en) | Manufacture of semiconductor device | |
JPS63153672A (en) | Hardware simulator | |
US5592681A (en) | Data processing with improved register bit structure | |
JPS63253592A (en) | Integrated circuit | |
JPS59125469A (en) | Automatic designing device of printed board | |
JPH0495787A (en) | Programmable logic circuit and testing method therefor | |
JPS6054521A (en) | Semiconductor device | |
JP2594689B2 (en) | Simulation apparatus and method | |
JPH0717158Y2 (en) | Substrate for mounting programmable IC |