JPS63503529A - エラー項平均化を用いるビットマップ像の解像度交換法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 エラー項平均化を用いるビットマツプ像の解像度変換性技術分野 本発明はデジタル画像処理に関するものであり、特に一方の解像度から他方の解 像度へビットマツプ（ｂｉｔａＩａｐ）像を変換することに関する。

背景技術 画像のデジタル表示の一形態はビットマツプである。ビットマツプで画像を表示 する場合、画像は画素（ビクセル）のあるアレイに分割され、画素とデジタル記 憶′装置とを１対１で対応させる。最も単純な形態においては、各画素に対して １ビツトの記憶装置がある。これは２進ビツトマツプであって、各画素が２つの 値の中の一方である場合（典型的には白黒で表示され、屡々「オフ」および「オ ン」と称せられる）の画像を表示する。ビットマツプが各画素に対して複数のビ ットを含むとすれば、画素は異なった色、あるいはグレイレベルである０例えば 一画素に対して４ビツトの場合、各画素は１６の値の中の１個を有し、１６の値 の画素は１６のグレイレベル、１６の異なった色、あるいは色の濃さや色のいず れか１６の組合せとして表示しうる。

像のビットマツプ表示は、ビデオディスプレイのリフレッシュ、プリンタへの出 力、ＲＡＭあるいはディスクファイルでの記憶、画像の質の向上あるいは像の組 合せのための画像処理のような各種の要領で使用しうる。

ビットマツプが画像毎に値を有する場合よりもグレイレベルが多い画像をビット マツプ形態で表示することが可能である。

最も単純な場合はグレイスケールを有する像を表示するために２進ビツトマツプ を用いる場合である。この場合、各画素は黒または白のいずれかであるにもかか わらず、複数の画素を囲む像領域は、該領域における白の画素の数の黒の数に対 する比率に対応する明確なグレイスケールを有する。

ビットマツプ像の解像度を変換（即ち画像を表示するために使用されたビットマ ツプのアレイのサイズを変える）することが望ましいことがよくある。これは、 各種解像度（即ちインチ当りのドツトの種々のプリント数）の出力装置を調整し たり、あるいは所定のスペースに適合するよう像のサイズを変える（この場合の 操作はスケーリングと称しうる）ために望ましいことであろう。

解像度を低下させる一方法は各出力画素を入力画素の１個の値にセットし、他の 入力画素は無視することである。この方法は、入力対出力のビットマツピングが 画像のドツトパターンと相関する場合人工的手段となる０例えば、２：１に縮小 されるべき画像が、その他の各画素が「オン」である領域を有する場合。

（入力において５０％のグレイレベルとして現われる）領域は出力において全て ｒオン」あるいは全て「オフ」のいずれかとなる（即ち０％または１００％のグ レイレベル）。

解像度変換を行う別の方法は入力画素の出力画素へのマツピングを規定すること を含み、全ての画素が使用され、複数の入力画素が単一の出力画素にマツピング される。出力画素の値はマツピングされた入力画素の値の平均により決定される 。この方法は、出力画素がデジタル値で表示されるので、出力画素は一般的に対 応する入力画素の値の平均を正確に表示できないために限度がある。水平方向に ２＝１、垂直方向に２：１の変換が一例となる。この場合、各出力画素に対して ２４個の入力画素があり、したがって、単一の出力画素に対応する入力画素の平 均は５つの値の中の１つを有することができる（一時に０．１．２゜３あるいは ４個のｒオン」の画素がありうる。しかも各出力画素は２つの値の中の１つのみ を有することができる。出力画素の値は以下のように決定できる。０−２のｒオ ン」の入力画素により出力画素を「オフ」とし、かつｒオン」である３−４の入 力画素は出力画素を「オン」とする、もしこの方法が用いられるとすれば、′へ のｒオン」画素を有していた入力像の領域が「オン」の画素を何ら有しない出力 像の対応する領域を発生させ、かつｒオン」の３への画素を有する入力像の領域 が、全ての画素が「オン」である出力像の対応する領域とつくる。このことは、 ダレイスクール表示の中のあるものが喪失されることを意味する。

グレイスクールが巨視的に表現される場合、換言すれば（例えは特に難しい。

本発明の目的はグレイスクールが巨視的に表示された場合であってもグレイスク ールを保持しながら解像度変換を達成することである。

発明の開示 本発明によれば、入力ビツトマツプが、入力ビツトマツプと異なる解像度を有す る出力ビツトマツプに変換される。その作業において、出力画素の値はマツピン グされた入力画素を基準に決定されるのみならず、１個以上の先行する出力画素 決定からけた上げされたエラー（誤まり）項を基準に決定される。

本発明は、エラー環を使用せずに達成されるものよりはるかに大きい精度で、平 均の入力画素密度に対応する平均出力画素密度を得るために各種の出力画素の決 定したものを結合する。

マツピングは入力画素と出力画素との間で規定され、最も単純な場合は複数の入 力画素を各出力画素にマツピングする。各出力画素の値は以下のように決定され る。エラー環の現在値をマツピングされた入力画素の値の平均の表示に加えるこ とにより試験値を決定する。もし試験値がしきい値より大きいとすれば、出力画 素を１の値にセットし、エラー環からオフセット値を差引く、もし試験値がしき い値より小さいとすれば、出力画素を０の値にセットし、エラー環を試験値と等 しくなるよう更新する。

図面の簡単な説明 本発明は請求の範囲において詳しく示される９本発明の前記およびその他の利点 は図面に関連した以下の詳細な説明を参照すればよく理解できる。

第１図は本発明を用いた画像変換システムの論理要素間の関係を示す。

第２Ａ図、第２Ｃ図および第２Ｄ図は、本発明により入カビットマップから出力 ビツトマツプへ変換するのに含まれる計算を示し、一方第２Ｂ図は本発明を採用 しない場合に得られる出力ビツトマツプを示す。

第３Ａ図と第３Ｂ図とは、水平方向に２＝１および垂直方向に４：１の解像度変 換のための；入力ビットマツプ（第２Ａ図）から出力ビツトマツプ（第２Ｂ図） へのマツピングを示す。

第４Ａ図、第４Ｂ図、第５Ａ図、第５Ｂ図、第６Ａ図および第６Ｂ図はその他の 解像度変換比のための入力ビツトマツプから出力ビツトマツプへのマツピングを 示す、そして第７Ａ図、第７Ｂ図および第７Ｃ図はそれぞれ、入力ビツトマツプ のセクション、出力ビツトマツプのセクションおよび入力ビツトマツプのセクシ ョン上への出力ビツトマツプのセクションを重ねたものを示す。

例示の実施態様の詳細な説明 第１図において、画像変換システムは、入力ビツトマツプ１２の像を出力ビツト マツプ１４の画像へ変換するための画像変換器１０を有するものとして示されて いる０画像変換器１０はエラー環１６、エラー項初期化装置２０、試験値発生器 ２２、しきい値比較器２４、エラー環１６の値を更新する更新手段２６、および 出力ビツトマツプ１４において画素値をセットする出力手段２８とを含む。

エラー環１６は、更新手段２６により発生した値が次の試験値と比較するために 試験値発生器２２が使用できるようにその値を記憶する６、エラー環の値の記憶 の専用の記憶位置が必ずしもある訳ではない、実際には、エラー環はその中心的 役割の故に出来る限り１個以上の内部ＣＰＵレジスタに保持される。

エラー項初期化装置２０はビットマツプの最初の画素の変換に先立ってエラー環 の値をセットするよう配設されている８次いで、エラー環の値は更新手段２６に より制御され、該更新手段は出力画素がセットされる毎にエラー環１６の値を調 整する。

試験値発生器２２は入力ビツトマツプ１２の画素から出カビ・ノドマツプ１４の 画素へのマツピングを規定するよう配設されている。

（一連の）出力ビツトマツプにおける各画素に対して、試験値発生器２２はエラ ー環の現在値に、出力画素に対応する入力ビツトマツプの画素の値を加える。こ の合計はしきい値比較器２４へ通される試験値である。

しきい値比較器２４（よ現在の試験値がしきい値より大きいか、あるいは小さい かを検出する。ある状況においてはしきい値を変えることはある利点があるかも しれないが、本実施例ではしきい値は固定している。しきい値比較を単純な演算 とするために、しきい値は零とする。このためしきい値比較演算を試験値の記号 の試験演算まで低下させる（即ち、マイナス記号はしきい値より小さいことを、 プラスの記号はしきい値より大きいことを示す、） しきい値比較の結果はエラー環の更新の制御に用いられるしきい値を上廻ると、 （即ち試験値の記号がプラスであれば）、次いで更新手段２６がエラー環が試験 値からオフセット値を引いたものに等しいようにする。しきい値を上廻るのでな ければ、次いで更新手段２６はエラー環が現在の試験値と等しくなるようにする 。実際には、この場合試験値はエラー環に対して試験値発生器が用いるレジスタ に記憶されるので何ら特別の動作を必要としない。

オフセット値は、単一の出力画素にマツピングされた入力画素の値の可能最大合 計に等しい、詳しくは、入力画素が１個以上の出力画系に対してマツピングされ ないような７７じ７グと有する２進ビツトマツプに対しては、オフセット値は出 力画素にマツピングされた入力画系の数に等しい。

しきい値比較の結果はまた出力画素値のセツティングの制御のためにも使用され る。もししきい値を上廻るとすれば、出力手段２８は出力画素の値を１となるよ うセットする。さもなければ出力画素の値は０である。

エラー環は一連の出力画系の検出を結合するよう作用する。

このことは、各出力画素値が多の出力画素の値と独立して決定される場合よりも 、出力ビツトマツプにおける「オフ」画素に対する［オンｊ画素の比が、入力ビ ツトマツプにおける比に、より近く対応するという利点を提供する。

本発明の前述の特徴は第２Ａ図、第２Ｂ図、第２Ｃ図および第２Ｄ図に示す例か ら判る。第２Ａ図は画素の３八が「オン」である一連の入力画素を示す。３：１ の変換比に対する出力画素への入力画素のマツピングは３個の画素毎により太い 線により第２Ａ図で示されている。第２Ｂ図は本発明をｔｕＬシ二ｕｒ輩出力画 素を示す、第２Ｃ図は本発明による出力画素を示す、第２Ａ図、第２Ｂ図および 第２Ｃ図において、「オン」画素は「ＸＪの介在により指示され、「オフ」の画 素は「Ｘ」が介在しないことにより指示される。第２Ｄ図は第２Ａ図の入力ビツ トマツプから第２Ｃ図の出力ビツトマツプへの変換において計算された値を示す 。

第２Ｂ図においては、出力画素にマツピングされる入力画素の半分以上が各出力 画素に対して「オン」であるため全ての画素は「４ン」でゐる。

第２Ｃ図は本発明を用いて達成しうるグレイレベルの保存を示す。出力画系の３ 八がｒオン」であって、入力画系と同じ比率である。

第２Ｄ図は第２Ａ図から第２Ｃ図への変換を達成する上で計算された値を示す、 この変換に対して、３個の入力画素が各出力画素へマツピングされる。したがっ て、「オン」出力画素が発生する毎に３のオフセット値が差引かれる。したがっ て、エラー環は−１，５の値（「オン」画素に対応する量の半分）に初期化され る。各試験値は「オン」画素の数と、エラー環の先行する値との和である。（第 １、第２および第４の出力画素の場合のように）試験値がＯを上廻ると、出力値 は１であって、エラー環は試験値から３を引いたものとなるよう更新される。試 験値が（第３の出力画素の場合のように）Ｏ以下である場合、出力値は０であっ て、エラー環は試験値と等しくなるよう更新される。

前述の例では図示を簡略化するために、一定のグレイレベルを有する入力像から 始めた。一般的に、グレイレベルは一定ではなく、画像にわたって変化する。本 発明によりつくられる出力ビツトマツプは必ずしも入力ビツトマツプにおけるも のと同じグレイレベルを正確に表示するものとは限らない、それにもかかわらず 、出力ビツトマツプにおけるグレイレベルは平均的な入力ビツトマツプのグレイ レベルに追従する。

デジタル計算機を用いて計算を行う場合操作された値を整数に限定することが望 ましいことが多い。前述の例は２種類の要領で整数計算に用いるよう修正可能で ある。エラー類の初期値を整数値に丸めることができる（これは初期計算に保か な効果はあるが永続的な効果ではない）。事実、０のような都合のよい値を初期 値として用いて、永続的な効果はないものの最初の数個の画素の理想的な選択を もたらす位である。理想的でない効果の程度はオフセットの半分である理想的な 初期値から初期値がどれ位置れているかにより、あるいは（２）全ての計算を２ 倍にできく即ちエラー類の初期値が−３であり、各々の「オン」画素に対して２ の値が加えられ、かつｒオン」の出力画素が発生すれば常に６のオフセット値が 差引かれる）。

図示実施例において、本発明は、特に８０８６アセンブリ言語で書かれ、以下詳 細に説明する解像度変換サブルーチンを含む各種の画像操作ソフトウェアを有す るマイクロコンピュータシステムを用いて実施される。

解像度変換サブルーチンは、一連の変換−比率−特定のルーチンが続く初期化部 分を含む。初期化部分は入力パラメータをあるＣＰＵレジスタヘロードし、次い で必要な変換比を扱うよう構成された変換−比率−特定ルーチンへ分岐する。入 力パラメータは入力ビツトマツプの典型的な数個の列の各々並びに１列以上の出 力ビツトマツプを記憶すべき場所へのポインタを含む０例えば３：ＩＸ３：１の 変換ポインタに対しては入力３列及び出力１列が提供される。３：２Ｘ３：２の 変換ポインタに対しては入力３列及び出力２列が提供される。

解像度変換サブルーチンへの各呼出しによりある像にわたって１回の変換バスを 行う。そのような各パスは典型的にはある入力ラインを「消費」し、１個以上の 出力ラインを発生させる。

もっとも前記ラインの数は変換比率によって左右される。このルーチンは一般的 に全体の像を変換するために繰返し呼出される。

変換−比率−特定のルーチンの中の４個を以下詳細に説明する。以下の４例から 判るように、変換速度を適正化したいという願望と、種々の変換比により必要と される種々タイプのマツピングとにより変換−比率−特定ルーチンの間で差を生 ぜしめる。

４個の典型的な変換−比率−特定ルーチンにより規定されるマツピングは第３Ａ 図から第６Ｂ図までに示す、第３Ａ図、第４Ａ図、第５Ａ図と第６Ａ図とは入力 ビツトマツプを示す、第３Ｂ図、第４Ｂ図、第５Ｂ図および第６Ｂ図は対応する 出力ビツトマツプを示す、入力ビツトマツプと出力ビツトマツプとの双方におい て、個々の画素は細い線により限定される。入力ビツトマツプにおいて、画素群 を画定するためにより太い線が用いられる。各群は出力ビツトマツプにおける単 一の画素に対応する。各群は英数字表示を含む、同一の表示が、入力画素群がマ ツピングされた出力ビツトマツプにおける画素に現われる。第５Ａ図と第６Ａ図 のマツピングにおいて、入力画素のあるものはいずれの出力画素に対してもマツ ピングされない、これらのマツピングされていない画素を「Ｘ」の表示で示す、 前記表示の英数字の順序は出力画素値が発生する順序に対応する（Ａ、Ｂ、Ｃ， Ｄ等と、Ａ　＋　、　Ａ　２　、　Ａ　３　、　Ａ　４　、　Ｂ　＋　、　Ｂ　 ２　、　Ｂ　３　、　Ｂ　４等）。これはエラー類が伝播される順序である。

以下は、４個の変換−比率−特定のルーチンを説明するためれた行動の拡大され た記述である。

−左縁部の単一文字あるいは番号ラベルは文が分岐する点を指示する。

以下の説明において、「ブロック」という用語は、それにより変換が達成される 基本的な繰返しパターンである長方形グループの入力画素を参照する。単純なマ ツピングに対して、ブロック内の画素は全て単一の出力画素ヘマッピングされる 。より複雑なマツピングに対しては、２個以上の出力画素が単一の入力ブロック から発生する。

入力ビツトマツプはＮストリームのバイトとして表示される。

Ｎは垂直方向の変換比によって左右される。出力ビツトマツプはＭストリームの バイトとして表示される０Ｍは垂直方向の変換比によって左右される。

出力マスクはバイト、即ち単一ビットのセットを備えたワード、である。このビ ットは現在の出力画素に対応するビット位置に来るべくシフトされる。特定の出 力バイトにおいていずれかの出力画素の値を検出する前にバイトは零にセットさ れる。

出力の値が１であると検出されると、出力マスクは出力バイトでＯＲ化され、出 力値が零であると検出すると出力バイトに対する作用は何ら必要とされない。

２：ＩＸ４：１ 第３Ａ図と第３Ｂ図とには、水平方向２：１、垂直方向４：１の解像度減少のた めのマツピングが示されている。この変換のためのルーチンのある種の特徴は以 下の通りである。

（１）全て１あるいは全てＯを有するバイトの特殊な場合であって、バイトの個 々のビットの処理が必要とされない場合について試験が行われる。

（２）入力画素の値の加算がシフトおよびテストにより行われる。

２：ＩＸ４：１の変換は一般的に以下の構造化英語で示すように達成される。

一エラー項を−４まで初期化する Ｌ　４ラインの各々の次の１６ビツトのワードをロードする（水平方向２：１と は１個の入力ワードが１個の出力バイトに対応することを意味する。水平方向４ ：１とは４個の入力ラインが１個の出力ラインを計算するために必要とされるこ とを意味する） −もし４ワード（語）が相互に等しいとすれば−もし４ワードが０に等しいとす れば 全てＯのバイトを出力し、Ｌへ分岐する（次のセットの４ワードをロードする） （エラー類は不変）−６し４ワードが全て１に等しいとすれば一全で１のバイト を出力してＬへ分岐する（４ワードの次のセットをロードする）（エラー類は不 変）−出力マスクを初期化し、かつ（零へ）出力バイトを初期化する Ｂ　次のブロックのビットをエラー類に加える。即ち一４個の入力ワードの各々 に対して 一ワードを循環させ、けた上げをエラー類に加えるーワードを再び循環させ、け た上げをエラー類に加える−もしエラー類がプラスであれば 一次の出力ビットをセットする（即ち出力マスクを出力バイトでＯＲ化する） 一エラー項から８を差引く −出力マスクを廻す −もし出力マスクが完全に循環しく回り）きらないとすれば（即ち、８個の出力 ビットが未完了である）−Ｂへ分岐して（次のブロックを行う）−出力バイトを 記憶する 一人カデータの終りにないとすれば −Ｌへ分岐する（４入力ワードの次のセットをロードする） える、もし、最初のラインからのバイトが第２のラインがらの対応するバイトに 等しいとすれば、そのバイトはエラー類に何ら変化をもたらすことなく、かつバ イトの個々のビットを処理する必要なく出力される。

３：ＩＸ３：１ 水平方向３：１、垂直方向３：１の解像度減少に対するマツピングを第４Ａ図と 第４Ｂ図とに示す、この変換のためのルーチンのある種の特徴は以下の通りであ る。

（１）入力画素の加算は「マスクおよび探索」により行われる。

（２）整数演算を用いるために、エラー類の初期値は−４，５の理想値から決め られ、および （３）　ブロックはバイトの境界をまたぐことができる。

解像度変換ルーチンに対するいずれかの呼出しの前に、単一バイトの値０−２５ ５の各における１を計数することにより２５６の入口の探索テーブルを発生させ るサブルーチンの実行を含む各種システムの初期化操作が行われる。前記の探索 （ルックアップ）テーブルは「オン」の画素を計数するために以下説明のルーチ ンにより用いられる。

３：ＩＸ３：１の変換は一般的に以下のように実施される。

−出力マスクを初期化する 一出力バイトを零に初期化する 一零とされた入力ビット（現在の入力ワードにより処理すべく残されたビット） のカウントを初期化するーエラー項を−５に初期化する Ｌ　８を残されたビットに加える 一３個の入力ワードの各々に対して（３個の入力ラインの各々に１個のワード） 一次の入力バイトの８ビツトを、処理すべく残されたいずれかのビットに続く入 力ワードにおけるビット位置へ入れる Ｂ　−３個の入力ワードの各々に対して一３個の最下位ビットの値をエラー類に 加える、即ち、−３個の最下位ビットを除いて全てマスクアウトする−これを探 索テーブルへのインデックスとして用い、探索テーブルへのインデックスにおけ る１の数であるテーブルからの値を検索する −この数をエラー類に加える 一人カワードを３ビツト分シフトする −もしエラー類がプラスであるとすれば一次の出力ビットをセットする 一エラー項から９を差引く 一出力マスクを循環させる −もし出力マスクが完全に循環されたとすれば一出力バイトを記憶する 一出力バイトを零へ初期化する −残ったビットがら３を差引く 一依然として（入力ワードの現在のセットにおいて処理すべく）３個以上のビッ トが残っているとすれば−Ｂへ分岐する（次のブロックを処理する）−もし入力 データの終りでないとすれば−Ｌへ分岐する（次の８ビツトを入力ワードの各々 へロートする） 一出口 水平方向３：２で垂直方向３：１の解像度減少に対するマ・ンピングを第５Ａ図 と第５Ｂ図とに示す。この変換のルーチンの特徴は複素マツピングが使用される ことである。その中で（１）　入力画素のブロックに対して２個の出力画素があ る（２）単一の出力画素にマツピングされる入力画素のセ・ントは長方形のアレ イの形態でない、かつ （３）全ての入力画素が出力画素にマ・ノビングされる訳ではない。

３：２Ｘ３：１の変換は一般的に次のように行われる。

−出力マスクを初期化する 一エラー項目を−２に初期化する 一出力バイトを零に初期化する 一パターンフラッグを１に初期化する（新しい入力バイトが検索された後処理パ ターンが３個の入力ビツト毎に繰返される。これは継続すべき処理パターンの個 所を指示する。このフラッグは３個の可能な値１．２または３を有する） Ｌ　３個の入力ラインの各々の次のバイトをロードする−　ビットカウンタを８ にセットする（８個の入力ビットは別のロードが要求される前に処理される）− パターンフラッグの値により１．２または３へ分岐する１　処理パターンの３分 の１を処理する、即ち一最初のバイトをシフトし、けな上げをエラー類に加え− 第２のバイトをシフトし、けた上げをエラー類に加える 一第３のバイトをシフトし、けた上げをエラー類に加える 一ビツトカウンタを減分する −もしビットカウンタが零でないならば−２へ分岐する 一パターンフラッグを２にセットする −さらに多くの入力データがあるとすれば−Ｌへ分岐する ー出口 ２　処理パターンの次の３分の１を処理する、即ち、−最初のバイトをシフトし けた上げをエラー類に加える−もしエラー類がプラスであれば、 −出力ビットをセットする 一エラー項から４を差引く 一第２のバイトをシフトする（およびけな上げを無視する−この出力ビットは出 力画素に何らマツピングされないので出力に対する作用は何らない一第５Ａ図参 照）−出力マスクを循環させる 一第３のバイトをシフトし、けな上げをエラー類に加える一ビツトカウンタを減 分する −もしビットカウンタが零でないならば−３へ分岐する 一パターンフラッグを３にセラ斗する −もしさらに入力データがあれば −Ｌへ分岐する。

一出口 ３　処理パターンの最後の１八を処理する。即ち一３番のバイトをシフトし、け た上げをエラー類に加える一２番のバイトをシフトし、けた上げをエラー類に加 える一１番のバイトをシフトし、けた上げをエラー類に加える−もしエラー類が プラスであれば 一出力ビットをセットする 一エラー項から４を差引く 一出力マスクを循環させる（回す） −もし出力マスクが完全に循環させられると一出力バイトを記憶する 一出力バイトを零に初期化する 一ビツトカウンタを減分する 一パターンフラッグを１にセットする −さらに多くの入力データがあるとすれば−りへ分岐する 水平方向３：２　垂直方向３：２の解像度減少に対するマツピングを第６Ａ図お よび第６Ｂ図に示す、この変換のルーチンの特徴は複素マツピングが使用される ことであって、（１）　入力画素のブロック毎に４個の出力画素がある（２）　 単一の出力画素にマツピングする入力画素のマツピングが長方形アレイの形態で ない、 （３）全ての入力画素が出力画素にマツピングされない、および （４）出力画素の２本のラインが１回のパス（各パスは３ラインの入力画素を使 用する）の間発生される。

３：２Ｘ３：２変換は一般的に次のように達成される。

−出力マスクを初期化する 一エラー項を−１に初期化する 一出力バイトを零に初期化する（−処理パスにおいて、２出カラインに対して出 力が発生する） −パターンフラッグを１に初期化する（新しい入力バイトが検索された後３人カ ビット毎に処理パターンを繰返す。

これは処理パターンにおいて継続すべき個所を示す。このフラッグは３個の可能 な値、１．２または３を有する）Ｌ　３ラインの各々の次の入力バイトをロード する一ビツトカウンタを８にセットする（８入力ビットは別のロードを必要とす る前に処理される） −パターンフラッグの値に応じて２．１．２または３へ分岐する １　処理パターンの１八を処理する、即ち一第２のバイトをシフトし、けた上げ をエラー類に加える一第３のバイトをシフトし、けな上げをエラー類に加える− もしエラー類がプラスであれば 一第２の出力ラインの出力ビットをセットするーエラー類から２を差引く −第１のバイトをシフトしけた上げをエラー類に加える一ビツトカウンタを減分 する −もしビットカウンタが零でないならば−２へ分岐する。

一パターンフラッグを２にセットする −りへ分岐する 一出口 ２　処理パターンの次の１八を処理する、即ち一第１のバイトをシフトし、けな 上げをエラー類に加えるーもしエラー類がプラスとすれば 一最初の出力ラインに対して出力ビットをセットする一エラー項から２を差引く 一第２のバイトをシフトしくかつけた上げを無視する−この入力ビットは出力画 素にマツピングされていないので出力に対して何ら影響しない、） 一出力マスクを循環させる（回す） −第３のバイトをシフトし、　の位響で番な　番を舌　しくエラー類が伝播され る出力画素における順序が第６Ｂ図に示されるように伝播される） 一ビツトカウンタを減分する 一ビツトカウンタが零でないとすれば −３へ分岐する 一パターンフラッグを３にセットする −もしさらに入力データがあるとすれば−りへ分岐する 一出口 ３　処理パターンの最後の１八を処理する、即ち一第１のバイトをシフトし、け た上げをエラー環に加える。

−第２のバイトをシフトし、エラー環にけな上げを加える−もしエラー環がプラ スであれば 一最初の出力ラインの出力ビットをセットする。

−エラー環から２を差引く ｍ一時的に記憶したけた上げをエラー環に加える一３番のバイトをシフトし、け な上げをエラー環に加える−もしエラー環がプラスとすれば 一第２の出力ラインに出力ビットをセットする一エラー項から２を差引く 一出力マスクを循環させる（回す） −もし出力マスクが全て循環させる（回る）と−出力バイトを記憶する 一２個の出力バイトを零に初期化する 一ビツトカウンタを減分する 一パターンフラッグ３１にセットする −もしさらに入力データがあるとすれば−りへ分岐する ー出口 前述のマツピング法に対する対案は、１個以上の出力画素に対しである入力画素 をマツピングし、重み付き平均を用いることを含む。Ｍ：ＲによるＮｅｏの形態 の変換を想定する。各々Ｎ×Ｍのサイズの画素の長方形のセクションのアレイへ 入力ビツトマツプを論理的に分解することから開始する。（そのようなセクショ ンの中の１個をＮ＝Ｍ＝３の場合に関して第７Ａ図に示す）。また各々ＱＸＲの サイズの画素の長方形セクションのアレイに出力ビツトマツプを論理的に分解す る（そのようなセクションの１個をＱ＝Ｒ＝２の場合に関して第７Ｂ図に示す） 。

長方形の入力セクションの各々における入力画素は対応する出力セクションにお ける出力画素にマツピングされる（これまでのところ、これは前述のマツピング 方法と同じである）、３：２×３＝２の縮小の場合に関して第７Ｃ図に示すよう にＮＸＭアレイの上にＱＸＲアレイを重ねる。入力画素は、それらが重なってい る出力画素にマツピングされる。詳しくは、第７Ａ図、第７Ｂ図および第７Ｃ図 から入力画素ａ、ｂ、ｄ、ｅは全出力画素にマツピングされることが判る。しか しながら、入力画素の重なり量が異なることに注目し、かつ入力画素ｅは４個の 出力画素（Ａ。

Ｂ、Ｃ，およびＤ）にマツピングし、入力画素ａは単一の出力画素（Ａ）にマツ ピングすることに注目されたい。

前節で説明したマツピングが用いられる場合、入力画素が計算される要領を調整 することが望ましい、特に、所定の出力画素に対して合計を計算する場合、各入 力画素は、その入力画素が出力画素と重なる程度に比例するところまでは合計に 寄与すべきである。第７Ａ図、第７Ｂ図および第７Ｃ図に示す場合に出力画素Ａ の合計を計算する場合、入力画素ａは入力画素すとｄの２倍の重みをつけるべき で、入力画素ａは入力画素ｅの４倍の重みをつけるべきである。整数算術を用い るために、出力画素Ａに対する合計は次のように計算すべきである。

４Ｖａ＋２Ｖｂ＋２Ｖｄ＋Ｖｅ Ｖ　ａ　、　Ｖ　ｂ　、　Ｖ　ｄおよびＶｅは対応する入力画素の値である。出 力画素が２進値を有する場合、出力画素がセットされている場合差引くべきオフ セット分はりであるべきで、エラー環の初期の値は−４，５であるべきである（ もっとも整数算術を用いるには−５が十分近似している）。

入力画素が種々の数の出力画素にマツピングされる場合のマツピングは前述のよ うに画素に重みをつけることなく使用できる。

これは計算上より簡単であるという利点を有するが、出力像の質を低下しかねな いという欠点がある。

前述の例に記載のように、エラー環は一行のビットマツプに対して１回初期化さ れる。代替的に、エラー環は多少頻繁に初期化しうる０例えば、エラー環はビッ トマツプ毎に１回初期化しうる。

前述の変換例において、全て解像度の減少をもたらしている。

即ち入力ビツトマツプにおけるより出力ビツトマツプにおける画素の方が少ない 。本発明はまた、解像度を増加する場合にも有用である。２：３Ｘ１：１の変換 は解像度の増加の例である。

処理パターンは３個の出力画素毎に繰返される（２個の入カ画第１と第２の入力 画素はそれぞれ１の重みを付した第２の出力画素とマツピングされ、第２の入力 画素がこの重みを付した第３の出力画素にマツピングされるように使用できる。

そのような重み付けにより、エラー環は−１に理想的に初期化され「オン」した 各出力画素に対して２のオフセット分が差引かれる。

前述の例において、エラー環はビットマツプにわたって水平パスを通してけた上 げされる。代替的にエラー環を２方向に、即ち垂直方向と水平方向とにけた上げ してもよい。エラー環はビットマツプにおける各コラムに対して初期化しうる。

（処理は行別を基準になされるので、一時に全ての行に対してエラー環をつくる 必要はない）。各出力画素に対して、マツピングされた入力画素の値は行のエラ ー環と、および適当なコラムのエラー環との和に加えられる。更新されたエラー 環が計算されると、その半分は更新されたコラムのエラー環となるよう、かつ別 の半分は更新された行のエラー環となるよう割当てられる。

前述の例において、入力および出力ビツトマツプの双方において画素当り１個の ビットがある０本発明はまた、入力ビツトマツプあるいは出力ビツトマツプのい ずれかにおける各画素が１個以上のビットにより表示される場合と、入力ビツト マツプと出力ビツトマツプとが画素当り異なる数のビットを用いる場合を含み採 用しうる。

前述の説明は「グレイレベル」に関してのものであるが、画素値は実際に色を表 示することも可能である。さらに、カラー像に対して用いられるとすれば、代替 的に各色に対して１個の複数のエラー環を用いてもよい０．これは入力ビツトマ ツプと同じ出力ビツトマツプにおける各種の色の相対比率を保つ上で有用である 。

前述の説明は本発明の特定の実施例に限定してきた。付加的な利点や修正は当該 技術分野の専門家には明らかである。したがって、本発明は本明細書に示し、か つ説明した特定の詳細、代表的装置および図示例に限定されるものではない、む しろ、本発明の真正な精神や範囲に入る全ての変更や修正を網羅することが請求 の範囲の目的とするところである。

新規なものとし、米国特許により確保したいと願うことは以下の通りである。

２：Ｉ ＦＩＧ、　３Ａ ＦＩＧ、　４Ａ ＦＩＧ、　６Ａ ＦＩＧ、　７Ａ ＦＩＧ、　７Ｂ 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．入力ビットマップの像を出力ビットマップの像へ変換する方法において、 （Ａ）入力ビットマップにおける画素と出力ビットマップにおける画素との間の マッピングを画定し、（Ｂ）エラー項の記憶を提供し、 （Ｃ）出力ビットマップの各画素に対して、出力値を以下の通り決定すること、 即ち （１）エラー項と現在の出力画素にマッピングされた入力画素との組合せから試 験値を決定し、 （２）試験値から出力値を決定し、および（３）試験値と出力値とに基づきエラ ー項を更新することを 含む入力ビットマップの像を出力ビットマップの像に変換する方法。 ２．請求項１に記載の方法において、出力値と更新されたエラー項とが、 もし試験値がしきい値より大きければ、（ａ）出力値は１し決定され、かつ （ｂ）更新されたエラー項はオフセット値を試験値から差引いた値であり、 もし試験値がしきい値より大きくないとすれば、（ａ）出力値は０と決定され、 かつ （ｂ）更新されたエラー項は試験値に等しいというように決定される、像を変換 する方法。 ３．請求項１に記載の方法において、試験値がエラー項と、そのために出力値が 決定されつつある出力画素にマッピングされた入力画素の合計を示す値との和で ある、像を変換する方法。 ４．請求項２に記載の方法において、試験値がエラー項と、そのために出力値が 決定されつつある出力画素にマッピングされた入力画素の合計を示す値との和で ある像を変換する方法。 ５．請求項１に記載の方法において、出力ビットマップにおける各画素が複数の 行の中の１つと関連しており、かつ各行に対してエラー項が行の最初の出力画素 を発生させるために初期化され、かつ当該行の後続の画素の各々に対してエラー 項が先行する出力画素の値に基づいて更新される、像を変換する方法。 ６．請求項１に記載の方法において、最初の出力値を発生させるべくエラー項が 初期化され、かつ後続の出力値の各々に対してエラー項が先行する出力値に基づ いて更新される、像を変換する方法。 ７．請求項４に記載の方法において、出力ビットマップにおける各画素が複数の 行の中の１つと関連し、かつ各行に対して当該行の最初の出力画素を発生させる べくエラー項が初期化され、かつ当該行の後続の画素の各々に対して、先行する 出力画素の値に基づいてエラー項が更新される、像を変換する方法。 ８．請求項４に記載の方法において、最初の出力値を発生させるべくエラー項が 初期化され、後続の出力値の各々に対して、エラー項が先行する出力値に基づい て更新される、像を変換する方法。 ９．請求項４に記載の方法において、−入力画素が、１個以上の出力画素に入力 画素が何らマッピングされず、複数の入力画素が各出力画素にマッピングされる ように出力画素にマッピングされ、−オフセット値が、そのために出力値が決定 されつつある出力画素にマッピングされた入力画素の数に等しく、かつ −合計を表示する値が、そのために出力値が決定されつつある出力画素に対して マッピングされた、１の値を有する入力画素の数のカウントである、 像を変換する方法。 １０．請求項４に記載の方法において、−入力画素の少なくとも若干が複数の出 力画素にそれぞれマッピングされるように入力画素が出力画素にマッピングされ 、かつ −合計を表示する値が、そのために出力値が決定されつつある出力画素にマッピ ングされた、１の値を有する入力画素の重みをつけたカウントであつて、各入力 画素に対する重みが、それがマッピングされる出力画素の数に逆比例する、 像を変換する方法。 １１．入力ビットマップの像を出力ビットマップの像に変換する像変換器におい て、 （Ａ）エラー項を記憶する手段と、 （Ｂ）エラー項と入力ビットマップにおける複数の画素の組合せから出力ビット マップにおける画素用の試験値を決定する手段と、 （Ｃ）試験値と、結果的な出力値とに基づいてエラー項を更新し、かつその出力 画素用の試験値から出力ビットマップの画素用の出力値を決定する手段とを含む 入力ビットマップの像を出力ビットマップの像に変換する像変換器。 １２．請求項１１に記載の像変換器において、エラー項を更新し、出力値を決定 する手段が、 （１）試験値がしきい値より大きいか否か検出する比較手段と、 （２）前記比較手段に応答し、 もし試験値がしきい値より大きければ、（ａ）出力値が１であると決定し、かつ （ｂ）エラー項を試験値からオフセット値を差引いた値にセットし、かつ もし試験値がしきい値より大きくなければ、（ａ）出力値が０であると決定し、 かつ（ｂ）エラー項をその試験値にセットする手段とを含む、像の変換器。 １３．請求項１１に記載の変換器において、試験値を決定する手段が、入力ビッ トマップの画素と出力ビットマップの画素との間のマッピングを画定し、エラー 項と、そのために試験値が決定されつつある出力画素ヘマッピングする入力ビッ トマップの画素の合計を示す値とを計算する手段を含む、像の変換器。 １４．請求項１２に記載の変換器において、試験値を決定する手段が入力ビット マップの画素と出力ビットマップの画素との間のマッピングを画定し、かつエラ ー項と、そのために試験値が決定されつつある出力画素ヘマッピングされる入力 ビットマップの画素の合計を示す値との和を計算する手段を含む像変換器。 １５．請求項１１に記載の変換器において、出力ビットマップの各画素が複数の 行の１つと関連し、像変換器がさらに、当該行の最初の出力画素値を決定する前 にエラー項を初期化する手段を含み、かつエラー項を更新する手段が、前記行に おける後続の画素の出力値の決定の前にエラー項の値を決定する像変換器。 １６．請求項１１に記載の変換器において、最初の出力画素の値の決定前にエラ ー項を初期化する手段をさらに含み、エラー項を更新する手段が、出力ビットマ ップにおけるビットマップの後続の画素の出力値の決定前にエラー項の値を決定 する、像変換器。 １７．請求項１４に記載の変換器において、出力ビットマップの各画素は複数の 行の１つと関連しており、像変換器はさらに当該列の最初の出力画素値を決定す る前にエラー項を初期化する手段を含み、エラー項を更新する手段が当該行にお ける後続の画素の出力値の決定前にエラー項の値を決定する、像変換器。 １８．請求項１４に記載の変換器において、最初の出力画素の値を決定する前に エラー項を初期化する手段をさらに含み、エラー項を更新する手段が出力ビット マップにおける後続の画素の出力値の決定前にエラー項の値を決定する、像変換 器。 １９．請求項１４に記載の変換器において、−出力画素への入力画素のマッピン グは１個以上の出力画素には入力画素が何らマッピングされず、複数の入力画素 が各出力画素にマッピングされるものであり、−オフセット値が、そのために試 験値が決定されつつある出力画素ヘマッピングされる入力画素の数であり、かつ −合計を表示する値が、そのために試験値が決定されつつある出力画素ヘマッピ ングされる、１の値を有する入力画素の数である、 像変換器。 ２０．請求項１４に記載の変換器において、−出力画素への入力画素のマッピン グが、入力画素の少なくともあるものがそれぞれ複数の出力画素にマッピングさ れるようなものであり、 −合計を表示する値が、そのために試験値が決定されつつある出力画素ヘマッピ ングされる、１の値を有する入力画素の重みを付したカウントであり、各入力画 素の重みがそれがマッピングされる出力画素の数に反比例する、像変換器。