JPS6350223A - 認証子生成装置 - Google Patents

認証子生成装置

Info

Publication number
JPS6350223A
JPS6350223A JP61194310A JP19431086A JPS6350223A JP S6350223 A JPS6350223 A JP S6350223A JP 61194310 A JP61194310 A JP 61194310A JP 19431086 A JP19431086 A JP 19431086A JP S6350223 A JPS6350223 A JP S6350223A
Authority
JP
Japan
Prior art keywords
output
compressor
blocks
data
multiplexer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61194310A
Other languages
English (en)
Inventor
Hiroshi Oda
小田 弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61194310A priority Critical patent/JPS6350223A/ja
Publication of JPS6350223A publication Critical patent/JPS6350223A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、通信文の内容の改ざんの有無を確認するメツ
セージ認証方式の認証子生成装置に関するものである。
従来の技術 メツセージ認証は、通信文の内容が第三者や送信者によ
って意図的に改ざんされていないことを保証するもので
ある。
メツセージ認証の一般的方法を第4図を用いて説明する
。まず、同図の送信側において、認証の対象となるメツ
セージ部分Mに対して、認証子作成部でメツセージ認証
コードSを作成し、平文Mと共に伝送する。次に、受信
側は、受信した平文に対して同じ手順でメツセージ認証
コードS′を作成し、先のSと比較する。その比較結果
が同一であれば、伝送の途中で故意又は事故による何ら
の変更も受けていないことが認められる。
第6図は、従来の認証子生成装置における認証子生成の
流れ図を示すものである。(小山謙二。
「認証とディジタル署名」、情報処理学会誌。
Vol−24,A7.  PP、853 861.19
83.7)同図において、Eは暗号化関数を示しており
、■はE−ORを示している。同図をもとに、従来の認
証子生成手順を説明する。
まず、メツセージM″II:n個のブロックに分割する
M==M 、 M 2.、、、、、Mn次に、送信者は
受信者と前もって共有している検証用の暗号鍵にで以下
の暗号文の系列C1(1このようにして得られたOnを
認証子Sとして使用する。
発明が解決しようとする問題点 しかしながら、上記のような構成では単位ブロック毎に
暗号化処理が行なわれる為、ブロック数と同じ回数の暗
号化処理が必要であり、ブロック数が多い場合や暗号化
器の処理速度が遅い場合には、認証子Sの生成に時間が
かかるという問題点を有していた。
本発明はかかる点に鑑み、複数ブロック毎に縮小処理と
暗号化処理を行なうことによって認証子の生成を高速に
行なう認証子生成装置を提供することを目的とする。
問題点を解決する為の手段 本発明は、複数ブロック単位にメソセージを格納するデ
ータバッファと、前記データバッファの内容を各ブロッ
ク毎に並列に読出して1つ前のマスク処理結果の論理反
転値と論理積演算を行なう複数個のマスク器と、前記マ
スク器の出力を複数個入力して排他的論理和演算を行な
う圧縮器と、メツセージ中の1ブロックデータと前記圧
縮器量力とを切換えるマルチプレクサと、前記マルチプ
レクサの出力値を暗号化するCBC型の暗号器を備えた
認証子生成装置である。
作用 本発明は前記した構成により、複数ブロックを並列に縮
小することが可能となり、後段の暗号化器へのデータ入
力回数が減少して、認証子生成の処理速度が向上する。
実施例 第1図は、本発明の実施例における認証子生成装置の概
略を示すブロック図である。
第1図において、1Qは4ブロック分のメツセージを格
納するデータバッフ1であり、単位ブロック毎に並列に
読出すことが可能なものである。
20は前記データバッファの内容をブロック毎に並列に
読出して各々異なる重み付は処理を行なうマスク器であ
り、3oは前記のマスク器2oの4出力を入力して排他
的論理和演算を行なう圧縮器である。4oは1ブロック
分のメツセージを格納しておくレジスタである。60は
前記レジスタ40の出力と前記圧縮器30の出力とを切
換えるマルチプレクサである。6oは前記マルチプレク
サ5゜の出力値を暗号化するG B C(C1pher
 BlockChaining)型の暗号器である。T
oは前記暗号器eOの最終出力を認証子として格納する
出カバソファである。
第2図は、第1図におけるマスク器2o、圧縮器30.
暗号器40の内部構成図である。
第2−2L図のマスク器20において、21は前述のデ
ータバッファ10の内容と後述のマスク用レジスタ23
の内容とを入力として論理積演算を行なうANDゲート
である。ANDゲート21−乙はデータバッファ10の
マa出力とマスク用レジスタ23−&のra  出力を
入力とし、ANDゲート21−bはデータバッファ10
のマb出力とマスク用レジスタ23−bのrb比出力を
入力とし、ANDゲート21−cはデータバッファ10
のvc比出力マスク用レジスタ23−CのrQ出力を入
力とし、ANDゲー)21−dはデータバッファ1Qの
Vd出力とマスク用レジスタ23−dのrd比出力入力
とする。22−a、  22−b。
22−C,22−dは、各々、前記ANDゲート2l−
2L、  21−b、  21−0. 21−dの出力
を入力として論理否定演算を行なうNOT回路である。
23−1.23−b、23−C,23−dは、各々、前
記のNOT回路22−a、  22−b。
22−C,22−dの出力値を一時的に記憶しておくマ
スク用レジスタである。
圧縮器30において、31は前記ANDゲート21−a
 、  21−bの各出力値を入力とするE −ORゲ
ートであり、32は前記ANDゲート21C’+21 
 dの各出力値を入力とするE−ORゲートである。3
3は前記E−ORゲート31゜320各出力値を入力と
するE−ORゲートである。
暗号器60において、61は前記マルチプレクサ50の
出力と後述のフィードバックレジスタ63の出力とを入
力とするE−ORゲートである。62は暗号鍵kを用い
て前記に−ORゲート61の出力値を暗号化する暗号化
回路である。63は前記暗号化回路62の出力を一時的
に記憶しておくフィードバックレジスタである。
第3図は、本実施例のタイミングチャートである。Rは
、データバッファ10への4ブロツク分のデータの設定
、Xはマスク器20でのマスク処理、Yは圧縮器30で
のデータ圧縮処理、2は暗号器60での暗号化処理の各
ステージを示している。
以上のように構成された本実施例の認証子生成装置につ
いて、以下その動作を説明する。
まず、マスク器2oのマスク用レジスタ21−&、21
−b+  21−C,21−dに、後述の初期値SL 
+  5b+  S(H,5dを各々セットする。
暗号器6oのフィードバックレジスタ63に初期値工v
をセットする。又、マルチプレクサ60をhb側に切換
えておく。
次に、41ブロツクに分割したメツセージのうち、最初
の4ブロツク’1+  M2 +  M5+  M4を
データバッフ110に入力する。その後、前記データバ
ッファ10の内容を72L 、  ’!1b、  TO
,1d出力から並列に読出し、対応するマスク器20−
a+20−b、20−C,20−dに入力する。
各マスク器では、前記の4つの出力v8L、vb。
マc、vdとマスク用レジスタ21の各対応出力ri 
+  rb r  rQ +  rdとの論理積をとり
、その結果、Va、rIL、 Tb−rl)+ ”IC
−rc、 Vd−rdの値を各々%ua+  ul)、
uc+  udから出力し、圧縮器3oへ入力する。そ
の一方、ul+ub。
uQ、ud高出力値を各々NOTゲートで論理演算し、
それらの結果をマスク用レジスタ23−a。
23−b、23−C+、23−dに入力する。
次に、圧縮器30では、前記出力ul 、  ul)の
排他的論理和演算をE−ORゲート31で行ない、これ
と並列して前記出力uQ、udの排他的論理和演算をE
−ORゲート32で行なう。E−ORゲート33では前
記X−0Rゲー)31.32の出力の排他的論理和演算
を行ない、結果をhbから出力する。したがって、圧縮
器3oでは、ul。
ub、uQ、udを入力して、(ua■ub  )■(
uc■Ud)をllbに出力する。
次に、暗号器60では、マルチプレクサ50を経由した
前記のhb高出力フィードバックレジスタ63の出力と
の排他的論理和演算をE−ORゲート61で行ない、そ
の出力値を暗号化回路62に入力する。暗号化回路62
では暗号鍵kを用いて入力値の暗号化を行ない、暗号文
C1を出力し、フィードバックレジスタ63に格納する
次に、残りのブロックに対しても、4ブロツク単位に上
記の動作を、繰返して、暗号化回路62から暗号文C2
,・・−・・・、Clを得る。ここ<、n−41である
以上のようにして得られた最後の暗号文07Bをメソセ
ージMの認証子S/! とじて、出力バッファ70に格
納する。
上記の動作のタイミングを第3図を用いて説明する。第
3図において、メツセージの最初の4ブロツクの処理は
、R,l  x、+  y、・ Zlのステージを経て
行なわれる。次の4ブロツクの処理は、R2+  x2
 +  Y2 、Z2のステージを経て行なわれる。以
下、残りのブロックについても4ブロツク単位に各ステ
ージの処理が行なわれる。最初の4ブロツクの暗号化結
果は、時間tf後に得られるが2回目以降の4ブロツク
暗号化結果ばtzの時間々隔で得られる。本実施例では
最初の4ブロツクをデータバッファ1oに入力して最後
の4ブロツクの暗号化結果(二認証子Sl )を得るま
でのトータル時間は、tz xj!+α(α=tr  
tz)となる一方、従来の処理方法では、41回の暗号
化処理が必要であることから、認証子生成のトータル時
間は、tzX41となる。したがって、本実施例の方法
では、従来の処理方法の約4倍の処理速度で認証子生成
が可能となる。
次に、マスク用レジスタ23−a+  23−b123
−1.23−dの各初期値Sa +  Sb +  s
Q ISdの生成法について以下に説明する。
まず、レジスタ40にメツセージの最初の1ブロツクデ
一タM、(通常は乱数が付加されている。)をセットし
、マルチプレクサ50をha入力側に切換えておく。フ
ィードバックレジスタ63に初期値IVをセットしてお
く。
次にマルチプレクサ5oを経て読出したレジスタ40の
内容とフィードバックレジスタ63の内容とをE−OR
ゲート61で論理演算する。このE−ORゲート61の
出力値を暗号化回路e2へ入力し、暗号鍵kを用いて暗
号化する。その暗号化出力をフィードバックレジスタ6
3に格納スると共に出カバソファ70に取出す。この時
の出力パノファ了0の内容を初期値SELとして、マス
ク用レジスタ23−aにセントする。
5a=E(k、M、■IT) EO:暗号化関数、に:暗号ン Ml :メソセージの最初の1ブロックデータ。
(通常は乱数が付加されている。) ■:E−OR演算、IV:初期ベクトル次に、初期値S
b+Sc+Sdについても、上記と同様の動作によって
、次式の値が出力バッファ70に順次得られるので各々
、マスク用レジスタ23−b 、  23−0 、 2
3−dにセットする。
5b=E(k、M1■Sa  ) sc=IE(k、M1■sb  ) s(1=IC(k、M1■Sc  ) 以上の手順によって、マスク用レジスタ23の各初期値
は暗号器60を利用して得ることができる。
以上のように本実施例によれば、1つ前のマスク処理結
果の論理反転値をマスク用データとするマスク器2oを
入力データの圧縮器3oの前段に4プロンク分設けるこ
とによって、4ブロツク分の入力データを並列に縮小す
ることが可能となり、後段の暗号器60へのデータ入力
回数が4分の1に減少する。その結果、マスク器20.
圧縮器30゜暗号器6oのパイプライン処理による認証
子作成時間を従来の4分の1に短縮するととが可能であ
る。
尚、本実施例において、4ブロツク単位を1ブロツクに
圧縮して暗号化処理を行なったが、他の複数ブロック単
位を1ブロツクに圧縮して暗号化処理を行なってもよい
発明の詳細 な説明したように、本発明によれば、マスク回路を圧縮
器の前段に挿入することによって、複数ブロックの入力
データを並列に縮小することが可能となり、後段の暗号
化器での処理回数が減少する為、認証子の生成を効率よ
く行なうことができ、その実用的効果は太きい。
【図面の簡単な説明】
第1図は不発明における一実施例の認証子生成装置の概
略を示すブロック図、第2図は同実施例の認証子生成装
置の内部構成図、第3図は同実施例の動作のタイミング
チャート、第4図はメソセージ認証方法の概要説明図、
第5図は従来の認証子生成装置の処理フロー図である。 10・・・・・・データバッファ、2o・・・・・・マ
スク器、3o・・・・・・圧縮器、40・・・・・・レ
ジスタ、5o・・・・・・マルチプレクサ、6o・・・
・・・CBC型暗号器、70・・・・・・出力バッファ
。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2 図a 第2 図し 第 3 図 第4図 (建イ言イμす)         (受イ;イ責’I
)N。 第5図

Claims (1)

    【特許請求の範囲】
  1. 複数ブロック単位にメッセージを格納するデータバッフ
    ァと、前記データバッファの内容を各ブロック毎に並列
    に読出して1つ前のマスク処理結果の論理反転値と論理
    積演算を行なう複数個のマスク器と、前記マスク器の出
    力を複数個入力して排他的論理和演算を行なう圧縮器と
    、メッセージ中の1ブロックデータと前記圧縮器出力と
    を切換えるマルチプレクサと、前記マルチプレクサ出力
    を暗号化するCBC(CipherBlockChai
    ning)型の暗号器を備えたことを特徴とする認証子
    生成装置。
JP61194310A 1986-08-20 1986-08-20 認証子生成装置 Pending JPS6350223A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61194310A JPS6350223A (ja) 1986-08-20 1986-08-20 認証子生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61194310A JPS6350223A (ja) 1986-08-20 1986-08-20 認証子生成装置

Publications (1)

Publication Number Publication Date
JPS6350223A true JPS6350223A (ja) 1988-03-03

Family

ID=16322480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61194310A Pending JPS6350223A (ja) 1986-08-20 1986-08-20 認証子生成装置

Country Status (1)

Country Link
JP (1) JPS6350223A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06315027A (ja) * 1993-04-23 1994-11-08 Internatl Business Mach Corp <Ibm> データ通信環境におけるデータ認証のための方法および装置
WO2007052477A1 (ja) * 2005-11-04 2007-05-10 Nec Corporation メッセージ認証装置、メッセージ認証方法、メッセージ認証プログラムとその記録媒体
US9787475B2 (en) 2013-03-04 2017-10-10 Nec Corporation Device, method, and program for message authentication tag generation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06315027A (ja) * 1993-04-23 1994-11-08 Internatl Business Mach Corp <Ibm> データ通信環境におけるデータ認証のための方法および装置
WO2007052477A1 (ja) * 2005-11-04 2007-05-10 Nec Corporation メッセージ認証装置、メッセージ認証方法、メッセージ認証プログラムとその記録媒体
JP4735644B2 (ja) * 2005-11-04 2011-07-27 日本電気株式会社 メッセージ認証装置、メッセージ認証方法、メッセージ認証プログラムとその記録媒体
US8589688B2 (en) 2005-11-04 2013-11-19 Nec Corporation Message authentication device, message authentication method, message authentication program and storage medium therefor
US9787475B2 (en) 2013-03-04 2017-10-10 Nec Corporation Device, method, and program for message authentication tag generation

Similar Documents

Publication Publication Date Title
Brown et al. LOKI—a cryptographic primitive for authentication and secrecy applications
EP1271839A2 (en) AES Encryption circuit
JPH06266284A (ja) 暗号化装置
JPH04215689A (ja) 疑似ランダム非線形シーケンス発生装置に基づいたブロック暗号装置
JP2001007800A (ja) 暗号化装置および方法
JPH09233066A (ja) 暗号化/解読化方法および装置
JP2000066587A (ja) データ処理装置及び通信システム並びに記録媒体
JP3824121B2 (ja) 暗号データの復号化処理方法および装置
US20230093437A1 (en) Scrambler Apparatus And Method In Particular For Cryptographic Applications, And Descrambler Apparatus And Method Therefor
CN116488795B (zh) 一种gcm-aes处理方法和装置
JPS6350223A (ja) 認証子生成装置
JPH10340048A (ja) ハッシュ値生成方法、データ暗号化方法、データ復号化方法、ハッシュ値生成装置、データ暗号化装置およびデータ復号化装置
JPH05249891A (ja) 暗号処理装置およびこれを用いる暗号処理方法
EP1629626B1 (en) Method and apparatus for a low memory hardware implementation of the key expansion function
JPH0728405A (ja) 暗号連鎖における暗号化前処理装置および復号後処 理装置
JP2002108205A (ja) ブロック暗号方法及び復号方法
JPS6350222A (ja) メツセ−ジ認証装置
JPH10153954A (ja) 暗号装置
Zaki et al. A Novel SNOW3G-M Algorithm and Medical.
KR100434558B1 (ko) 고속블록암호화방법및이를위한키스케쥴링방법
JPS62237834A (ja) デ−タ暗号化装置
JPH09269727A (ja) 暗号化方法および暗号化装置
JP2001016197A (ja) 自己同期型ストリーム暗号システム及びこれを用いたmac生成方法
JPH10153955A (ja) 暗号装置
JPS6281145A (ja) デ−タ暗号化方式