JPS6350222A - メツセ−ジ認証装置 - Google Patents
メツセ−ジ認証装置Info
- Publication number
- JPS6350222A JPS6350222A JP61194309A JP19430986A JPS6350222A JP S6350222 A JPS6350222 A JP S6350222A JP 61194309 A JP61194309 A JP 61194309A JP 19430986 A JP19430986 A JP 19430986A JP S6350222 A JPS6350222 A JP S6350222A
- Authority
- JP
- Japan
- Prior art keywords
- output
- buffer
- ciphering
- data
- cbc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 27
- 238000012545 processing Methods 0.000 abstract description 8
- 230000005540 biological transmission Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000013256 coordination polymer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 241000287107 Passer Species 0.000 description 1
- 241001003127 Tarma Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、通信文の内容の改ざんの有無を確認するメツ
セージ認証装置に関するものである。
セージ認証装置に関するものである。
従来の技術
メツセージ認証は、通信文の内容が第三者や送信者によ
って意図的に改ざんされていないことを保証するもので
ある。
って意図的に改ざんされていないことを保証するもので
ある。
メツセージ認証の一般的方法を第3図を用いて説明する
。まず、同図の送信側において、認証の対象となるメッ
セージ部分Mに対して、認証子作成部でメツセージ認証
コードSを作成し、平文Mと共に伝送する。次に、受信
側は、受信した平文に対して同じ手順でメツセージ認証
コードS′を作成し、先のSと比較する。その比較結果
が同一であれば、伝送の途中で故意又は事故による何ら
の変更も受けていないことが認められる。
。まず、同図の送信側において、認証の対象となるメッ
セージ部分Mに対して、認証子作成部でメツセージ認証
コードSを作成し、平文Mと共に伝送する。次に、受信
側は、受信した平文に対して同じ手順でメツセージ認証
コードS′を作成し、先のSと比較する。その比較結果
が同一であれば、伝送の途中で故意又は事故による何ら
の変更も受けていないことが認められる。
第4図は、従来のメツセージ認証装置における認証子生
成の流れ図を示すものである。(小山謙二、「認証とデ
ィジタル署名」、情報処理学会誌。
成の流れ図を示すものである。(小山謙二、「認証とデ
ィジタル署名」、情報処理学会誌。
vol、24,1%7 、 pp、 863−861
、1983.7 )同図において、Eは暗号化関数を示
しており、■はに−ORを示している。同図をもとに、
従来のメツセージ認証装置の認証子生成手順を説明する
。
、1983.7 )同図において、Eは暗号化関数を示
しており、■はに−ORを示している。同図をもとに、
従来のメツセージ認証装置の認証子生成手順を説明する
。
まず、メッセージMをn個のブロックに分割するO
M :M、M2 、、、・、Mn
次に、送信者は受信者と前もって共有している検証用の
暗号鍵にで以下の暗号文の系列C1(1〈i≦n)を生
成する。
暗号鍵にで以下の暗号文の系列C1(1〈i≦n)を生
成する。
このようにして得られたOnを認証子Sとして使用する
。
。
発明が解決しようとする問題点
しかしながら、上記のような構成でば1ブロツク毎に暗
号化処理が行なわれるため、ブロック数が多い場合や暗
号器の処理速度が遅い場合には認証子の生成に時間がか
かるという問題点を有していた。
号化処理が行なわれるため、ブロック数が多い場合や暗
号器の処理速度が遅い場合には認証子の生成に時間がか
かるという問題点を有していた。
さらに、上記のような構成では、認証子5(=On)の
暗号化入力(Mn■0n−1)の一部であるMnが伝送
路上に露見してしまい、認証子の安全性が低下するとい
う問題点も有していた。
暗号化入力(Mn■0n−1)の一部であるMnが伝送
路上に露見してしまい、認証子の安全性が低下するとい
う問題点も有していた。
本発明はかかる点に鑑み、2系統のCBC型暗最暗号器
用して安全性を高めた認証子を効率よく生成するメツセ
ージ認証装置を提供することを目的とする。
用して安全性を高めた認証子を効率よく生成するメツセ
ージ認証装置を提供することを目的とする。
問題点を解決するための手段
本発明は2ブロック単位にメツセージを格納するデータ
バッファと、前記データバッファの一方の読出し出力を
暗号化するCBC型の副暗号器と、前記データバッファ
の他方の読出し出力と前記副暗号器の出力とを切換える
マルチプレクサと、前記マルチプレクサ出力を暗号化す
るcBe型の主暗号器と、前記主暗号器の出力を出力バ
ッファと前記副暗号器のキーパソファとに切換えるデマ
ルチプレクサとを備えたメツセージ認証装置である。
バッファと、前記データバッファの一方の読出し出力を
暗号化するCBC型の副暗号器と、前記データバッファ
の他方の読出し出力と前記副暗号器の出力とを切換える
マルチプレクサと、前記マルチプレクサ出力を暗号化す
るcBe型の主暗号器と、前記主暗号器の出力を出力バ
ッファと前記副暗号器のキーパソファとに切換えるデマ
ルチプレクサとを備えたメツセージ認証装置である。
作用
本発明は前記した構成により、2ブロック分の入力デー
タを並列に暗号化処理することによって認証子生成の時
間を短縮することができる。さらに、2つのCBC型暗
最暗号器終暗号文同士を縮小処理した後、暗号化して認
証子を生成しているので認証子の安全性が向上する。
タを並列に暗号化処理することによって認証子生成の時
間を短縮することができる。さらに、2つのCBC型暗
最暗号器終暗号文同士を縮小処理した後、暗号化して認
証子を生成しているので認証子の安全性が向上する。
実施例
第1図は本発明の第1の実施例におけるメツセージ認証
装置のブロック図を示すものである。
装置のブロック図を示すものである。
第1図において、1Qば2ブロック分のメツセージを格
納するデータバッファであり、20は前記データバッフ
ァ10の一方の出装置 と後述の暗号器4oの出力とを
切換えるマルチプレクサである。30は前記マルチプレ
クサ20の出力値を暗号化するC B C(C1phe
r Block Chaining)型の暗号器であり
、40は前記データバッファ10の他方の出力vbの値
を暗号化するCBC型の暗号器である。50は前記暗号
器30の暗号化出力を認証子出力01 と前記暗号器4
0の暗号鍵端子02とに切換えるデマルチプレクサであ
る。
納するデータバッファであり、20は前記データバッフ
ァ10の一方の出装置 と後述の暗号器4oの出力とを
切換えるマルチプレクサである。30は前記マルチプレ
クサ20の出力値を暗号化するC B C(C1phe
r Block Chaining)型の暗号器であり
、40は前記データバッファ10の他方の出力vbの値
を暗号化するCBC型の暗号器である。50は前記暗号
器30の暗号化出力を認証子出力01 と前記暗号器4
0の暗号鍵端子02とに切換えるデマルチプレクサであ
る。
暗号器30.40の内部構成について説明する。
暗号器3Qにおいて、31は前記マルチプレクサ20の
出力と後述のフィードバックレジスタ33の出力とを入
力とするE−ORゲートであシ、32は暗号鍵に1 を
用いて後述のデマルチプレクサ34の出力値を暗号化す
る暗号化回路である。33は前記暗号化回路32の出力
を一時的に記憶しておくフィードバックレジスタである
。34は前記E−ORゲートの出力を前記暗号化回路3
20入力と出力端子CPとに切換えるデマルチプレクサ
である。暗号器40において、41は前記データバッフ
ァ10の出力vbの値と後述のフィードバックレジスタ
43の出力とを入力とするE−ORゲートであシ、42
は後述の方法によシ暗号器3゜から得られる暗号鍵に2
を用いて前記E−ORゲート41の出力値を暗号化する
暗号化回路である。
出力と後述のフィードバックレジスタ33の出力とを入
力とするE−ORゲートであシ、32は暗号鍵に1 を
用いて後述のデマルチプレクサ34の出力値を暗号化す
る暗号化回路である。33は前記暗号化回路32の出力
を一時的に記憶しておくフィードバックレジスタである
。34は前記E−ORゲートの出力を前記暗号化回路3
20入力と出力端子CPとに切換えるデマルチプレクサ
である。暗号器40において、41は前記データバッフ
ァ10の出力vbの値と後述のフィードバックレジスタ
43の出力とを入力とするE−ORゲートであシ、42
は後述の方法によシ暗号器3゜から得られる暗号鍵に2
を用いて前記E−ORゲート41の出力値を暗号化する
暗号化回路である。
43は前記暗号化回路42の出力を一時的に記憶してお
くフィードバックレジスタである。
くフィードバックレジスタである。
以上のように構成された本実施例のメツセージ認証装置
について、以下その動作を説明する。
について、以下その動作を説明する。
マス、フィードバックレジスタ33.43に初期値工v
をセットする。次に暗号鍵に1を暗号1ヒ回路32にセ
ットし、さらに後述の方法で得られる暗号鍵に2を暗号
化回路42にセットする。マルチブレクサ20をデータ
バッファ10のT&出力側に切換えておき、デマルチプ
レクサ34の出力を暗号化回路32側に切換えておき、
デマルチプレクサ50の出力を出力バッファ60側に切
換えておく。
をセットする。次に暗号鍵に1を暗号1ヒ回路32にセ
ットし、さらに後述の方法で得られる暗号鍵に2を暗号
化回路42にセットする。マルチブレクサ20をデータ
バッファ10のT&出力側に切換えておき、デマルチプ
レクサ34の出力を暗号化回路32側に切換えておき、
デマルチプレクサ50の出力を出力バッファ60側に切
換えておく。
次に、2βブロツクに分割したメッセージ” ” (M
1+ ’2 +・・・+ M21 S + ’21)の
うち、最初の2ブロツク’1r’2 をデータバッファ
10に入力する。その後、前記データバッファ10の内
容をTarマb出力から並列に読出し、vI!L出力は
マルチプレクサ20を経て暗号器30に入力し、vb出
力は暗号器40に入力する。
1+ ’2 +・・・+ M21 S + ’21)の
うち、最初の2ブロツク’1r’2 をデータバッファ
10に入力する。その後、前記データバッファ10の内
容をTarマb出力から並列に読出し、vI!L出力は
マルチプレクサ20を経て暗号器30に入力し、vb出
力は暗号器40に入力する。
暗号器30では、マルチプレクサ2oの出力とフィード
バックレジスタ33の出力との排他的論理和演算をE−
ORゲート31で行ない、その演算結果をデマルチプレ
クサ34を経て暗号化回路32に入力する。暗号化回路
32は暗号鍵に1を用いて入力値の暗号化を行ない、そ
の出力結果の暗号文C1をフィードバックレジスタ33
に格納する。
バックレジスタ33の出力との排他的論理和演算をE−
ORゲート31で行ない、その演算結果をデマルチプレ
クサ34を経て暗号化回路32に入力する。暗号化回路
32は暗号鍵に1を用いて入力値の暗号化を行ない、そ
の出力結果の暗号文C1をフィードバックレジスタ33
に格納する。
暗号器4Qでは、上記暗号器3Qと並行して、データバ
ッフ71oのマb出力とフィードバックレジスタ43の
出力との排他的論理和演算をに−ORゲート41で行な
い、その演算結果を暗号化回路42に入力する。暗号化
回路42は暗号鍵に2を用いて入力値の暗号化を行ない
、その出力結果の暗号文C2をフィードバックレジスタ
43に格納する。
ッフ71oのマb出力とフィードバックレジスタ43の
出力との排他的論理和演算をに−ORゲート41で行な
い、その演算結果を暗号化回路42に入力する。暗号化
回路42は暗号鍵に2を用いて入力値の暗号化を行ない
、その出力結果の暗号文C2をフィードバックレジスタ
43に格納する。
次に、残りのブロック(M5 + ’4 +・・・+
M’21−丁、M21)に対しても、2ブロック単位に
上記の並列動作を繰返し、暗号化回路32.42の出力
から各々暗号文(C5r C5+・・・+ C211)
+(C4+C6+・・・、C2β)を得る。その結果2
Eブロツクの暗号化処理に要する時間は、従来の2分の
1になる。
M’21−丁、M21)に対しても、2ブロック単位に
上記の並列動作を繰返し、暗号化回路32.42の出力
から各々暗号文(C5r C5+・・・+ C211)
+(C4+C6+・・・、C2β)を得る。その結果2
Eブロツクの暗号化処理に要する時間は、従来の2分の
1になる。
このようにして最終的に暗号文C2J−11021が各
々フィードバックレジスタ33.43に格納される。こ
の時点でマルチプレクサ20の入力をフィードバックレ
ジスタ43側に切換える。
々フィードバックレジスタ33.43に格納される。こ
の時点でマルチプレクサ20の入力をフィードバックレ
ジスタ43側に切換える。
次に、フィードバックレジスタ43内の暗号文02gを
読出し、マルチプレクサ20を経て暗号器30へ入力す
る。暗号器3oのE−ORゲート31では前記暗号文0
21とフィードバックレジスタ33内の暗号文C21−
1との排他的論理和演算を行ない、その出力結果C21
−1(E+c21を暗号化回路32へ入力する。暗号化
回路32では、暗号鍵に1で入力値を暗号化し、暗号文
Cを出力する。
読出し、マルチプレクサ20を経て暗号器30へ入力す
る。暗号器3oのE−ORゲート31では前記暗号文0
21とフィードバックレジスタ33内の暗号文C21−
1との排他的論理和演算を行ない、その出力結果C21
−1(E+c21を暗号化回路32へ入力する。暗号化
回路32では、暗号鍵に1で入力値を暗号化し、暗号文
Cを出力する。
c=x(c、・C2,6−1のC2β)E():暗号化
関数、に1:暗号鍵 C21−1:暗号器3oで生成された最終暗号文021
:暗号器40で生成された最終暗号文(91E−OR演
算 以上のようにして得られた暗号文Cをフィードバックレ
ジスタ33に格納すると共にメツセージMの認証子SM
として、デマルチプレクサ5oの01 出力から出
力バッファ60に格納する。
関数、に1:暗号鍵 C21−1:暗号器3oで生成された最終暗号文021
:暗号器40で生成された最終暗号文(91E−OR演
算 以上のようにして得られた暗号文Cをフィードバックレ
ジスタ33に格納すると共にメツセージMの認証子SM
として、デマルチプレクサ5oの01 出力から出
力バッファ60に格納する。
上記の認証子SMの場合、その暗号化人力C26−j
(f) 027Bは暗号文からできているので、従来例
のように認証子の暗号化入力の一部が伝送路上に露見す
ることがなく、認証子の安全性が向上する。
(f) 027Bは暗号文からできているので、従来例
のように認証子の暗号化入力の一部が伝送路上に露見す
ることがなく、認証子の安全性が向上する。
次に、上記のメツセージ認証装置で生成された認証子S
Mを他のメッセージ認証装置で生成された別の認証子S
M′と比較するには、先のフィードバックレジスタ33
に暗号文Cが認証子SMとして格納された時点において
、別の認証子SM′をデータバッファ10に入力し、マ
ルチプレクサ20を経て、暗号器30に入力する。暗号
器30のに−ORゲート31では、フィードバックレジ
スタ33内の認証子sMと別の認証子SM′とのE−O
Rをとり、その演算結果sM(Bs輩’ をデマルチプ
レクサ34のCP比出力ら読出す。CP比出力値が”○
”であれば、認証子sMとSM′は一致している。
Mを他のメッセージ認証装置で生成された別の認証子S
M′と比較するには、先のフィードバックレジスタ33
に暗号文Cが認証子SMとして格納された時点において
、別の認証子SM′をデータバッファ10に入力し、マ
ルチプレクサ20を経て、暗号器30に入力する。暗号
器30のに−ORゲート31では、フィードバックレジ
スタ33内の認証子sMと別の認証子SM′とのE−O
Rをとり、その演算結果sM(Bs輩’ をデマルチプ
レクサ34のCP比出力ら読出す。CP比出力値が”○
”であれば、認証子sMとSM′は一致している。
次に、暗号化回路42の暗号鍵に2を暗号器3゜から生
成する方法を以下に説明する。
成する方法を以下に説明する。
まず、暗号器30内のフィードバックレジスタ33に初
期値工vをセットしておく。
期値工vをセットしておく。
次に、メッセージの最初の1ブロツクデ一タM1をデー
タバッファ10のV&比出力ら読出し、マルチプレクサ
20を経て暗号器30に入力する。
タバッファ10のV&比出力ら読出し、マルチプレクサ
20を経て暗号器30に入力する。
暗号器30のに−ORゲート31では、前記ブロックデ
ータM1 とフィードバックレジスタ33の初期値IV
との論理演算を行ない、その演算結果IT■M1をデマ
ルチプレクサ34全通して暗号化回路32へ入力する。
ータM1 とフィードバックレジスタ33の初期値IV
との論理演算を行ない、その演算結果IT■M1をデマ
ルチプレクサ34全通して暗号化回路32へ入力する。
暗号化回路26では、入力値IV■M1を暗号鍵に1で
暗号化し、暗号文Ox(=E (k、、 IV■M1)
)全出力スル。コノ暗号文CKをデマルチプレクサ60
の02出力を通して取出し、暗号化回路42の暗号鍵に
2とする。
暗号化し、暗号文Ox(=E (k、、 IV■M1)
)全出力スル。コノ暗号文CKをデマルチプレクサ60
の02出力を通して取出し、暗号化回路42の暗号鍵に
2とする。
以上の手順によって、暗号化回路42の暗号鍵に2は暗
号器3oを利用して得ることができる。
号器3oを利用して得ることができる。
以上のように本実施例によれば、2系統のCBC型暗号
器30.40を用いて、2ブロック分の入力データを並
列的に暗号化処理することによって、認証子生成の時間
が従来の2分の1に短縮される。
器30.40を用いて、2ブロック分の入力データを並
列的に暗号化処理することによって、認証子生成の時間
が従来の2分の1に短縮される。
さらに、2系統のCBC型暗号器30.40の最終暗号
文同士を論理演算した後、暗号化して認証子を生成して
いるので、認証子の安全性が向上するO 尚、本実施例において、メツセージの最初のブロックデ
ータM1を暗号器3oに入力して、暗号鍵に2を発生し
たが、他の1ブロツクデータを入力として用いてもよい
。
文同士を論理演算した後、暗号化して認証子を生成して
いるので、認証子の安全性が向上するO 尚、本実施例において、メツセージの最初のブロックデ
ータM1を暗号器3oに入力して、暗号鍵に2を発生し
たが、他の1ブロツクデータを入力として用いてもよい
。
第2図は本発明の第1の実施例を送受一対のメツセージ
認証装置に応用した時のブロック図である。
認証装置に応用した時のブロック図である。
第2図の送信側において、100は第1図で説明したメ
ッセージ認証装置であり、後述のデータメモリ400に
記憶されたメツセージデータから認証子の生成を行なう
。200は中央処理装置(cptt )であり、後述の
データメモリ400の読出しアドレスを発生する。30
0は前記CPU200によって発生されたメモリアドレ
スを格納するメモリアドレスレジスタ(MAR)である
。400は送信すべきメツセージデータを記憶するデー
タメモリである。600は前記データメモリ400のメ
ツセージと前記メツセージ認証装置100において生成
された認証子とを伝送するための伝送路である。
ッセージ認証装置であり、後述のデータメモリ400に
記憶されたメツセージデータから認証子の生成を行なう
。200は中央処理装置(cptt )であり、後述の
データメモリ400の読出しアドレスを発生する。30
0は前記CPU200によって発生されたメモリアドレ
スを格納するメモリアドレスレジスタ(MAR)である
。400は送信すべきメツセージデータを記憶するデー
タメモリである。600は前記データメモリ400のメ
ツセージと前記メツセージ認証装置100において生成
された認証子とを伝送するための伝送路である。
同図の受信側において、1oO′は第1図で説明したメ
ッセージ認証装置であり、受信データから認証子を生成
し、受信データ中の認証子と比較を行なう。15σは前
記メツセージ認証装置1oσのCP比出力入力とするO
Rゲートである。20σは後述のデータメモリ4oσの
書込みアドレスを発生したり、前記ORゲート15σの
P出力の値から認証判定を行なう中央処理装置(CPU
)である。30σは、前記CPU20σによって発生さ
れたメモリアドレスを格納するメモリアドレスレジスタ
(MAFt )である。40σは受信されたメツセージ
データを記憶するデータメモリである。
ッセージ認証装置であり、受信データから認証子を生成
し、受信データ中の認証子と比較を行なう。15σは前
記メツセージ認証装置1oσのCP比出力入力とするO
Rゲートである。20σは後述のデータメモリ4oσの
書込みアドレスを発生したり、前記ORゲート15σの
P出力の値から認証判定を行なう中央処理装置(CPU
)である。30σは、前記CPU20σによって発生さ
れたメモリアドレスを格納するメモリアドレスレジスタ
(MAFt )である。40σは受信されたメツセージ
データを記憶するデータメモリである。
以上のように構成された送受一対のメツセージ認証シス
テムについて、以下その動作を説明する。
テムについて、以下その動作を説明する。
まず、送信側、受信側に共通の検証用の暗号鍵に1 を
各メツセージ認証装置100.10げにセットし、先の
第1図で説明し2だ手順で初期化しておく。
各メツセージ認証装置100.10げにセットし、先の
第1図で説明し2だ手順で初期化しておく。
次に、送信側では、CP U 200によって発生した
。メモリアドレスをM A R300に、入力L/ =
C、データメモリ400から対応したメ、7セ・−ジデ
ータを読出す。前記データメモリの読出し出力はメツセ
ージ認証装置100へ入力されると同時に伝送路500
に送出される。メツセージ認証装置1ooでは、先に第
1図で説明した動作によって認証子Sを生成してOUT
出力から伝送路500に送出される。
。メモリアドレスをM A R300に、入力L/ =
C、データメモリ400から対応したメ、7セ・−ジデ
ータを読出す。前記データメモリの読出し出力はメツセ
ージ認証装置100へ入力されると同時に伝送路500
に送出される。メツセージ認証装置1ooでは、先に第
1図で説明した動作によって認証子Sを生成してOUT
出力から伝送路500に送出される。
一方、受信側では、伝送路500から取出したメツセー
ジデータをメツセージ認証装置100’に入力すると共
に、データメモリ40σに格納する。
ジデータをメツセージ認証装置100’に入力すると共
に、データメモリ40σに格納する。
メツセージ認証装置10o′では、先に第1図で説明し
た動作によって認証子S′を生成し1、伝送路500か
ら取出した認証子Sとに−ORをとり、その演算結果S
■S′をCP端子から出力L、ORゲート16σへ入力
する。ORゲー)150’でば入力値のbit毎の論理
和演算を行々−)でbit・福の縮小を行ない、出力値
をcrty2oo’色送る。
た動作によって認証子S′を生成し1、伝送路500か
ら取出した認証子Sとに−ORをとり、その演算結果S
■S′をCP端子から出力L、ORゲート16σへ入力
する。ORゲー)150’でば入力値のbit毎の論理
和演算を行々−)でbit・福の縮小を行ない、出力値
をcrty2oo’色送る。
CPU200’ではORゲート150′のP出力の値が
′″O″ならば、伝送路6007jhら取出し、たメ。
′″O″ならば、伝送路6007jhら取出し、たメ。
セージデータは伝送中に改ざんを受けていないと判定す
る。
る。
以上のように本実施例によれば、メツセージ認証装置1
0σでは、認証子同士の比較をその内部で行なう為、外
部に比較器を設ける必要がない。
0σでは、認証子同士の比較をその内部で行なう為、外
部に比較器を設ける必要がない。
発明の詳細
な説明したように、本発明によれば、2系統のCBC型
暗最暗号器いて、2ブロック分の入力データを並列に暗
号化処理することによって、認証子生成の時間を短縮す
ることができ、さらに認証子の安全性を高めることがで
き、その実用的効果は大きい。
暗最暗号器いて、2ブロック分の入力データを並列に暗
号化処理することによって、認証子生成の時間を短縮す
ることができ、さらに認証子の安全性を高めることがで
き、その実用的効果は大きい。
第1図は本発明における一実施例のメッセージ認証装置
のブロック図、第2図は同実施例を組込んだ認証システ
ムのブロック図、第3図はメッセージ認証法の概要説明
図、第4図は従来のメッセージ認証装置の認証子生成の
流れ図である。 10・・・・・・テータハソフプ、20・・・・・・マ
ルチプレクサ、30・・・・・CBC型の主暗号器、4
0・・・・・・CBC型の副暗号器、50・・・・・・
デマルチプレクサ、60・・・・・・出力バッファ。 第1図 第3図
のブロック図、第2図は同実施例を組込んだ認証システ
ムのブロック図、第3図はメッセージ認証法の概要説明
図、第4図は従来のメッセージ認証装置の認証子生成の
流れ図である。 10・・・・・・テータハソフプ、20・・・・・・マ
ルチプレクサ、30・・・・・CBC型の主暗号器、4
0・・・・・・CBC型の副暗号器、50・・・・・・
デマルチプレクサ、60・・・・・・出力バッファ。 第1図 第3図
Claims (1)
- 2ブロック単位にメッセージを格納するデータバッファ
と、前記データバッファの一方の読出し出力を暗号化す
るCBC(CipherBlockChaining)
型の副暗号器と、前記データバッファの他方の読出し出
力と前記副暗号器の出力とを切換えるマルチプレクサと
、前記マルチプレクサ出力を暗号化するCBC型の主暗
号器と、前記主暗号器の出力を出力バッファと前記副暗
号器のキーバッファとに切換えるデマルチプレクサとを
備えたことを特徴とするメッセージ認証装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61194309A JPS6350222A (ja) | 1986-08-20 | 1986-08-20 | メツセ−ジ認証装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61194309A JPS6350222A (ja) | 1986-08-20 | 1986-08-20 | メツセ−ジ認証装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6350222A true JPS6350222A (ja) | 1988-03-03 |
Family
ID=16322462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61194309A Pending JPS6350222A (ja) | 1986-08-20 | 1986-08-20 | メツセ−ジ認証装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6350222A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04243494A (ja) * | 1991-01-18 | 1992-08-31 | Nippon Telegr & Teleph Corp <Ntt> | カード発行管理方法 |
US5227613A (en) * | 1989-01-24 | 1993-07-13 | Matsushita Electric Industrial Co., Ltd. | Secure encrypted data communication system having physically secure ic cards and session key generation based on card identifying information |
JPH06315027A (ja) * | 1993-04-23 | 1994-11-08 | Internatl Business Mach Corp <Ibm> | データ通信環境におけるデータ認証のための方法および装置 |
JP2004226969A (ja) * | 2003-01-24 | 2004-08-12 | Samsung Electronics Co Ltd | 暗号システム及び多様なモードを支援する方法 |
JP2006221163A (ja) * | 2005-02-07 | 2006-08-24 | Sony Computer Entertainment Inc | パイプラインを用いてメッセージ認証コードを提供する方法および装置 |
-
1986
- 1986-08-20 JP JP61194309A patent/JPS6350222A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5227613A (en) * | 1989-01-24 | 1993-07-13 | Matsushita Electric Industrial Co., Ltd. | Secure encrypted data communication system having physically secure ic cards and session key generation based on card identifying information |
JPH04243494A (ja) * | 1991-01-18 | 1992-08-31 | Nippon Telegr & Teleph Corp <Ntt> | カード発行管理方法 |
JPH06315027A (ja) * | 1993-04-23 | 1994-11-08 | Internatl Business Mach Corp <Ibm> | データ通信環境におけるデータ認証のための方法および装置 |
JP2004226969A (ja) * | 2003-01-24 | 2004-08-12 | Samsung Electronics Co Ltd | 暗号システム及び多様なモードを支援する方法 |
JP2006221163A (ja) * | 2005-02-07 | 2006-08-24 | Sony Computer Entertainment Inc | パイプラインを用いてメッセージ認証コードを提供する方法および装置 |
JP4549303B2 (ja) * | 2005-02-07 | 2010-09-22 | 株式会社ソニー・コンピュータエンタテインメント | パイプラインを用いてメッセージ認証コードを提供する方法および装置 |
US7856102B2 (en) | 2005-02-07 | 2010-12-21 | Sony Computer Entertainment Inc. | Methods and apparatus for providing a message authentication code using a pipeline |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0802653B1 (en) | Multi-cycle non-parallel data encryption engine | |
Brown et al. | LOKI—a cryptographic primitive for authentication and secrecy applications | |
JP3901909B2 (ja) | 暗号化装置およびプログラムを記録した記録媒体 | |
US6333983B1 (en) | Method and apparatus for performing strong encryption or decryption data using special encryption functions | |
US5671284A (en) | Data encryptor having a scalable clock | |
JP3140686B2 (ja) | ダブル・フィードフォワードハッシュ関数を有する暗号装置 | |
EP0725511A2 (en) | Method for data encryption/decryption using cipher block chaining (CBC) and message authetication codes (MAC) | |
AU2016434826A1 (en) | Equivocation augmentation dynamic secrecy system | |
JP2000162965A (ja) | 暗復号装置及び記憶媒体 | |
Alabdulrazzaq et al. | Performance evaluation of cryptographic algorithms: DES, 3DES, blowfish, twofish, and threefish | |
US8804953B2 (en) | Extensive ciphertext feedback | |
JP2002049310A (ja) | 暗復号装置、認証装置及び記憶媒体 | |
US20230093437A1 (en) | Scrambler Apparatus And Method In Particular For Cryptographic Applications, And Descrambler Apparatus And Method Therefor | |
JPS6350222A (ja) | メツセ−ジ認証装置 | |
KR100456599B1 (ko) | 병렬 디이에스 구조를 갖는 암호 장치 | |
US20100158246A1 (en) | Method for authentication and electronic device for performing the authentication | |
EP1001398B1 (en) | Ciphering apparatus | |
Surabhi et al. | Advanced 256-Bit Aes Encyption With Plain Text Partitioning | |
JP2002108205A (ja) | ブロック暗号方法及び復号方法 | |
JPH0728405A (ja) | 暗号連鎖における暗号化前処理装置および復号後処 理装置 | |
JPH05249891A (ja) | 暗号処理装置およびこれを用いる暗号処理方法 | |
JPH09200196A (ja) | 暗号通信方式 | |
JPH10153954A (ja) | 暗号装置 | |
WO2022237440A1 (en) | Authenticated encryption apparatus with initialization-vector misuse resistance and method therefor | |
JPH09233065A (ja) | 暗号化装置及び暗号化方法 |