JPS6350197U - - Google Patents
Info
- Publication number
- JPS6350197U JPS6350197U JP14251686U JP14251686U JPS6350197U JP S6350197 U JPS6350197 U JP S6350197U JP 14251686 U JP14251686 U JP 14251686U JP 14251686 U JP14251686 U JP 14251686U JP S6350197 U JPS6350197 U JP S6350197U
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- chassis
- hole
- partition wall
- microwave circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims 4
- 239000004020 conductor Substances 0.000 claims 2
- 238000005192 partition Methods 0.000 claims 2
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Waveguides (AREA)
Description
第1図は本考案の一実施例を示す断面図、第2
図は本考案の他の実施例を示す要部断面図、第3
図は従来例の断面図である。
図は本考案の他の実施例を示す要部断面図、第3
図は従来例の断面図である。
Claims (1)
- 【実用新案登録請求の範囲】 表面にマイクロ波回路が形成され、裏面に接地
導体が取着される誘電体基板と、この誘電体基板
に穿設される接地用スルーホールと、前記誘電体
基板がその接地導体を介して固定されるシヤーシ
と、このシヤーシと直に接触し前記誘電体基板の
周囲を遮蔽する側壁及び前記スルーホールに当接
する仕切壁並びに天板を有するシールドカバーと
を備えるマイクロ波回路のシールド機構において
、 前記仕切壁とスルーホールとの当接点直下に位
置する前記シヤーシ部分に凹部を設けたことを特
徴とするマイクロ波回路のシールド機構。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14251686U JPS6350197U (ja) | 1986-09-19 | 1986-09-19 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14251686U JPS6350197U (ja) | 1986-09-19 | 1986-09-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6350197U true JPS6350197U (ja) | 1988-04-05 |
Family
ID=31051321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14251686U Pending JPS6350197U (ja) | 1986-09-19 | 1986-09-19 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6350197U (ja) |
-
1986
- 1986-09-19 JP JP14251686U patent/JPS6350197U/ja active Pending