JPS63501609A - ランダム・シ−ケンス発生装置と方法 - Google Patents

ランダム・シ−ケンス発生装置と方法

Info

Publication number
JPS63501609A
JPS63501609A JP61505322A JP50532286A JPS63501609A JP S63501609 A JPS63501609 A JP S63501609A JP 61505322 A JP61505322 A JP 61505322A JP 50532286 A JP50532286 A JP 50532286A JP S63501609 A JPS63501609 A JP S63501609A
Authority
JP
Japan
Prior art keywords
input
output
gate
terminal
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61505322A
Other languages
English (en)
Inventor
ヴォルフラム,スティーヴン
Original Assignee
スインキング マシ−ンズ コ−ポレ−シヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スインキング マシ−ンズ コ−ポレ−シヨン filed Critical スインキング マシ−ンズ コ−ポレ−シヨン
Publication of JPS63501609A publication Critical patent/JPS63501609A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/582Pseudo-random number generators
    • G06F7/584Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/581Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/583Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ランダム・シーケンス発生装置と方法 技術分野 本発明はランダム・シーケンス発生装置、さらに詳しくは、ランダム・シーケン スを発生する一次元セル・オートマトンに関する。
背景技術 ランダムに見えるシーケンスが必要とされる目的は広範囲にわたり、様々である 。これらはモンテ・カルロ法では不偏サンプリングに使用され、また、自然確率 過程を模擬するために使用されている。さらに、ランダム・シーケンスはランダ ム化アルゴリズムをディジタル・コンピュータ上に実装する際にも使用され、こ れらの不予測性はゲーム理論(games of chance)で使用されて いる。ランダム・シーケンス発生装置は反復可能な雑音源として電子的テスト目 的に利用されている。
ディジタル・コンピュータでランダム・シーケンスを発生するには、まず固定長 の発生源から始まり、次に、反復的になんらかの変形をそれに加え、可能な限り 長いランダム・シーケンスを漸次的に抽出している。一般的に、シーケンスはそ のパターンの認識が不能であり、それについての予測が不能であり、それについ ての単純な説明が見付からない場合に、「ランダム」であると見なされる。しか し、有限の変形を繰り返すことによってシーケンスが発生できる場合であっても 、それに対する計算の結果、この単純な説明が明らかにならなければ、それはラ ンダムのように見えることになる。始源的な発生源を変形するには、計算ではそ れが復元できない程複雑である。
ディジタール・コンピュータによってかなり効率的にランダム・シーケンスが発 生できるようになったのは、極めて単純な変形を繰り返すと、極めて複雑な行動 が得られるという結果によるものである。その発生源がはるかに複雑な計算によ る以外推論できないシーケンスを、単純な計算で発生することができる。
実用目的とした最新のランダム・シーケンス発生コンピュータ・プログラムは、 線形合同関係式(x’・aX+bモジューロI+)%あるいは「シフト・レジス タ・シーケンス」(S、W、 Goloob、Ho1(3en−Day、 19 87)で論述されているタイプの線形フィードバック・シフト・レジスタを基礎 にしている。これらのシステムがもつ線形性と単純性により、代数による完全な 分析が可能になり、ある種のランダム特性の実証が可能になっている。しかし、 これらの特性はシーケンスを予測する(またはこれらの発生源を推論する)代数 アルゴリズムを効率化し、これらのランダム性の程度を制限している。
発明の開示 実行が単純化された標準的な数学的プロセスは多数あるが、これらから得られる シーケンスはランダムに見える程複雑化されている。1つの例として、整数の平 方根をとる場合がある。また、多くの物理的プロセスからもランダムに見える行 動が得られ、ある場合には、このランダム性は外部からのランダムな入力源の作 用に起因するものである。従って、例えば、雑音ダイオードのような「アナログ 式」ランダム・シーケンス発生装置は多数の構成部品からなるヒート・バスに関 連して発生する熱変動をサンプリングすることによって働く。硬貨投げやルーレ ットから得られる結果は、多数の構成要素からなる複雑なシステムによって判断 される初期速度に大きく左右される。しかし、このような場合、いずれも、十分 高速に抽出されたシーケンスは、環境の少数の構成要素にのみ依存し得るので、 究極的には、一定の相関関係が明らかにされなければならない。
本出願の発明者は、多くの物理的過程におけるランろ内在する数学的プロセスか ら発生することを発見した。本発明は、−次元セル・オートマトンを採用するか かるプロセスを利用したものである。
−次元セル・オートマトンは、0からに−1までの値alをもつ位置の線から構 成されている。これらは、次式の一定の法則に従って、離散的時間ステップで同 期的に更新される。
、l−φ(81−r+ ai−r+100.+l+r) (1)上式において、 al’は各更新後のa、の値である。 この法則を採用するランダム・シーケン ス発生装置は、複数の連続段を閉ループの形で結び、これらの連続段の各々を、 論理回路と入出力回路で構成し、入出力回路の入力端を論理回路の出力端に接続 することによって作ることができる。n個の入力端をもつ論理回路は、2n個の アドレスをもつ記憶素子または参照テーブルとしての機能をもつ。この論理回路 は、そのn個の入力端に印加される信号に応じて、その出力端に0か1を出力す る。
論理回路入力端の1つと、同一段の入出力回路の出力端との接続は接続手段で行 われる。論理回路の残りのn−1個の入力端の各々は、残りの段のそれぞれ対応 する段の入出力回路の出力端に接続される。初期キー信号が入出力回路の入力端 に印加されると、それを受けて、複数の順次ランダム値からなる出力信号が入出 力回路の出力から得られる。
本発明の好適実施例によれば、k−2およびr−1とするセル・オートマトンを 採用している。各々がこれらの2つのとりうる値、k=2 、r−1をもつ3つ の位置に依存するセル・オートマトン規則は総計で256ある。本発明に係るラ ンダム・シーケンス発′生装置の一実施例では、法則(1)は次式に示すように 、非線形法則に変形している。
al’ −al−1XOR(aIORal+1) (2)上式において、XOR は排他的論理和(モジューロ2の加算)を表し、ORは包含的論理和(プール代 数加算)を表している。
ランダム・シーケンスは、時間を関数として変化するある特定の位置がとる値を サンプリングすることによって法則(2)から得られる。本発明の実施例では、 一定数の位置が環状レジスタに配置され、各々の位置はレジスタの段で表されて いる。レジスタ内のこれらの位置の初期「発生源」配置が所与とすれば、長く、 ランダムなシーケンスが得られる。
具体的には、本発明のランダム・シーケンス発生装置の好適実施例は、複数の段 (これらはセル・オートマトンの位置に対応する)からなるレジスタで構成され 、各段はORゲートと排他的ORゲート(以下X。
Rと呼ぶ)を備えている。ランダム信号発生装置の連続段を1.、、i−2,i −1,t、 i+1. i+2.、、とすれば、i段からの新しい出力aI°は 、i段とi+1段のそれぞれの前の出力a、とaI*1の論理和(OR)をとり 、次に、論理和で得た出力とi−1段の出力とを排他的論理和(XOR)にかけ ることにより得られる。
本発明の好適実施例のランダム信号発生装置によれば、その回路構成は、閉ルー プに配置された複数の段から構成され、各々の段はORゲートと、第1入力端が ORゲートの出力端に接続されたXORゲートと、入出力回路とを備えている。
入出力回路の各々の出力端は、同一段(i)のORゲートの第1入力端と、前段 (1−1)のORゲートの第2入力端と、後段の(i+1)のXORゲートの第 1入力端とに接続されている。
各XORゲートの出力は同一段の入出力回路の第1入力端に印加され、初期キー 人力信号は入出力回路の第2入力端に印加され、クロック・パルス列は入出力回 路の各々のクロック入力端に印加される。各入出力回路の第2入力端に印加され る信号はOか1のどちらかであり、これの選択はキー信号のあらかじめ決めたパ ターンに従って行われる。
キー信号の入力を受けると、各段は0か1のどちらかの状態をとり、次のクロッ ク・パルスが現れると、i段の出力端al’は直前のクロック・パルス時の11 3−1およびi+1段の状態に応じて、0か1のどちらかになる。後続のクロッ ク・パルスでは、出力、Iは後続段の個数Nに応じて高度のランダム性をもって 変化することになる。
本発明の別実施例では、次の法則を採用している。
a1’ = aa−I XOR(al OR(NOT a+++)) (3)た だし、NOTは否定を表す。この法則を採用する回路構成は、各ORゲートの第 2出力が反転される点を除は第1図は、4段からなる本発明の好適実施例の概略 回路図である。
第2図は、第1の実施例の入出力回路の概略図である。
第3図は、ある特定のキー人力信号が入力されたときの第1図回路の出力状態を 示す図である。
第4図は、第1図図示の回路用に変形を加えた構成素子の概要図である。
第5図は、本発明を一般化した形態を示す概要図である。
発明を実施するための最良の形態 第1図は、4段からなる本発明の実施例を示したものである。勿論、実際には、 段はもつと多数(例えば、127段)使用されるが、同図において4段だけを示 したのは説明を簡単にするためである。第1図のランダム・シーケンス発生装置 を構成する4段は、左から右に向フて、i−1、i、 i+1. i÷2の番号 を付けである。出力は同一段の1または2以上から取り出すことができるが、第 1図では、i−1段のみから取り出されるものとして示しである。
これらの段の各々は、第1入力端12と第2入力端14と出力端16とをもつO RゲートlOと、第1入力端20とORゲート10の出力端16に接続された第 2入力端22と出力端24とをもつ排他的ORゲート18 (XOR)と、X0 R−ゲート18の出力端24に接続された第1入力端Aとキー人力信号が入力さ れる第2入力端Bと選択パルスが入力される第3入力端Sとクロック・パルス列 が入力される第4入力端CKと出力端Qとをもつ入出力回路26とで構成されて いる。選択パルスは、次のクロック・パルス時にキー人力信号を出力端Qに送る 働きをする。
各入出力回路の出力端Qは、自身の段のORゲートの第1入力端12と、前段の ORゲートの第2入力端14と、次の後続段のXORゲート18の第1入力端2 0とに接続されている。第1図のi−1段に特定して説明すれば、入出力回路2 6の出力端Qは、i−1段のORゲート10の第1入力端12と、1◆2段のO Rゲート10の第2入力端14と、i段のXORゲート18の第1入力端20と に接続されている。残りの段の各々も、同じ方法で接続される。
ORゲート10とXORゲート18は従来から公知のものである。各ORゲート は、その入力端の一方または両方に1が入力されたとき、その出力端に1を出力 する。入力が共に0ならば、その出力はOになる。各XORゲートは、その入力 が異るときその出力端に1を出力し、入力が共に1カ)0のときは、出力端に0 が現れる。
第2図は、各入出力回路26の詳細図である。第2図に示すように、各入出力回 路26は、入力端A、B%Sおよび出力端Yをもつ2入力端マルチプレクサ28 から構成されている。また、入出力回路は、マルチプレクサ28の出力端Yに接 続された入力端D5クロック入力端CKおよび出力端Qをもつエツジ・トリガD 型フリップフロップで構成されている。これらのマルチプレクサ28とフリップ フロップ30としては、それぞれ公知の74257と7474型が使用可能であ る。
次に、以上説明した実施例に基いてその動作について説明する。lとOの列から なる任意に定義されたキー人力信号は、入力回路のマルチプレクサ28のすべて の入力端Bに印加される。これと同時に、選択パルスがマルチプレクサ28の各 々の入力端Sに印加される。これにより、入力端Bのキー人力信号は、マルチプ レクサ28の出力端Yを通して、対応するフリップ−フロップ30の入力端りに 直接結ばれることになる。次のクロック信号がフリップ−フロップ30のCK端 に印加されると、キー人力信号がフリップ−フロップの出力@Qに現れる。ラン ダム信号発生サイクル期間は選択パルスは再び入力されず、そのあと、マルチプ レクサ28への入力信号だけがXORゲート18の出力端24から得られる。
クロック・パル20時に、キー人力信号0100が回路26に印加されたものと する。つまり、i−1段の入出力回路26の入力端Bに0が、i段の入出力端B に1が、i+1段の入力端BにO−が、i+2段の入力端Bに0が入力され、そ れと同時に選択パルスがこれらの回路26の各々に印加されたとする。下表1は 、第1図のランダム・シーケンス発生装置において、クロック・パル20時のキ ー人力信号0100の人力に続く最初の3クロツク・パルス時の各端子の状態を 示したものである。
表I 前のクロック・パルス時に回路26の入力端Sに選択パルスが印加されたのと同 時に入出力回路26の入力端Bに印加されたキー人力信号0100が、クロック ・パルス1時に、回路26の出力端Qに現れる。従って、クロック・パルス1の ときi−1段の出力端Qに現れる信号はOに、i段の出力端Qに現れる信号は1 に、i+1段の出力端Qに現れる信号はOに、i+1段の出力端Qに現れる信号 はOになる。これを示したのが、表Iの最後の欄である。
1つの例として、クロック・パルス1のときi段の出力がQ=1ならば、これは 、i段のORゲート10の入力12が1、i−1段のORゲート10の入力14 が1、i+1段ノXORゲート19の入力20が1であることを息味する。同様 に、i+1段の出力がQ=Oならば、i−1段のORゲート10の入力14は0 、i+2段(7)ORゲート10の入力14はO,i段(7) XORゲート1 8の入力20はOである。他のORゲートlOの入力12と14、および他のX ORゲー、トの入力20も同じ方法で得られる(表1参照)。かくして、クロッ ク・パルス1が終ると、段i−1、i、 i+1、およびD2における入出力回 路への入力Aは、それぞれ0100となり、この入力は、次のサイクル時には出 力Qとなるが、これはフリップフロップ30−では1クロツク・パルスだけ遅れ ているからである。
第3a図〜第3に図は、キー人力信号0100の印加につづいて出力端Qに現れ る最初の11出力の出力Qを示したものである。これらの図から明らかなように 、各クロック・パルス時の出力は、出力と第1図の右側の次段の出力との論理和 (OR)をとることにより得られる。つまり、i段の出力がalならば、この出 力はi+1段の出力a1+1とORがとられ、その出力信号はi−1段の出力a l−1とXORがとられる。
使用する段が4つだけのときは、反復を開始する前に得られる出力は最高8種類 である。別の言い方をすれば、4段のときの最大サイクルの長さくMCL)は破 線32で示すように、8である。段数を5に増やすと、最大サイクルの長さMC Lは5に減少し、6段のときは、MCLは1に、7段のときは、MCLは63に 、8段と籾は、MCLは40になる。49段のときは、Nの値が16を超えると ある程度不確実性があるが、確率的に、そのMCLは9,937,383,65 2となる。
実用を目的としたサイクルのと籾の段数は、N=127が代表的である。
表IIを検討すれば明らかなように、最大サイクルの長さはほぼ値2°61Nに 近似している。ただし、この式は、曲線をデータに合せることによって得たもの である。Nが4〜51のときの確かなMCLは表IIに確実な 確実な 上表から明らなように、シーケンスは高度のランダム性をもっている。これらの 行動を予測する一般的な手法は知られていない。また、これらのシーケンスが計 算によって換算できることは疑わしいので、この種の手法は原理的にも存在して いない。
表IIIは、キー人力信号が000010000であるとき、N=9段をもつラ ンダム信号発生装置から得た最初の45出力を示したものであり、表IVは、キ ー人力信号が001100101であるとき、N=9段の場合に得た最初の45 出力を示したものである。これらの表から明らかなように、パターンは複雑であ り、外部からランダムな条件の人力なしでランダムな出力を得ている。表IIに 示すように、N=9のとき、パターンが繰返しを開始する前の最大サイクルの長 さは171出力である。
LLu 退」N 第1図の回路は、次の法則を取り入れるように改良することが可能である。
a1°= al−I XOR(al OR(NOT ai+t)) (3)上式 は、第1図のORゲートの各々を、第4図のORゲート10aで置と換えたもの である。ORゲート10aがORゲート10と異なるのは第2入力端14aが反 転している点だけである。従って、出力16は、人力12が1か入力14aが0 のとき1になる。
第5図は、本発明をより一般化したものであり、これは複数の段から構成され、 各段は論−理回路50と前述した入出力回路26から構成されている。i段との 接続だけを示し、7段だけを示したのは、図が複雑になるのを避けるためである 。同図の左右の点線は、第1図の実施例と同様に、段が閉ループに接続されてお り、これらの段の各々は、i段がその前段と後続段に接続されているのと全く同 じように、その前段と後続段に接続されることを示している。
第5図の回路は、法則(1)においてrに2を選択すると、次式が得られること で説明できる。
all″φ(al−2+al−1+aial+l+al+2) (4)各′論理 回路はrrZr+1〜5個の入力端をもち、そのうちの1つは独自の入出力回路 26の出力端Qに接続され、歿りのn−1個の入力端は直前のr段の出力端と、 直後のr段とに接続されている。第5図のi段に特定して説明すれば、論理回路 50の中央の入力端はi段の入出力回路の出力iQに接続され、左側の2入力端 はi−2段とi−1段の入出力回路26の出力端Qに、右側の2入力端はi+1 段とi+2段の入出力回路26の出力端Qに接続されている。同様に、同図から 理解されるiおよびDI段の出力端Qに接続されており、また、i−3段の論理 回路50の入力端はi+2、i+3、i−3、i−2およびi−1段の出力端Q に接続される。他の段も全く同じ方法で接続されている。
第5図に示す実施例では、各論理回路の入力端は独自の出力端と、直前の段と後 続の段の出力端とにだけ接続されているが、論理回路の入力端を、直前または直 後以外の段の出力端に接続することも可能である(この場合は、発生装置の回路 が若干複雑になる)。
論理回路50は、その入力端に印加される0と1の組合せに応じて、出力が0と 1のどちらかの状態をとる2102型記憶素子または参照テーブルで構成するこ とができる。従って、論理回路50として使用に通した参照テーブルを使えば、 それがとりうる32個の入力に対応して25個のアドレスをもつことになり、そ の参照テーブルをどのようにプログラムしたかに応じて、各入力からOか1が出 力されることになる。
説明するまでもなく、第1図の回路は、第5図に図示の回路の特殊ケースである 。第1図では、第5図の論理回路50に対応する各段の論理回路は、ORゲート 10とXORゲート18とで構成されている。第1図の回路ではr=1なので、 ORゲートとXORゲートの入力端の総数は2r+1−3となる。つまり、OR ゲート10の入力端は12と14、XORゲートの入力端は20である。従って 、第1図のi段について説明すれば、i段のORゲート10の入力端はi段の入 出力回路26の出力端Qに、ORゲート10の入力端12はi+1段の出力端Q に、XORゲート18の入力端20はi−1段の出力端Qに接続されている。
本発明の各種実施例について以上説明してきたが、これらの実施例は種々態様に 変形、変更、および改良が可能であり、また、特許請求の範囲に記載のものと同 等のものはすべて本発明の精神と範囲に属するものであることは勿論である。
補正書の写しく翻訳文)提出書 (特許法第184条の7第1項) 昭和62年5月22日 特許庁長官 黒 1)明 雄 殿 1、特許出願の表示 4/−ζc=f3二ンPCT10586101977 2、発明の名称 ランダム・シーケンス発生装置と方法 3、特許出願人 住 所 アメリカ合衆国 02142−1214マサチユーセツツ州 ケンブリ ッジ ファーストストリート 245 名称 スインキング マシーンズ 東京都港区赤坂5丁目1番30号 第6セイコービル 3階 昭和62年1月23日 6、添付書類の目録 1)補正書の写しく翻訳文) 1通 請求の範囲 1)閉ループに配置された複数の連続段を具え、該連続段の各々は、 n個の入力端と1つの出力端とを備えると共に、そのn個の入力端に印加された 信号に応じてその出力端にOまたは1を出力するための2n個のアドレスをもつ 論理回路と、 該論理回路の出力端に接続された第1入力端、第2入力端および出力端をもつ入 出力回路と、前記論理回路の入力端の1つを同一段の入出力回路の出力端に接続 し、前記論理回路の他の入力端を前段の入出力回路の出力端に接続する接続手段 とを含み、さらに前記論理回路の別の入力端を後続段の入出力回路の出力端にそ れぞれ接続する接続手段とでなり、前記入出力手段の第2入力端に供給された初 期キー信号に応動して、複数の順次ランダム値をもつ出力信号が前記入出力回路 の各々の出力端から出力されるようにしたことを特徴とするランダム・シーケン ス発生装置。
2) 前記論理回路の前記1つの入力端以外の入力端は、直前のr段と直後に続 くr段(ただし、「−(n−1)/2)の対応する出力端に接続されていること を特徴とする請求の範囲第1項に記載のランダム・シーケンス発生装置。
3)前記論理回路の各々は、ORゲートと排他的ORゲートとで構成され、該排 他的ORゲートは該ORゲートの出力端に接続された入力端と前記入出力回路の 第1入力端に接続された出力端とを備えており、該論理回路の該n個の入力端は 、該ORゲートにつながる第1入力端と第2入力端および該排他的ORゲートに つながる第3入力端を含んでいることを特徴とする請求の範囲第1項に記載のラ ンダム・シーケンス発生装置。
4)前記論理回路の各々は、ORゲートと排他的ORゲートとで構成され、該排 他的ORゲートは該ORゲートの出力端に接続された入力端と前記入出力回路の 第1入力端に接続された出力端とを備えており、該論理回路の該n個の入力端は 、該ORゲートにつながる第1入力端と第2入力端および該排他的ORゲートに つながる第3入力端を含んでおり、論理回路の入力端の個数nを3、rを1とし たことを特徴とする請求の範囲第2項に記載のランダム・シーケンス発生装置。
国際調査報告

Claims (1)

  1. 【特許請求の範囲】 1)閉ループに配置された複数の連続段を具え、該連続段の各々は、 n個の入力端と1つの出力端とを備えると共に、そのn個の入力端に印加された 信号に応じてその出力端に0または1を出力するための2n個のアドレスをもつ 記憶素子を具えた論理回路と、該論理回路の出力端に接続された第1入力端、第 2入力端および出力端をもつ入出力回路と、前記論理回路の入力端の1つを同一 段の入出力回路の出力端に接続し、前記論理回路の他の入力端の各々を対応する 他の段の入出力回路の出力端に接続する接続手段とを含み、第2入力端に供給さ れた初期キー信号に応動して、複数の順次ランダム値をもつ出力信号が前記入出 力回路の各々の出力端から出力されるようにしたことを特徴とするランダム・シ ーケンス発生装置。 2)前記論理回路の他の入力端は、直前のr段と直後に続くr段(ただし、r= (n−1)/2)の対応する出力端に接続されていることを特徴とする請求の範 囲第1項に記載のランダム・シーケンス発生装置。 3)前記論理素子の各々は、ORゲートと排他的ORゲートとで構成され、該排 他的ORゲートは該ORゲートの出力端に接続された入力端と前記入出力回路の 第1入力端に接続された出力端とを備えており、該論理回路の該n個の入力端は 、該ORゲートにつながる第1入力端と第2入力端および該排他的ORゲートに つながる第3入力端を含んでいることを特徴とする請求の範囲第1項に記載のラ ンダム・シーケンス発生装置。 4)前記論理素子の各々は、ORゲートと排他的ORゲートとで構成され、該排 他的ORゲートは該ORゲートの出力端に接続された入力端と前記入出力回路の 第1入力端に接続された出力端とを備えており、該論理回路の該n個の入力端は 、該ORゲートにつながる第1入力端と第2入力端および該排他的ORゲートに つながる第3入力端を含んでおり、論理回路の入力端の個数nを3、rを1とし たことを特徴とする請求の範囲第2項に記載のランダム・シーケンス発生装置。 5)閉ループに配置された複数の連続段を具え、該連続段の各々は、 第1入力端、第1入力端および出力端をもつORゲートと、 第1入力端、前記ORゲートの出力端に接続された第2入力端および出力端をも つ排他的ORゲートと、 該排他的ORゲートの出力端に接続された第2入力端および出力端をもつ入出力 回路と、該入出力回路の各々の出力端を同一段のORゲートの第1入力端、前段 のORゲートの第2入力端および後続段の排他的ORゲートの第1入力端に接続 する接続手段とを含み、前記入出力回路の第2入力端に供給された初期キー信号 に応動して、複数の順次ランダム値をもつ出力信号が前記入出力回路の各々の出 力端から出力されるようにしたことを特徴とするランダム・シーケンス発生装置 。 6)前記入出力回路の各々は、 第1入力端、第2入力端および出力端をもつマルチプレクサと、 該マルチプレクサの出力端に接続された入力端、出力端および順次クロック・パ ルスの入力を受ける手段をもつフリップフロップとを具え、該フリップフロップ は、直前のクロック・パルスの受信時にその入力端に印加された信号の値に対応 する値をもつ信号をその出力端から出力し、前記マルチプレクサの第1および第 2入力端は前記入出力回路の第1および第2入力端に対応すると共に、前記フリ ップフロップの出力端は前記入出力回路の出力端に対応していることを特徴とす る請求の範囲第5項に記載のランダム・シーケンス発生装置。 7)前記段の各々のORゲートの入力端に現れる信号を反転するようにしたこと を特徴とする請求の範囲第5項に記載のランダム・シーケンス発生装置。 8)前記入出力回路の各々は、 第1入力端、第2入力端および出力端をもつマルチプレクサと、 該マルチプレクサの出力端に接続された入力端、出力端および順次クロック・パ ルスの入力を受ける手段をもつフリップフロップとを具え、該フリップフロップ は、直前のクロック・パルスの受信時にその入力端に印加された信号の値に対応 する値をもつ信号をその出力端から出力し、前記マルチプレクサの第1および第 2入力端は前記入出力回路の第1および第2入力端に対応すると共に、前記フリ ップフロップの出力端は前記入出力回路の出力端に対応していることを特徴とす る請求の範囲第5項に記載のランダム・シーケンス発生装置。 9)各々の段がn個の入力端と1つの出力端をもつ論理回路を含み、閉ループに 配置された複数の連続段からランダム・シーケンス信号を発生する方法において 、 キー入力信号を前記連続段の各々に印加する工程と、 該キー入力信号をその対応する段の出力端に転送る工程と、 前記連続段の各々の出力を、同一段の論理回路の入力端と前記連続段の他の2r (ただし、r=(n−1)/2)個の段の論理回路の入力端とに印加する工程と を具え、前記連続段の出力端に現れる信号は、発生装置の段数と前記キー入力信 号とで決まる長さをもつランダム・シーケンスであることを特徴とするランダム ・シーケンス発生方法。 10)各段の出力は、同一段の論理回路の入力端と2r個の直前および後続の段 のみの論理回路の入力端とに供給することを特徴とする請求の範囲第9項に記載 のランダム・シーケンス発生方法。 11)各々の段がORゲートと排他的ORゲートおよび出力を発生する手段を含 み、閉ループに配置された複数の連続段からランダム・シーケンス信号を発生す る方法において、キー入力信号を前記連続段の各々に印加する工程と、 前記連続段の各々の出力を、同一段のORゲートの第1入力端、前段のORゲー トの第2入力端および後続段の排他的ORゲートの第1入力端に供給する工程と 、 各段のORゲートの出力を同一段の排他的ORゲートの第2入力端に供給する工 程と、 各排他的ORゲートの出力を自己の段の出力端に転送する工程とを具え、前記連 続段の各々の出力端に現れる信号は、前記発生装置の段数と前記キー入力信号と で決まる長さをもつランダム・シーケンスであることを特徴とするランダム・シ ーケンス発生装置。
JP61505322A 1985-09-23 1986-09-22 ランダム・シ−ケンス発生装置と方法 Pending JPS63501609A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US779121 1985-09-23
US06/779,121 US4691291A (en) 1985-09-23 1985-09-23 Random sequence generators

Publications (1)

Publication Number Publication Date
JPS63501609A true JPS63501609A (ja) 1988-06-16

Family

ID=25115397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61505322A Pending JPS63501609A (ja) 1985-09-23 1986-09-22 ランダム・シ−ケンス発生装置と方法

Country Status (6)

Country Link
US (1) US4691291A (ja)
EP (1) EP0240546B1 (ja)
JP (1) JPS63501609A (ja)
CA (1) CA1260078A (ja)
DE (1) DE3689377T2 (ja)
WO (1) WO1987001836A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170482A (en) * 1987-08-14 1992-12-08 Regents Of The University Of Minnesota Improved hypercube topology for multiprocessor computer systems
US4914706A (en) * 1988-12-29 1990-04-03 777388 Ontario Limited Masking sound device
US5170370A (en) * 1989-11-17 1992-12-08 Cray Research, Inc. Vector bit-matrix multiply functional unit
ES2038912B1 (es) * 1991-09-30 1994-08-01 Alcatel Standard Electrica Sistema sincrono de aleatorizacion de datos en paralelo.
US5365589A (en) * 1992-02-07 1994-11-15 Gutowitz Howard A Method and apparatus for encryption, decryption and authentication using dynamical systems
US5377270A (en) * 1993-06-30 1994-12-27 United Technologies Automotive, Inc. Cryptographic authentication of transmitted messages using pseudorandom numbers
US5363448A (en) * 1993-06-30 1994-11-08 United Technologies Automotive, Inc. Pseudorandom number generation and cryptographic authentication
US5680131A (en) * 1993-10-29 1997-10-21 National Semiconductor Corporation Security system having randomized synchronization code after power up
US5598476A (en) * 1995-04-20 1997-01-28 United Technologies Automotive, Inc. Random clock composition-based cryptographic authentication process and locking system
US5677956A (en) * 1995-09-29 1997-10-14 Innovative Computing Group Inc Method and apparatus for data encryption/decryption using cellular automata transform
US7519178B1 (en) * 1999-02-24 2009-04-14 International Business Machines Corporation Method, system and apparatus for ensuring a uniform distribution in key generation
DE19910729C1 (de) * 1999-03-11 2000-11-02 Richard Vogts Zufallszahlengenerator sowie Verfahren zur Erzeugung von Zufallszahlen
US6556961B1 (en) 1999-12-30 2003-04-29 Innovative Computing Group, Inc. Method and apparatus for process modeling using a dynamical system
US6629116B1 (en) 2000-05-05 2003-09-30 Koninklijke Philips Electronics N.V. Random sequence generators
US7113966B2 (en) * 2001-07-25 2006-09-26 Koninklijke Philips Electronics N.V. Method and apparatus for decorrelating a random number generator using a pseudo-random sequence
US6985918B2 (en) * 2001-10-17 2006-01-10 Hewlett-Packard Development Company, L.P. Random number generators implemented with cellular array
US6910057B2 (en) * 2001-10-17 2005-06-21 Hewlett-Packard Development Company, L.P. Truth table candidate reduction for cellular automata based random number generators
US7571200B2 (en) * 2002-04-24 2009-08-04 Hewlett-Packard Development Company, L.P. Seedable pseudo-random number generator
CA2436312C (en) 2003-08-01 2011-04-05 Perry Peterson Close-packed, uniformly adjacent, multiresolutional, overlapping spatial data ordering
WO2005071561A1 (en) * 2004-01-21 2005-08-04 State Of Oregon, Acting By And Through Its State Board Of Higher Education, On Behalf Of Southern Oregon University Icosahedral modified generalized balanced ternary and aperture 3 hexagon tree
US8130944B2 (en) * 2004-11-03 2012-03-06 Ricoh Co., Ltd. Digital encrypted time capsule
CA2779454C (en) 2009-10-28 2019-05-07 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Southern Oregon University Central place indexing systems
CN109390221B (zh) 2013-05-29 2023-09-22 Ev 集团 E·索尔纳有限责任公司 用以接合衬底的装置及方法
US10783173B2 (en) 2016-04-08 2020-09-22 Global Grid Systems Inc. Methods and systems for selecting and analyzing geospatial data on a discrete global grid system
AU2019231701A1 (en) 2018-03-06 2020-10-15 Southern Oregon University Systems and methods for location representation using a discrete global grid system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2344808A (en) * 1941-07-31 1944-03-21 Duffield Francis Walker Norman Clevis joint
US3244808A (en) * 1962-01-12 1966-04-05 Massachusetts Inst Technology Pulse code modulation with few amplitude steps
US4183088A (en) * 1962-01-31 1980-01-08 The United States Of America As Represented By The Secretary Of The Navy Random number generator
US3548174A (en) * 1966-08-10 1970-12-15 Burroughs Corp Random number generator
US4234932A (en) * 1978-09-05 1980-11-18 Honeywell Information Systems Inc. Security system for remote cash dispensers
US4161041A (en) * 1978-10-06 1979-07-10 The United States Of America As Represented By The Secretary Of The Air Force Pseudo random number generator apparatus
US4355366A (en) * 1980-11-28 1982-10-19 Ncr Corporation Circuitry for minimizing auto-correlation and bias in a random number generator
JPS57194621A (en) * 1981-05-26 1982-11-30 Nec Corp Random number generator
US4511988A (en) * 1981-07-17 1985-04-16 Urien Michel Electronic event or bit generator having a predetermined occurrence rate with a predetermined event or bit distribution
US4438501A (en) * 1982-02-16 1984-03-20 Weber Harold J Antilatchup pseudorandom binary sequence generator

Also Published As

Publication number Publication date
US4691291A (en) 1987-09-01
DE3689377D1 (de) 1994-01-20
EP0240546A1 (en) 1987-10-14
DE3689377T2 (de) 1994-04-28
CA1260078A (en) 1989-09-26
EP0240546A4 (en) 1990-12-12
EP0240546B1 (en) 1993-12-08
WO1987001836A1 (en) 1987-03-26

Similar Documents

Publication Publication Date Title
JPS63501609A (ja) ランダム・シ−ケンス発生装置と方法
EP1430391B1 (en) Hash-based pseudo-random number generator
EP1776757B1 (en) Random number generation based on logic circuits with feedback
US10007488B2 (en) Secured pseudo-random number generator
TWI758688B (zh) 隨機數產生器
US4047008A (en) Pseudo-random number sequence generator
KR20020021094A (ko) 플립플롭 메타 안정성을 이용하여 난수를 생성하는 방법및 장치
US20130346459A1 (en) Method for generating random numbers
KR20020049387A (ko) 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법
Yakut et al. Secure and efficient hybrid random number generator based on sponge constructions for cryptographic applications
KR100576714B1 (ko) 디지털 로직을 이용한 난수 발생 장치 및 방법
KR100735953B1 (ko) 일련 번호 생성 장치, 그 방법 및 컴퓨터 판독가능 저장매체
Sunandha et al. Implementation of modified Dual-CLCG method for pseudorandom bit generation
TWI662471B (zh) 真實隨機數產生裝置及其產生方法
Hazwani et al. Randomness analysis of pseudo random noise generator using 24-bits LFSR
Hussain et al. Enhancing security in iot devices by using pseudo random number generator based on two different lfsr and a comparator
Anchana et al. Design of PUF Based Chaotic Random Number Generator
US11237800B2 (en) Time-shifted seed for random number generator
Chugunkov et al. Develompent and Study of Stochastic Algorithms for Lightweight Devices Architecture
US20040143614A1 (en) Hiding the internal state of a random number generator
KR100458850B1 (ko) 인증 시스템에서의 임의 숫자 발생 장치
Naghwal et al. A PN Sequence Generator using LFSR with Dual Edge Trigger Technique
Deshmukh et al. Pseudo-Random Number Generation by Fibonacci and Galois LFSR Implemented on FPGA
Fimml et al. HOWTO: A Simple Random Number Generator for the ATmega1280 Microcontroller under C and TinyOS
JPS6146523A (ja) 擬似乱数発生装置