JPS6350116A - Multi-output timer of multi-output counter - Google Patents

Multi-output timer of multi-output counter

Info

Publication number
JPS6350116A
JPS6350116A JP61193811A JP19381186A JPS6350116A JP S6350116 A JPS6350116 A JP S6350116A JP 61193811 A JP61193811 A JP 61193811A JP 19381186 A JP19381186 A JP 19381186A JP S6350116 A JPS6350116 A JP S6350116A
Authority
JP
Japan
Prior art keywords
time
signal
timing
timer
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61193811A
Other languages
Japanese (ja)
Inventor
Hideo Sakanishi
坂西 英男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Machine Co Ltd
Original Assignee
Toshiba Machine Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Machine Co Ltd filed Critical Toshiba Machine Co Ltd
Priority to JP61193811A priority Critical patent/JPS6350116A/en
Publication of JPS6350116A publication Critical patent/JPS6350116A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Predetermined Time Intervals (AREA)

Abstract

PURPOSE:To decrease the number of timers, and also, to decrease an installation area of the timer, and to execute easily an operation, as well, by comparing the time before the timing completion time in each time after the timing has been started, and outputting a signal when it has coincided. CONSTITUTION:By providing the second setting device for setting the time or the number before an original by setting the timing completion time or the number as the origin, a signal is generated at the time having reached the time or the number which has subtracted the time or the number which has been set by the second setting device, from the timing completion time or the number. In this way, by generating the signal before the completion by on piece of timer, the cost is reduced, a space of a device for using said timer is made small, and also, it can be set easily.

Description

【発明の詳細な説明】 [発明の属する技術分野] 本発明はタイマ或いは計数器(以下タイマとして説明す
る)に係り、特にタイミング完了手前において信号を発
するタイマに関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical field to which the invention pertains] The present invention relates to a timer or counter (hereinafter referred to as a timer), and particularly to a timer that emits a signal just before the timing is completed.

[従来技術] 従来のタイマはタイミング完了時刻を設定する1個の設
定器を持ち、外部信号によりタイミングを開始し設定時
刻に達すると信号を発するものである。
[Prior Art] A conventional timer has one setter for setting a timing completion time, starts timing by an external signal, and emits a signal when the set time is reached.

このため上記したタイミング完了時刻を基点にして完了
以前の第2・第3・・・第nの時刻に信号を必要とする
ときは、第2・第3・・・第nのタイマが必要であった
0例えば第3の信号まで必要とするときは3個のタイマ
を使用していた。従ってタイマを3個使うためコストが
高くなると共にタイマを使う装置のスペースが大きくな
った。また完了時刻をタイミング開始からA時間とし、
第2の信号BはA時間の時刻から8時間手前の時刻に第
3の信号CはAの時刻からC時間手前の時刻とすると、
第2第3のタイマにはそれぞれA−BとA−Cとの時間
を計算して設定する必要があり手間がかかった。
For this reason, if a signal is required at the second, third,... nth time before the completion of the timing based on the above-mentioned timing completion time, the second, third,... nth timers are required. For example, when up to the third signal was required, three timers were used. Therefore, since three timers are used, the cost becomes high and the space of the device using the timers becomes large. Also, the completion time is set to time A from the timing start,
Assuming that the second signal B is at a time 8 hours before time A, and the third signal C is at a time C hours before time A,
It was necessary to calculate and set the times for A-B and A-C for the second and third timers, which was time-consuming.

[発明の目的] 本発明はこのような欠点を除去したものでその目的は、
1個のタイマにより完了手前で信号を発することより、
コストを低くかつこれを使用する装置のスペースを小さ
くさらに設定を容易に行えるようにした多出力タイマを
提供することにある。
[Object of the invention] The present invention eliminates such drawbacks, and its object is to:
By emitting a signal just before completion using one timer,
It is an object of the present invention to provide a multi-output timer which is low in cost, requires a small space for a device using it, and can be easily set.

[発明の要点] 本発明の多出力タイマは、タイミング完了時刻或いは数
を設定する設定器を有し外部信号によりタイミングを開
始し設定値に達したとき信号を発するタイマ或いは計数
基において、タイミング完了時刻或いは数を基点として
それ以前の時刻或いは数を設定する第2の設定器を有す
ることによりタイミング完了時刻或いは数から第2の設
定器で設定した時刻或いは数を減じた時刻或いは数に達
したとき信号を発するようにしたことを特徴にしている
[Summary of the Invention] The multi-output timer of the present invention has a setting device for setting the timing completion time or number, and starts timing by an external signal and issues a signal when the set value is reached. By having a second setter that sets a previous time or number based on the time or number, the time or number that is obtained by subtracting the time or number set by the second setter from the timing completion time or number is reached. It is characterized by the fact that it emits a signal at certain times.

[発明の実施例] 以下本発明について一実施例を示した図について説明す
る0図は完了信号の手前で信号を発するための設定器の
数nを4としたタイマが示しである。11は外部信号に
よりタイミングがスタートしたことを示し、12はタイ
ミングがスタートすると峙々刻々パルス即ちタイミング
Tを発するパルス発信器である。
[Embodiments of the Invention] Figure 0, which will now be described with reference to figures showing one embodiment of the present invention, shows a timer in which the number n of setters for issuing a signal before the completion signal is 4. Reference numeral 11 indicates that the timing has started by an external signal, and 12 is a pulse oscillator that emits a pulse, that is, a timing T, every moment the timing starts.

13ないし16と18はそれぞれ比較器で、比較器13
にはタイミングスタートかちA時間後である完了時刻設
定器19と、完了時刻からn番目でかつχ時間手前のχ
設定器20とが接続されていることによりA時間とχ時
間とが設定されている。比較器14にはA時間が設定さ
れていると共に、完了時刻から3番目でかつ0時間手前
のD設定器21が接続されていることによりA時間と0
時間とが設定されている。
13 to 16 and 18 are comparators, respectively, and the comparator 13
The completion time setter 19 is A time after the timing start, and χ is the nth time from the completion time and χ time before.
Since the setting device 20 is connected, the A time and χ time are set. A time is set in the comparator 14, and the D setting device 21 which is third from the completion time and before 0 hours is connected, so that the A time and 0
The time is set.

比較器15にはA時間が設定されていると共に、完了時
刻から2番目でかつC時間手前のC設定″JA22が接
続されていることによりA時間とC時間とが設定されて
いる。比較器16にはA時間が設定されていると共に、
完了時刻から1番目でかつ8時間手前のB設定器が接続
されていることによりA時間と8時間とが設定されてい
る。比較器18にはA時間のみが設定されている。
A time is set in the comparator 15, and the A time and C time are set by connecting the "C setting" JA22 which is the second from the completion time and before the C time.Comparator 16 has A time set, and
The A time and 8 hours are set because the B setting device that is the first and 8 hours before the completion time is connected. Only time A is set in the comparator 18.

次に前述した実施例の動作を説明する。外部信号により
タイミングがスタートとするとパルス発信器12により
タイミングTが発せられる。この信号を受けた比較器1
3において論理式T≧A−χが演算されその結果が陽の
とき、信号は比較器14ないし16と18に送られるが
それらの論理式においてDないしBはいづれもχより小
さいため、比較器14ないし16の結果は全て崩であり
さらに比較器18においても当然陽であるため信号はタ
イミングTを通って再び比較器13に戻る。このように
して時間が経過するとT=A−χになり結果はYesに
なって第n信号として31を出力する。このときタイマ
は完了時刻手前に発生する複数の信号のうち完了時刻か
ら最も離れた即ちタイミングスタートから最も短い時間
後の信号を出力する。
Next, the operation of the embodiment described above will be explained. When timing is started by an external signal, timing T is generated by pulse generator 12. Comparator 1 receiving this signal
3, when the logical expression T≧A−χ is calculated and the result is positive, the signal is sent to the comparators 14 to 16 and 18, but since D and B in these logical expressions are all smaller than χ, the comparator Since all the results from 14 to 16 are negative, and furthermore, the comparator 18 is also positive, the signal passes through the timing T and returns to the comparator 13 again. As time elapses in this manner, T=A-χ, the result becomes Yes, and 31 is output as the n-th signal. At this time, the timer outputs the signal farthest from the completion time, that is, the signal after the shortest time from the timing start, among the plurality of signals generated before the completion time.

31の信号が出力された後パルス発信器12の信号は、
比較器13をそのまま通過して比較器14に至りここで
論理式T≧A−Dが演算される。演算結果が陽のときは
前述したように再び比較器14に戻る。やがて時間が経
過して論理式T≧A−Dを満足するとYeSになって第
3信号を32として出力する。このようにして第2信号
33と第1信号34とを出力し最後にT=Aになると完
了信号として35が出力されタイマはリセット36され
る。
After the signal 31 is output, the signal from the pulse generator 12 is
The signal directly passes through the comparator 13 and reaches the comparator 14, where the logical expression T≧A−D is calculated. When the calculation result is positive, the process returns to the comparator 14 again as described above. Eventually, as time passes and the logical formula T≧A-D is satisfied, it becomes Yes and outputs the third signal as 32. In this way, the second signal 33 and the first signal 34 are output, and finally, when T=A, 35 is output as a completion signal and the timer is reset 36.

前述の説明はタイマについてなされていたが計数器の場
合は、パルス発信器12の代りに物体を数えるセンサ(
図示せず)にしこのセンサの信号を比較器13に入れ、
また完了時刻設定器19は完了数設定器19と読み換え
、D−C@B設定器21ないし23には時刻ではなく数
を設定する。
The above explanation was about a timer, but in the case of a counter, a sensor for counting objects (
(not shown) and inputs the signal of this sensor to the comparator 13,
Further, the completion time setting device 19 can be read as the completion number setting device 19, and the D-C@B setting devices 21 to 23 are set to a number instead of a time.

[発明の効果] 本発明の多出力タイマは以上説明したように、タイミン
グ完了時刻を設定する設定器のほかにりイミング完了時
刻より手前の時刻を設定する設定器を備えたことにより
、タイミング開始後の各時点でタイミング完了時刻から
手前の時刻を比較器で比較し一致したときは信号を出力
するようにした。このためタイマの数は減少しかつタイ
マの設置面積が減少すると共に、完了時刻からの手前時
間を直接設置するため操作も容易になる等の多くの利点
を有する。
[Effects of the Invention] As explained above, the multi-output timer of the present invention has a setting device for setting the timing completion time as well as a setting device for setting a time before the timing completion time, so that the timing start time can be adjusted. At each later point in time, a comparator compares the time before the timing completion time, and if they match, a signal is output. For this reason, the number of timers is reduced, the installation area of the timers is reduced, and since the time immediately before the completion time is directly set, it has many advantages such as ease of operation.

【図面の簡単な説明】[Brief explanation of drawings]

図は本考案の一実施例のフローチャートを示している。 12・・・パルス発信器、13ないし16・18・・・
比較器、19・・・完了時刻設定器、20ないし23・
・・完了時刻より手前の時刻設定器。
The figure shows a flowchart of one embodiment of the present invention. 12...Pulse transmitter, 13 to 16/18...
Comparator, 19... Completion time setter, 20 to 23.
・・Time setting device before the completion time.

Claims (1)

【特許請求の範囲】 タイミング完了時刻或いは数を設定する設定器を有し外
部信号によりタイミングを開始し前記設定値に達したと
き信号を発するタイマ或いは計数器において、前記タイ
ミング完了時刻或いは数を基点としてそれ以前の時刻或
いは数を設定する第2の設定器を有することにより前記
タイミング完了時刻或いは数から前記第2の設定器で設
定した時刻或いは数を減じた時刻或いは数に達したとき
信号を発するようにした多出力タイマ或いは多出力計数
器。 2)第2の設定器を第2・第3・・・第nとする複数に
したことを特徴とする特許請求の範囲第1項記載の多出
力タイマ或いは多出力計数器。
[Scope of Claims] A timer or counter that has a setter for setting a timing completion time or number, starts timing based on an external signal, and emits a signal when the set value is reached, the timing completion time or number being used as a reference point. By having a second setter that sets a time or number before that, a signal is generated when the time or number obtained by subtracting the time or number set by the second setter from the timing completion time or number is reached. A multi-output timer or multi-output counter configured to emit a signal. 2) The multi-output timer or multi-output counter according to claim 1, characterized in that the second setter is a plurality of second, third, . . . n-th setters.
JP61193811A 1986-08-19 1986-08-19 Multi-output timer of multi-output counter Pending JPS6350116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61193811A JPS6350116A (en) 1986-08-19 1986-08-19 Multi-output timer of multi-output counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61193811A JPS6350116A (en) 1986-08-19 1986-08-19 Multi-output timer of multi-output counter

Publications (1)

Publication Number Publication Date
JPS6350116A true JPS6350116A (en) 1988-03-03

Family

ID=16314156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193811A Pending JPS6350116A (en) 1986-08-19 1986-08-19 Multi-output timer of multi-output counter

Country Status (1)

Country Link
JP (1) JPS6350116A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52142521A (en) * 1976-05-23 1977-11-28 Ricoh Co Ltd Timing signal generator for copying machine
JPS56149117A (en) * 1980-04-21 1981-11-18 Omron Tateisi Electronics Co Electronic timer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52142521A (en) * 1976-05-23 1977-11-28 Ricoh Co Ltd Timing signal generator for copying machine
JPS56149117A (en) * 1980-04-21 1981-11-18 Omron Tateisi Electronics Co Electronic timer

Similar Documents

Publication Publication Date Title
JPS6350116A (en) Multi-output timer of multi-output counter
JPS58182924A (en) Signal generating circuit
SU474803A1 (en) Shift control device
SU1453348A1 (en) Device for starting pulsating non-explosive sources of seismic oscillations
JPH0246208Y2 (en)
US4926807A (en) Ignition signal distributing circuit for engine
SU526061A1 (en) Pulse shaper
SU437209A1 (en) Pulse shaping device
JPS6135368A (en) Frequency discriminating device
SU1116524A1 (en) Random signal generator
SU1229955A1 (en) Voltage-to-time interval converter
SU577648A1 (en) Pulse-series generator
SU1688242A2 (en) Random numbers generator
SU467344A1 (en) Device for comparing serial binary codes
SU496669A1 (en) Timer Shaper
SU1273964A1 (en) Cell for selecting elements of images of mobile objects
JPS6031327Y2 (en) Field identification circuit
SU1211758A1 (en) Device for determining parameter of power model of average value of random signal
SU1624670A1 (en) Pulse stretcher
SU534882A1 (en) Frequency-Managed Signal Detector
SU1241414A2 (en) Power amplifier
SU1324021A1 (en) Device for feeding information in calculator
SU1495980A1 (en) Controlled one-shot multivibrator
SU1005310A1 (en) Distributor
SU1569970A1 (en) Multichannel distributor