JPS6349911A - Interruption circuit - Google Patents

Interruption circuit

Info

Publication number
JPS6349911A
JPS6349911A JP19293086A JP19293086A JPS6349911A JP S6349911 A JPS6349911 A JP S6349911A JP 19293086 A JP19293086 A JP 19293086A JP 19293086 A JP19293086 A JP 19293086A JP S6349911 A JPS6349911 A JP S6349911A
Authority
JP
Japan
Prior art keywords
heater
transistor
terminal
current
npn transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19293086A
Other languages
Japanese (ja)
Inventor
Toshiyuki Ito
俊之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP19293086A priority Critical patent/JPS6349911A/en
Publication of JPS6349911A publication Critical patent/JPS6349911A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Temperature (AREA)
  • Fixing For Electrophotography (AREA)
  • Control Of Resistance Heating (AREA)

Abstract

PURPOSE:To surely interrupt current by detecting abnormal current flowing into a heater for a fixing device or the like at the time of non-driving of the heater. CONSTITUTION:A fixing device circuits is constituted by connecting a current transformer T1, a contact rl1 for a relay RL1, a thermal protector TP1, a fixing device heater H1, a TRIAC Q7 for switching the heater 1H, and a serial circuit for a coil L1 between terminals 2 and 3 and the IRIAC Q7 is driven by a solid-state relay SSR1 including a zero crossing detecting circuit 10. At that time, comparators CP1, CP2 are connected to a secondary side of the current transformer T1 to detect the current flowing into the heater H1. At the time of non-driving, i.e. when a driving signal to the terminal 1 is 0V (at the time of off of the TRIAC Q7), an abnormal current detecting circuit through a transistor (TR) Q2 is constituted. At the time of detecting the abnormal current, a TR Q5 is driven and the contact rl1 of the relay RL1 is opened to protect it.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、遮断回路に関する。[Detailed description of the invention] [Industrial application field] BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a disconnection circuit.

[従来の技術] 例えば、画像形成装置においては、感光ドラムの表面か
ら被転写材に写し替えられたトナー像を溶着するために
定着器が使用されている。
[Prior Art] For example, in an image forming apparatus, a fixing device is used to fuse a toner image transferred from the surface of a photosensitive drum to a transfer material.

[発明が解決しようとする問題点コ 従来、この種の定着器においては、定着器ヒータをスイ
ッチングする半導体がショートモードの破壊を起すと、
前記定着器ヒータに異常電流が流れ、定着器が高温とな
り定着器自身と画像形成装置を損傷するおそれがあった
[Problems to be Solved by the Invention] Conventionally, in this type of fuser, if the semiconductor that switches the fuser heater breaks down in short mode,
An abnormal current flows through the fixing device heater, and the fixing device reaches a high temperature, which may damage the fixing device itself and the image forming apparatus.

なお、この種の半導体ショートの破壊は、双方向ショー
トモードの破壊よりもむしろ片方向ショートモードの破
壊の方が多い。
Note that this type of semiconductor short-circuit damage is more likely to occur in a unidirectional short mode than in a bidirectional short mode.

そこで、本発明の目的は、上述の従来例の欠点を除去し
、例えば異常電流発生時に定着器に流れる電流を確実に
遮断することができる遮断回路を提供することにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a cutoff circuit that can eliminate the drawbacks of the conventional example described above and can reliably cut off the current flowing to the fixing device when an abnormal current occurs, for example.

[問題点を解決するための手段] 本発明は、定着器等のヒータに流れる電流を遮断するた
め6遮断手段と゛、定着器等のヒータの非駆動時に定着
器等のヒータに流れる異常電流を検出する検出手段と、 この検出手段によって異常電流が検出されたときに定i
器等のヒータに流れる電流を遮断するように遮断手段を
制御する手段とを具える。
[Means for Solving the Problems] The present invention includes six cutoff means for cutting off the current flowing to the heater of the fixing device, etc., and a device for blocking the abnormal current flowing to the heater of the fixing device, etc. when the heater of the fixing device, etc. is not driven. a detection means for detecting; and a constant i when an abnormal current is detected by this detection means.
and means for controlling the interrupting means to interrupt the current flowing to the heater of the heater.

【作 用] 本発明によれば、定着器等のヒータの非駆動時に定着器
等のヒータに流れる異常電流を検出して定着器等のヒー
タに流れる電流を遮断する。
[Function] According to the present invention, abnormal current flowing through the heater of the fixing device or the like is detected when the heater of the fixing device or the like is not driven, and the current flowing through the heater of the fixing device or the like is interrupted.

[実施例] 以下、本発明の一実施例について説明する。[Example] An embodiment of the present invention will be described below.

第1図は定着器回路の構成を示す。第1図に示すように
端子2はカレントトランスT1の1次側端子15.16
を介して継電器RLIの接点rollのメーク側に接続
され、接点rj!1のコモン側はサーマルプロテクタT
PI 、定着器ヒータH1を介してヒータH1のスイッ
チングを行うためのトライアックQ7のA1側に接続さ
れ、接点rfL1のメーク側とコモン側間にはスパーク
キラーSQIが接続される。
FIG. 1 shows the configuration of the fuser circuit. As shown in Figure 1, terminal 2 is the primary terminal 15.16 of current transformer T1.
is connected to the make side of contact roll of relay RLI through contact rj! 1 common side is thermal protector T
PI is connected to the A1 side of the triac Q7 for switching the heater H1 via the fuser heater H1, and a spark killer SQI is connected between the make side and the common side of the contact rfL1.

端子3はコイj%zL1を介してトライアックq7のA
2側に接続され、端、子3はまたスパークキラーSQ2
を介してトライアックq7のAl側に接続される。トラ
イアックq7のA2側とゲートGの間には抵抗R17が
接続され、トライアックQ7のゲートGはゼロクロス検
知回路lOを内蔵したソリッドステートリレー5SRI
の出力側端子13に接続され、トライアックq7のA、
1側は抵抗R16を介してソリッドステードリーSS旧
の出力側端子14に接続される。端子2.3間には商用
交流電源Vo (図示せず)が印加される。
Terminal 3 is connected to A of triac q7 via carp j%zL1.
2 side, end, child 3 is also spark killer SQ2
It is connected to the Al side of triac q7 via. A resistor R17 is connected between the A2 side of the triac q7 and the gate G, and the gate G of the triac Q7 is a solid state relay 5SRI with a built-in zero-cross detection circuit IO.
A of triac q7,
The 1 side is connected to the output terminal 14 of the old Solid Steadley SS via a resistor R16. A commercial AC power source Vo (not shown) is applied between terminals 2 and 3.

カレントトランスTIの2次側の一方の端子17は、コ
ンパレータCPIの反転入力端子19とコンパレータC
P2の非反転入力端子24とに接続される。
One terminal 17 on the secondary side of the current transformer TI is connected to the inverting input terminal 19 of the comparator CPI and the comparator C
It is connected to the non-inverting input terminal 24 of P2.

カレントトランスT1の2次側端子17.18間には抵
抗R1が接続され、該2次側の他方端子18は抵抗R3
,R2を介して端子4に接続されるとともに抵抗R4、
R5を介して基準電位(以後GNDと呼称する)に接続
される。端子4には直流電源E0が与えら ・れる、抵
抗R3、R2の接続点はコνバレニタCP1の非反転入
力端子20に接続され、抵抗R3には並列にコンデンサ
C1が接続される。抵抗R4,R’5の接続点はコンパ
レータCP2O反転入力端子24に接続され、抵抗R4
と並列にコンデンサC3が接続される。
A resistor R1 is connected between the secondary side terminals 17 and 18 of the current transformer T1, and the other terminal 18 on the secondary side is connected to the resistor R3.
, R2 to the terminal 4, and a resistor R4,
It is connected to a reference potential (hereinafter referred to as GND) via R5. A DC power source E0 is applied to the terminal 4. The connection point between the resistors R3 and R2 is connected to the non-inverting input terminal 20 of the co-vaginator CP1, and a capacitor C1 is connected in parallel to the resistor R3. The connection point between the resistors R4 and R'5 is connected to the inverting input terminal 24 of the comparator CP2O, and the resistor R4
A capacitor C3 is connected in parallel with .

さらにカレントトランスTIの2次側端子18はツェナ
ーダイオード2D2のカッー゛ドに接続されるとともに
抵抗R9を介して端子4に接続される。ツェナーダイオ
ードZD2のアノードはGNDに接続され、ツェナーダ
イオードZD2と並列にコンデンサc!iが接続される
Furthermore, the secondary side terminal 18 of the current transformer TI is connected to the guard of the Zener diode 2D2 and also to the terminal 4 via a resistor R9. The anode of the Zener diode ZD2 is connected to GND, and a capacitor c! is connected in parallel with the Zener diode ZD2. i is connected.

コンパレータCPIの出力端子21はコンパレータCf
’2の出力端子26と接続され、該接続点はNPN ト
ランジスタq1のベースに接続されるとともに抵抗R6
を介して端子4に接続される。コンパレータCPIおよ
びCF2のプラス電源入力端子22は端子4に接続され
、マイナス電源入□力端子23はGNDに接続され、プ
ラス電源22とマイナス電源23o′間にはNPN )
ランジスタQlのエミッタはGNDに接続され、同コレ
クタは抵抗R7を介して端子4に接続されるとともに抵
誌R8を介してNPN トランジスタq2のベースに接
続される。
The output terminal 21 of the comparator CPI is the comparator Cf
'2, and the connection point is connected to the base of the NPN transistor q1 and the resistor R6.
It is connected to terminal 4 via. The positive power input terminals 22 of the comparators CPI and CF2 are connected to terminal 4, the negative power input terminals 23 are connected to GND, and there is an NPN connection between the positive power supply 22 and the negative power supply 23o'.
The emitter of transistor Ql is connected to GND, and its collector is connected to terminal 4 via resistor R7 and to the base of NPN transistor q2 via resistor R8.

NPN トランジスタQ2のベースはコンデンサC4を
介してGNDに接続されるとともにダイオ゛−ドD4の
アノードに接続され、同エミッタはツェナーダイオード
201のカソードに接続され、ツェナーダイオードzD
LのアノードはGNDに接続される。NPNトランジス
タq2のコレクタは抵抗RIOを介してPNP トラン
ジスタq3のベースに接続される。
The base of the NPN transistor Q2 is connected to GND via the capacitor C4, and is also connected to the anode of the diode D4, and the emitter thereof is connected to the cathode of the Zener diode 201 and the Zener diode zD.
The anode of L is connected to GND. The collector of NPN transistor q2 is connected to the base of PNP transistor q3 via resistor RIO.

PNP トランジスタq3のエミッタは端子4に接続さ
れ、同ベースは抵抗R11を介して端子4に接続される
とともに抵抗R12を介してダイオードDIのカソード
とNf’N トランジスタq4のコレクタに接続される
。PNP トランジスタq3のコレクタは抵抗R13,
R14を介してGNDに接続される。抵抗R13。
The emitter of the PNP transistor q3 is connected to the terminal 4, and the base thereof is connected to the terminal 4 via a resistor R11, and also to the cathode of the diode DI and the collector of the Nf'N transistor q4 via a resistor R12. The collector of PNP transistor q3 is resistor R13,
Connected to GND via R14. Resistance R13.

R14の接続点はNPN トランジスタQ4のベースに
接続されるとともにコンデンサC6を介してGNDに接
に接続される。
The connection point of R14 is connected to the base of NPN transistor Q4 and is also directly connected to GND via capacitor C6.

ダイオードDIのアノードは抵抗R15を介して端子4
に接続されるとともにダイオード02のアノードに接続
される。ダイオードD2のカソードはNPNトランジス
タQ5のベースに接続され、NPNトランジスタQ5の
エミッタはGNDに接続される。NPN トランジスタ
Q5のコレクタはダイオードD3のアノードに接続され
、ダイオードD3のカソードは端子4に接続され、NP
N )−ランジスタq5のコレクタと端子4間には異常
時にヒータH1に流れる電流を遮断するための継電器R
LIが接続される。
The anode of diode DI is connected to terminal 4 via resistor R15.
and the anode of diode 02. The cathode of diode D2 is connected to the base of NPN transistor Q5, and the emitter of NPN transistor Q5 is connected to GND. The collector of NPN transistor Q5 is connected to the anode of diode D3, the cathode of diode D3 is connected to terminal 4, and the NPN
N) - A relay R is installed between the collector of transistor q5 and terminal 4 to cut off the current flowing to heater H1 in the event of an abnormality.
LI is connected.

端子1は定着器ヒータH1のオンオフを制御するための
レベル信号が入力される端子であって、抵抗R19を介
してNPN トランジスタQ6のベースに接続される。
Terminal 1 is a terminal to which a level signal for controlling on/off of fixing heater H1 is input, and is connected to the base of NPN transistor Q6 via resistor R19.

NPN )−ランジスタQ6のベースはまた抵抗R20
を介してGNDに接続され、同エミッタはGNDに接続
され、同コレクタはダイオードD4のカソードに接続さ
れるとともにソリッドステートリレー5SRIの入力側
端子12に接続される。ソリッドステートリレー5SR
Iの入力側端子11は抵抗R18を介して端子4に接続
される。
NPN) - the base of transistor Q6 is also connected to resistor R20
Its emitter is connected to GND, and its collector is connected to the cathode of diode D4 and to the input side terminal 12 of solid state relay 5SRI. solid state relay 5sr
The input side terminal 11 of I is connected to the terminal 4 via a resistor R18.

ついで、第2図、第3図を参照して2個のコンパレータ
CPI、CP、2の検知レベルについて説明する。
Next, the detection levels of the two comparators CPI, CP, and 2 will be explained with reference to FIGS. 2 and 3.

コンパレータCPI 、CF2の基準電圧はそれぞれプ
ラス(非反転)側、マイナス(反転)側に設定され、当
該基準電圧の値VIN1.VIN2はそれぞれ、であり
s vZD2+vlNl+vlN2はv、N2 <vZ
D2 <vlN。
The reference voltages of the comparators CPI and CF2 are set to the plus (non-inverting) side and the minus (inverting) side, respectively, and the values of the reference voltages VIN1. VIN2 is respectively s vZD2+vlNl+vlN2 is v, N2 <vZ
D2 <vlN.

の関係にある。There is a relationship between

コンパレータCPI、CP2はオーブンコレクタ出力で
あって、それらの出力vCPl+vCP2は(比較入力
(CPIでは反転側、 CF2では非反転側)をVIN
Oとすると)それぞれ、 V INO< V INI・V IN2 < V IN
Oの時オーブンとなり、 V +s+ < V INOI V INO< V 1
82の時OVとなるように動作する。
Comparators CPI and CP2 are oven collector outputs, and their outputs vCPl+vCP2 (comparison input (inverting side for CPI, non-inverting side for CF2) is VIN
0) respectively, V INO < V INI・V IN2 < V IN
When O, it becomes an oven, and V +s+ < V INOI V INO < V 1
It operates so that it becomes OV when it is 82.

コンパレータCPIの出力端子21とコンパレータCP
2の出力端子26を第2図の点線で示す如く接続すると
、該接続点の電圧vcp。は V IN2 < V +Na < V INIの時のみ
オーブンとなる。
Output terminal 21 of comparator CPI and comparator CP
When the output terminals 26 of 2 are connected as shown by the dotted lines in FIG. 2, the voltage at the connection point is vcp. becomes an oven only when V IN2 < V + Na < V INI.

VINOに第3図(a)に示す正弦波が入力されたとき
の前記Vcp+(単独) 、 VCP2(単独) 、V
cpoの電圧波形をそれぞれ第3図(b) 、 (c)
 、 (d)に示す。
When the sine wave shown in FIG. 3(a) is input to VINO, the above Vcp+ (single), VCP2 (single), V
The voltage waveforms of cpo are shown in Figure 3 (b) and (c), respectively.
, shown in (d).

次に第1図の回路動作について説明する。Next, the operation of the circuit shown in FIG. 1 will be explained.

通常状態において端子1がO[V]の場合、トランジス
タq6がオフするため、ソリッドステートリレー5SR
Iの(入力端子11.12間に接続された)発光素子0
10に電流が流れず、ソリッドステートリレー5SRI
はオフし、そのためトライアックQ7にゲート電流が流
れず、トライアックQ7はオフし、端子2.3間に商用
交流電源が印加されてもカレントトランスT1の1次側
には電流が流れない。
In the normal state, when terminal 1 is O [V], transistor q6 is turned off, so solid state relay 5SR
Light emitting element 0 (connected between input terminals 11 and 12) of I
No current flows to 10, solid state relay 5SRI
is off, so no gate current flows through the triac Q7, the triac Q7 is turned off, and no current flows through the primary side of the current transformer T1 even if commercial AC power is applied between terminals 2 and 3.

カレントトランスT1の1次側に電流が流れない場合、
カレントトランスT1の2次側にも電圧が誘起されず、
コンパレータCPIの反転入力端子19とコンパレータ
CP2の非反転入力端子24の電圧VINOは前述した
如く、 V I82 < V INO= V 202 < V 
INIであり、この場合コンパレータCP1.CP2の
出力は双方共オーブンであるため、抵抗R6を通じてN
PNトランジスタQ1にベース電流が流れ、NPN ト
ランジスタQlがオンする。NPN トランジスタQ1
がオンすると、NPN トランジスタQ2のベース電圧
は0[v] に近い値になるため、NPN トランジス
タq2をオフする。NPN トランジスタQ2がオフす
ると、PNP トランジスタQ3. NPN トランジ
スタQ4にはベース電流が流れないため、PNP トラ
ンジスタQ3.NPN)ランジスタq4がオフし、抵抗
R15、ダイオードD2を通じてFiPN )−ランジ
スタQ5にベース電流が流れ、NPN トランジスタq
5をオンする。NPN トランジスタQ5がオンすると
継電器RLIに電流が流れ、継電器RLIはオンし、継
電器−&L1の接点rfL1は第1図の点線側(メータ
側)に切替わる。
When no current flows through the primary side of current transformer T1,
No voltage is induced on the secondary side of current transformer T1,
As described above, the voltage VINO of the inverting input terminal 19 of the comparator CPI and the non-inverting input terminal 24 of the comparator CP2 is V I82 < V INO= V 202 < V
INI, in this case comparator CP1. Since both outputs of CP2 are ovens, they are connected to N through resistor R6.
A base current flows through the PN transistor Q1, turning on the NPN transistor Q1. NPN transistor Q1
When turned on, the base voltage of the NPN transistor Q2 becomes close to 0 [V], so the NPN transistor q2 is turned off. When NPN transistor Q2 turns off, PNP transistor Q3. Since no base current flows through NPN transistor Q4, PNP transistor Q3. NPN) transistor q4 turns off, base current flows through resistor R15 and diode D2 to FiPN) transistor Q5, and NPN transistor q
Turn on 5. When the NPN transistor Q5 is turned on, a current flows through the relay RLI, the relay RLI is turned on, and the contact rfL1 of the relay -&L1 is switched to the dotted line side (meter side) in FIG. 1.

前述した如く端子1の電圧がO[V]を継続している場
合、トライアックQ7はオフ状態であるため、継電器R
LIの接点rflが点線側に切替わっても、カレントト
ランスTIの1次側に電流が流れず上記の状態はilM
される。
As mentioned above, if the voltage at terminal 1 continues to be O [V], triac Q7 is in the OFF state, so relay R
Even if the LI contact rfl switches to the dotted line side, no current flows to the primary side of the current transformer TI, and the above state is ilM.
be done.

この状態において端子1に定着器をオンする信号(プラ
ス電圧)が印加されると、抵抗R19を通じてNPN 
トランジスタq6にベース電流が流れ、NPN )ラン
ジスタq6はオンする。 NPN トランジスタq6が
オンするとNPN トランジスタq2のベースはダイオ
ードD4.NPN)ランジスタQ6のコレクタ、エミッ
タを通じてGNDに接続されるため、NPN トランジ
スタQ2はオフし、前述した如<PNPトランジスタQ
3. NPN トランジスタq4がオフし、NPN ト
ランジスタQ5がオンし、継電器RLIがオン状態を継
続する。一方、NPN トランジスタq6がオンするこ
とにより抵抗R18を通じてソリッドステートリレー 
5SRIの発光素子010に電流が流れるため、ソリッ
ドステートリレー5SRIがオンし、トライアックq7
にはゲート電流が流れる。トライアックQ7はゲート電
流が流れることによりオンし、端子2−カレントトラン
スT1の1次側−継電器RLLの接点「11−サーマル
プロテクタTPI一定着器ヒータ旧−トライアックq7
−コイルL1一端子3の主電流ループが形成され定着器
ヒータH1に電流が流れる。
In this state, when a signal (positive voltage) to turn on the fuser is applied to terminal 1, the NPN
A base current flows through the transistor q6, and the NPN transistor q6 is turned on. When NPN transistor q6 is turned on, the base of NPN transistor q2 is connected to diode D4. Since the collector and emitter of the NPN transistor Q6 are connected to GND, the NPN transistor Q2 is turned off, and as described above, the
3. NPN transistor q4 is turned off, NPN transistor Q5 is turned on, and relay RLI continues to be on. On the other hand, when the NPN transistor q6 turns on, the solid state relay is activated through the resistor R18.
Since current flows through the light emitting element 010 of 5SRI, solid state relay 5SRI is turned on, and triac q7
A gate current flows through. Triac Q7 is turned on by the gate current flowing, and terminal 2 - primary side of current transformer T1 - contact of relay RLL 11 - thermal protector TPI constant heater old - triac q7
- A main current loop between coil L1 and terminal 3 is formed, and current flows to fuser heater H1.

以上述べたのが正常時の回路動作であるが、次に異常時
の動作について第4図、第5図に示すタイムチャートを
参照して説明する。
What has been described above is the circuit operation under normal conditions.Next, the operation under abnormal conditions will be explained with reference to the time charts shown in FIGS. 4 and 5.

第4図はトライアックq7が双方向導通状態となるよう
な破壊の場合のタイムチャートであり、第5図はトライ
アックq7が片方向のみ導通状態となる破壊を起した場
合のタイムチャートである。
FIG. 4 is a time chart in the case of a breakdown in which the triac q7 becomes conductive in both directions, and FIG. 5 is a time chart in the case in which a breakdown occurs in which the triac q7 becomes conductive in only one direction.

端子1に0【v]に近い電圧が印加された状態において
トライアックq7が双方向導通となるような破壊を起し
た場合、コンパレータCPIの反転入力端子側電圧とコ
ンパレータCP2の非反転入力端子側電圧であるVIN
Oは第4図(b)の如くなり前述した如く、 V tNt < V sNo < V 181の場合に
のみNPN )−ランジスタq1はオンして、第4図(
C)の如く動作する。  。
If triac q7 breaks down to bidirectional conduction while a voltage close to 0 [V] is applied to terminal 1, the voltage on the inverting input terminal side of comparator CPI and the voltage on the non-inverting input terminal side of comparator CP2 VIN
O becomes as shown in FIG. 4(b), and as described above, NPN only when V tNt < V sNo < V 181 )-transistor q1 is turned on, and as shown in FIG.
It operates as shown in C). .

一方、Nf’N トランジスタQBがオフしているため
、ダイオードD4を介してt41’N トランジスタq
6のコレクターエミッタ間に電流が流れず、したがって
、 NPN トランジスタQ1がオフの時は抵抗R7,
R8を介してコンデンサC4は充電され、NPNトラン
ジスタQ1がオンの時は抵抗R8とNPN トランジス
タQlを介してコンデンサC4は放電される。この状態
を第4図(d)に示す、第4図((1)に示すようにコ
ンデンサC4の電圧は、NPN トランジスタq1の、
オンオフの繰返しにより、次第に上昇し、ツェナーダイ
オードZ[11のツェナー電圧とNPN トランジスタ
Q2のベース・エミッタ間電圧とを加えた電圧(この電
圧なりo*osと呼称する)に近い電圧に達すると、N
PN トランジスタq2にベース電流が流れ、NPN 
トランジスタq2はオ、ンする。NPN トランジスタ
Q2がオンすると抵抗RIO,NPN トランジスタq
2を介してPNP )−ランジスタQ3にベース7電流
が流れ、PNP トランジスタQ3がオンする。PNP
 )ランジスタq3がオンすることにより、PNPトラ
ンジスタq3.抵抗R13を介してNPN トランジス
タQ4のベース電流が流れ、NPN )ランジスタq4
がオンする。 NPN トランジスタq4がオンすると
、抵抗R12。
On the other hand, since Nf'N transistor QB is off, t41'N transistor q
No current flows between the collector and emitter of Q6, so when NPN transistor Q1 is off, resistor R7,
Capacitor C4 is charged via R8, and when NPN transistor Q1 is on, capacitor C4 is discharged via resistor R8 and NPN transistor Ql. This state is shown in FIG. 4(d). As shown in FIG. 4(1), the voltage of capacitor C4 is the voltage of NPN transistor q1,
As it is repeatedly turned on and off, it gradually rises and reaches a voltage close to the sum of the Zener voltage of the Zener diode Z[11 and the base-emitter voltage of the NPN transistor Q2 (this voltage is called o*os). N
The base current flows through the PN transistor q2, and the NPN
Transistor q2 is turned on. When NPN transistor Q2 turns on, resistor RIO, NPN transistor q
Base 7 current flows through the PNP transistor Q3 through the PNP transistor Q3, turning on the PNP transistor Q3. PNP
) By turning on transistor q3, PNP transistor q3. The base current of the NPN transistor Q4 flows through the resistor R13, and the NPN transistor Q4
turns on. When NPN transistor q4 turns on, resistor R12.

NPN トランジスタQ4を介してPNP トランジス
タq3のベース電流が流れるため、PNP トランジス
タq3とNPN トランジスタQ4で構成される回路、
は自己保持回路として動作し、NPN トランジスタq
2がオフしてもオン状態を継続する。一方、NPN ト
ランジスタQ4がオンするとNPN )ランジスタq5
のベース電流は遮断されるため、NPN トランジスタ
Q5はオフし、継電器RLIもオフし、継電器RLIの
接点r11は第1図の実線の状態に復旧し、定着器ヒー
タH1の電流は遮断される。
Since the base current of PNP transistor q3 flows through NPN transistor Q4, a circuit consisting of PNP transistor q3 and NPN transistor Q4,
operates as a self-holding circuit, and the NPN transistor q
2 remains on even if it is turned off. On the other hand, when NPN transistor Q4 turns on, NPN ) transistor q5
Since the base current of is cut off, the NPN transistor Q5 is turned off, the relay RLI is also turned off, the contact r11 of the relay RLI is restored to the state shown by the solid line in FIG. 1, and the current of the fuser heater H1 is cut off.

第、5図に示すようにトライアックQ7が片方向導通と
なる破壊を起した場合は、コンデンサC4がV Q 2
 G、Hになるまでの時間、すなわち、NPN )−ラ
ンジスタQ2がオンするまでの時間が双方向導通破壊の
場0合より長くなるだけであって、他の回路動作は前述
の双方向導通破壊の場合と同じである。
As shown in FIG.
G, H (that is, NPN) - the time it takes for transistor Q2 to turn on is only longer than in the case of bidirectional conduction breakdown, and other circuit operations are the same as described above. The same is true for .

なお前述した如<PNPトランジスタq3とNPN ト
ランジスタQ4で構成される回路は、自己保持回路であ
るため、カレントトランスT1の1次側に電流が流れず
、 V INO” V 202 となり、NPN トランジスタQ1がオンし、NPN 
トランジスタQ2がオフしてもオン状態をf4!続する
As mentioned above, since the circuit composed of the PNP transistor q3 and the NPN transistor Q4 is a self-holding circuit, no current flows to the primary side of the current transformer T1, resulting in V INO" V 202, and the NPN transistor Q1 is Turn on, NPN
Even if transistor Q2 is off, it remains on f4! Continue.

以上のように定着器ヒータを含む主電流回路にカレント
トランスとコンパレータ2個による異常電流の検知回路
を付加することにより、定着器ヒータの異常電流による
発熱から周囲の部品、ひいては装置全体を保護すること
ができる。なお、コンパレータ2個による検知を行った
場合には、トライアックQ7が片方向導通の破壊を起し
た場合において、その電流値が第5図で説明したものよ
り小さく、visaが第6図(b) 、 (d)の場合
においても、NPN l−ランジスタQ1は第6図(C
) 、 (e)の如くオンオフし、コンデンサC4を充
電させ、前記の如く継電器RLIを復旧させる効果があ
る。しかしながら、コンパレータ1個による検知の場合
、例えばコンパレータCP1のみの検知による場合、第
6図(f)の方向の異常電流の検知は第6図(g)に示
す如く、NP!1 トランジスタQ1のオンオフにより
可能であるが、第6図(h)の方向の異常電流の場合、
第6図(i)に示す如<NPNトランジスタQ1はオフ
のままであるため検知が不可能であり、継電器RLIは
復旧しない。
As described above, by adding an abnormal current detection circuit using a current transformer and two comparators to the main current circuit including the fuser heater, the surrounding components and, by extension, the entire device can be protected from heat generation due to the abnormal current of the fuser heater. be able to. In addition, when detection is performed using two comparators, when the triac Q7 causes breakdown of unidirectional conduction, the current value is smaller than that explained in Fig. 5, and the visa is shown in Fig. 6 (b). , (d), the NPN l-transistor Q1 is as shown in Fig. 6 (C
), it turns on and off as shown in (e), charges the capacitor C4, and has the effect of restoring the relay RLI as described above. However, in the case of detection by one comparator, for example, in the case of detection by only comparator CP1, the detection of abnormal current in the direction of FIG. 6(f) is NP! as shown in FIG. 6(g). 1 This is possible by turning on and off the transistor Q1, but in the case of an abnormal current in the direction shown in Fig. 6 (h),
As shown in FIG. 6(i), since the NPN transistor Q1 remains off, detection is impossible and the relay RLI is not restored.

[発明の効果] 以上説明したように本発明によれば、異常電流発生時に
定着器等のヒータに流れる電流を確実に遮断することが
できる。
[Effects of the Invention] As described above, according to the present invention, it is possible to reliably interrupt the current flowing to the heater of the fixing device or the like when an abnormal current occurs.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例の回路図、 第2図は第1図のコンパレータの検知部を説明するため
の回路図、 第3図は第2図を説明するためのタイムチャート、 第4図、第5図は第1図の回路動作の一部を説明するた
めのタイムチャート、 第6図は効果を説明するためのタイムチャートである。 CPI 、CF2・・・コンパレータ、01〜C6・・
・コンデンサ、 Q1〜Q6・・・トランジスタ、 Q7・・・トライアック、 R1〜RIO・・・抵抗、 D1〜D4・・・ダイオード、 XDI 、ZD2・・・ツェナーダイオード、RLI 
(rfL 1) ”・継電器(接点)、TPI・・・サ
ーマルプロテクタ、 Hl・・・定着器、 5SRI・・・ソリッドステートリレー、Ll・・・コ
イル、 SQL 、SQ2・・・スパークキラー、T1・・・カ
レントトランス。
1 is a circuit diagram of an embodiment of the present invention; FIG. 2 is a circuit diagram for explaining the detection section of the comparator shown in FIG. 1; FIG. 3 is a time chart for explaining FIG. 2; 5 is a time chart for explaining a part of the circuit operation of FIG. 1, and FIG. 6 is a time chart for explaining the effect. CPI, CF2... Comparator, 01~C6...
・Capacitor, Q1-Q6...Transistor, Q7...Triac, R1-RIO...Resistor, D1-D4...Diode, XDI, ZD2...Zener diode, RLI
(rfL 1) "・Relay (contact), TPI... Thermal protector, Hl... Fuser, 5SRI... Solid state relay, Ll... Coil, SQL, SQ2... Spark killer, T1... ...Current transformer.

Claims (1)

【特許請求の範囲】 定着器等のヒータに流れる電流を遮断するための遮断手
段と、 前記定着器等のヒータの非駆動時に前記定着器等のヒー
タに流れる異常電流を検出する検出手段と、 該検出手段によって異常電流が検出されたときに前記定
着器等のヒータに流れる電流を遮断するように前記遮断
手段を制御する手段とを具えたことを特徴とする遮断回
路。
[Scope of Claims] A cutoff means for cutting off current flowing through a heater of the fixing device, etc.; a detection means for detecting an abnormal current flowing through the heater of the fixing device, etc. when the heater of the fixing device, etc. is not driven; A cutoff circuit comprising means for controlling said cutoff means to cut off current flowing to a heater of said fixing device or the like when an abnormal current is detected by said detection means.
JP19293086A 1986-08-20 1986-08-20 Interruption circuit Pending JPS6349911A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19293086A JPS6349911A (en) 1986-08-20 1986-08-20 Interruption circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19293086A JPS6349911A (en) 1986-08-20 1986-08-20 Interruption circuit

Publications (1)

Publication Number Publication Date
JPS6349911A true JPS6349911A (en) 1988-03-02

Family

ID=16299358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19293086A Pending JPS6349911A (en) 1986-08-20 1986-08-20 Interruption circuit

Country Status (1)

Country Link
JP (1) JPS6349911A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264680A (en) * 1988-08-31 1990-03-05 Mita Ind Co Ltd Heating and fixing device
JPH02259792A (en) * 1989-03-31 1990-10-22 Canon Inc Image forming device
US5420396A (en) * 1991-02-28 1995-05-30 Canon Kabushiki Kaisha Heating apparatus which interrupts energization in overheated state

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264680A (en) * 1988-08-31 1990-03-05 Mita Ind Co Ltd Heating and fixing device
JPH02259792A (en) * 1989-03-31 1990-10-22 Canon Inc Image forming device
US5420396A (en) * 1991-02-28 1995-05-30 Canon Kabushiki Kaisha Heating apparatus which interrupts energization in overheated state

Similar Documents

Publication Publication Date Title
CN108736440B (en) Circuit out-of-control protection circuit and electronic device
JPH07322484A (en) Power converter
JPS6349911A (en) Interruption circuit
JPH11235028A (en) Switching power supply
JPH02297818A (en) Current control unit of contact
JP3574599B2 (en) Inrush current prevention circuit with input overvoltage limit function
JPH04181176A (en) Detecting circuit for disconnection
US5420396A (en) Heating apparatus which interrupts energization in overheated state
JPH0473327B2 (en)
JPH07284219A (en) Abnormal input voltage protection circuit
JPH11196529A (en) Power supply
JP3244748B2 (en) Heating equipment
JPS61219216A (en) Semiconductor switching circuit
CN216560832U (en) Grounding detection circuit and electric appliance
KR0119285B1 (en) Limit circuit of an overcurrent
JPH04185228A (en) Short-circuit protector of inverter
AU631337B2 (en) Transformerless power monitor circuit having means for electronically latching dc alarms
JP2002354659A (en) Overcurrent protection device
JP2001196913A (en) Electronic switch
JP2709204B2 (en) Voltage type inverter device
TWI277855B (en) Switching power supply and the reverse current protection circuit thereof
CN116365498A (en) Reverse connection prevention circuit and circuit topology
KR0147219B1 (en) Low voltage protection circuit of power supply system
JPH04308415A (en) Power source abnormality monitor circuit
JPS5821791B2 (en) induction heating device