JPH11196529A - Power supply - Google Patents

Power supply

Info

Publication number
JPH11196529A
JPH11196529A JP9360271A JP36027197A JPH11196529A JP H11196529 A JPH11196529 A JP H11196529A JP 9360271 A JP9360271 A JP 9360271A JP 36027197 A JP36027197 A JP 36027197A JP H11196529 A JPH11196529 A JP H11196529A
Authority
JP
Japan
Prior art keywords
input
power supply
circuit
voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9360271A
Other languages
Japanese (ja)
Inventor
Kiyotaka Tsunoda
清隆 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9360271A priority Critical patent/JPH11196529A/en
Publication of JPH11196529A publication Critical patent/JPH11196529A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off

Abstract

PROBLEM TO BE SOLVED: To provide a power supply which prevents occurrence of inrush current when power supply is restored after the occurrence of a momentary power failure. SOLUTION: A power supply comprises five major elements; a TRIAC TR1 connected between an AC power supply 1 and a capacitor which transmits or breaks an input from an AC power supply 1, a transistor Q1 which switches on or off a parallel circuit to a resistor R1 and the TRIAC TR1, a resistor R3 connected in series to the parallel circuit between the AC power supply 1 and capacitor C1 which detects the presence of an input from the AC power supply, an input control circuit 11 which compares the input voltage detected with this resistor R3 with a given reference voltage Vr to output an input transmission signal at the time when the input voltage changes from a no- detection state to the state exceeding the given reference voltage Vr, and a delay drive circuit 12 based on the input transmission signal from the input control circuit 11 which switches on the TRIAC TR1 with a given delay time to lead the AC input from the AC power supply 1 to the capacitor C1 without routing the resistor R1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電源装置に関し、
より詳しくは、瞬時停電時に発生する突入電流を制限す
る機能を備えた電源装置に関する。
TECHNICAL FIELD The present invention relates to a power supply device,
More specifically, the present invention relates to a power supply device having a function of limiting an inrush current generated at the time of an instantaneous power failure.

【0002】[0002]

【従来の技術】従来の電源装置の一例を図4に示し、従
来の電源装置の各部の動作波形を図5に示す。
2. Description of the Related Art FIG. 4 shows an example of a conventional power supply device, and FIG. 5 shows operation waveforms of various parts of the conventional power supply device.

【0003】図4に示す従来の電源装置は、交流電源1
に、トライアックTR1 と抵抗R1との並列回路が直列
に接続され、交流電源1からこの直列回路を経て供給さ
れる電圧を、ダイオードD1 乃至D4 によるブリッジ整
流回路で整流し、更に、平滑コンデンサC1 で平滑して
所定の直流電圧を出力する。
[0003] A conventional power supply device shown in FIG.
A parallel circuit of a triac TR1 and a resistor R1 is connected in series, and a voltage supplied from the AC power supply 1 through this series circuit is rectified by a bridge rectifier circuit composed of diodes D1 to D4, and further rectified by a smoothing capacitor C1. A predetermined DC voltage is output after smoothing.

【0004】前記平滑コンデンサC1 と並列にDC/D
Cコンバータ2が接続され、このDC/DCコンバータ
2により直流−直流変換を行い、負荷Rに所定の直流電
圧を供給するようになっている。
A DC / D converter is connected in parallel with the smoothing capacitor C1.
The C / DC converter 2 is connected, performs DC-DC conversion by the DC / DC converter 2, and supplies a predetermined DC voltage to the load R.

【0005】DC/DCコンバータ2は、一次時巻線N
1 、二次巻線N2 及び補助巻線N3を有するスイッチン
グトランスTと、一次巻線N1 に供給される直流電圧を
スイッチングするスイッチング素子Sと、二次巻線N2
に誘起するパルス電圧を平滑する平滑タイオードD0 及
び平滑コンデンサC0 とを具備し、平滑コンデンサC0
と並列に前記負荷Rを接続した構成となっている。
The DC / DC converter 2 has a primary winding N
1, a switching transformer T having a secondary winding N2 and an auxiliary winding N3, a switching element S for switching a DC voltage supplied to the primary winding N1, and a secondary winding N2.
A smoothing diode D0 and a smoothing capacitor C0 for smoothing a pulse voltage induced in the smoothing capacitor C0.
And the load R is connected in parallel.

【0006】さらに、前記補助巻線N3 には、平滑タイ
オードD56、平滑コンデンサC53からなる整流平滑回路
が接続され、補助巻線N3 に誘起するパルス電圧を整流
平滑回路で整流平滑し、抵抗R52、抵抗R54を介して前
記トライアックTR1 のゲートに供給して、このトライ
アックTR1 のオン/オフ動作を実行するように構成し
ている。
Further, a rectifying / smoothing circuit comprising a smoothing diode D56 and a smoothing capacitor C53 is connected to the auxiliary winding N3. The triac TR1 is supplied to the gate of the triac TR1 via a resistor R54 to perform an on / off operation of the triac TR1.

【0007】この従来の電源装置は、交流電源1の投入
時の突入電流を防止する目的で前記抵抗R1 及びトライ
アックTR1 の並列回路を交流電源1からの入力ライン
に接続し、交流電源1が動作を始め安定した後にトライ
アックTR1 をオンし、抵抗R1 による抵抗損失が発生
しないようにしている。
In this conventional power supply device, a parallel circuit of the resistor R1 and the triac TR1 is connected to an input line from the AC power supply 1 in order to prevent an inrush current when the AC power supply 1 is turned on. After that, the triac TR1 is turned on after stabilization, so that resistance loss due to the resistance R1 does not occur.

【0008】また、トライアックTR1 のゲートの駆動
は、スイッチングトランスTの補助巻線N3 の誘起電圧
を用いる方法が一般的である。
In general, the gate of the triac TR1 is driven by using the induced voltage of the auxiliary winding N3 of the switching transformer T.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、図4に
示す従来例では、以下のような課題がある。
However, the conventional example shown in FIG. 4 has the following problems.

【0010】図5に示すように、交流電源1からのAC
入力が瞬時停電で断たれ、例えば、電気角で270度経
過した時点で復帰した場合、復帰直後のAC入力と前記
平滑コンデンサC1 の両端電圧との間には大きな電圧差
があるため、ブリッジ整流回路に対する入力電流として
は、図5に示すように、前記抵抗R1 の抵抗値とライン
インピーダンス等(通常1Ω以下)とで制限される非常
に大きなピーク値を持つ入力電流が流れる。
[0010] As shown in FIG.
If the input is interrupted due to an instantaneous power failure, for example, when the electrical angle returns to 270 degrees, a large voltage difference exists between the AC input immediately after the recovery and the voltage across the smoothing capacitor C1. As an input current to the circuit, as shown in FIG. 5, an input current having a very large peak value which is limited by the resistance value of the resistor R1 and the line impedance (usually 1 Ω or less) flows.

【0011】この大きなピーク値を持つ入力電流によ
り、入力配電系統に用いられているブレーカー等の誤ト
リップ等という障害が生じて電源装置自体の運転再開が
不可能になってしまう要因になりうる。
The input current having a large peak value may cause a failure such as an erroneous trip of a breaker or the like used in the input power distribution system, which may be a factor that makes it impossible to restart the operation of the power supply device itself.

【0012】本発明は、電源投入時又は瞬時停電発生後
の復帰時において突入電流の発生を防止することがで
き、安定した動作を発揮し得る電源装置を提供すること
を目的とするものである。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a power supply device capable of preventing occurrence of an inrush current when power is turned on or returning after an instantaneous power failure has occurred, and which can exhibit a stable operation. .

【0013】[0013]

【課題を解決するための手段】請求項1記載の発明は、
交流電源からの交流入力を整流平滑するとともに、入力
コンデンサを備えたスイッチング電源回路により直流電
圧に変換して出力する電源装置において、前記交流電源
と入力コンデンサとの間に接続したオン、オフ駆動され
ることにより交流電源からの入力の伝達、遮断を行う入
力伝達遮断素子と、入力電流の抑制を行う入力抑制素子
との並列回路と、前記入力伝達遮断素子をオン、オフ駆
動する入力伝達遮断素子駆動回路と、前記交流電源と入
力コンデンサとの間において前記並列回路と直列接続し
た前記交流電源からの入力の有無を検出する入力検出回
路と、この入力検出回路により検出する入力の電圧と、
所定の基準電圧とを比較し、入力の電圧が検出されない
状態から所定の基準電圧を越える状態に変化した時点で
入力伝達信号を出力する入力制御回路と、この入力制御
回路からの入力伝達信号を基に、所定の遅延時間をもっ
て前記入力伝達遮断素子駆動回路を介して前記入力伝達
遮断素子をオン駆動し、交流電源からの交流入力を前記
入力抑制素子を介さずに前記入力コンデンサ側に導く遅
延駆動回路とを有することを特徴とするものである。
According to the first aspect of the present invention,
In a power supply device that rectifies and smoothes an AC input from an AC power supply, converts the DC input into a DC voltage by a switching power supply circuit having an input capacitor, and outputs the DC voltage, an ON / OFF drive connected between the AC power supply and the input capacitor is performed. A parallel circuit of an input transmission blocking element for transmitting and blocking input from an AC power supply, and an input suppression element for suppressing input current, and an input transmission blocking element for driving the input transmission blocking element on and off A drive circuit, an input detection circuit that detects the presence or absence of an input from the AC power supply connected in series with the parallel circuit between the AC power supply and an input capacitor, and an input voltage detected by the input detection circuit;
An input control circuit that compares the input transfer signal from the input control circuit with a predetermined reference voltage and outputs an input transfer signal when the input voltage changes from a state where the input voltage is not detected to a state exceeding the predetermined reference voltage; Based on the delay, the input transmission cut-off element is turned on through the input transmission cut-off element driving circuit with a predetermined delay time, and the AC input from the AC power supply is led to the input capacitor side without passing through the input suppression element. A driving circuit.

【0014】この発明によれば、入力の電圧が検出され
ない状態から所定の基準電圧を越える状態に変化した時
点で入力伝達信号を出力し、この入力制御回路からの入
力伝達信号を基に、所定の遅延時間をもって前記入力伝
達遮断素子駆動回路を介して前記入力伝達遮断素子をオ
ン駆動し、交流電源からの交流入力を前記入力抑制素子
を介さずに入力コンデンサ側に導くものであるから、電
源投入時又は瞬時停電発生後の復帰時において突入電流
の発生を防止することができ、安定した動作を発揮させ
ることができる。
According to the present invention, an input transmission signal is output when the input voltage changes from a state where the input voltage is not detected to a state exceeding a predetermined reference voltage, and based on the input transmission signal from the input control circuit, a predetermined signal is output. The input transmission cut-off element is turned on via the input transmission cut-off element driving circuit with the delay time of, and the AC input from the AC power supply is led to the input capacitor side without passing through the input suppression element. It is possible to prevent the occurrence of an inrush current at the time of turning on or at the time of return after the occurrence of an instantaneous power failure, and to exert a stable operation.

【0015】請求項2記載の発明は、交流電源からの交
流入力を整流平滑回路により整流平滑するとともに、入
力コンデンサを備えたスイッチング電源回路により直流
電圧に変換して出力する電源装置において、前記整流平
滑回路と入力コンデンサとの間に接続したオン、オフ駆
動されることにより交流電源からの入力の伝達、遮断を
行う入力伝達遮断素子と、入力電流の抑制を行う入力抑
制素子との並列回路と、前記入力伝達遮断素子をオン、
オフ駆動する入力伝達遮断素子駆動回路と、前記整流平
滑回路と入力コンデンサとの間において前記並列回路と
直列接続した前記交流電源からの入力の有無を検出する
入力検出回路と、この入力検出回路により検出する入力
の電圧と、所定の基準電圧とを比較し、入力の電圧が検
出されない状態から所定の基準電圧を越える状態に変化
した時点で入力伝達信号を出力する入力制御回路と、こ
の入力制御回路からの入力伝達信号を基に、所定の遅延
時間をもって前記入力伝達遮断素子駆動回路を介して前
記入力伝達遮断素子をオン駆動し、交流電源から入力さ
れ整流平滑回路から出力される直流電圧を前記入力抑制
素子を介さずに前記入力コンデンサ側に導く遅延駆動回
路とを有することを特徴とするものである。
According to a second aspect of the present invention, there is provided a power supply device for rectifying and smoothing an AC input from an AC power supply by a rectifying and smoothing circuit, and converting and outputting the DC voltage by a switching power supply circuit having an input capacitor. A parallel circuit of an input transmission cut-off element connected between the smoothing circuit and the input capacitor, which transmits and cuts off the input from the AC power supply by being turned on and off, and an input suppression element which suppresses the input current. Turning on the input transmission cutoff element,
An input transmission cutoff element driving circuit that is driven off, an input detection circuit that detects the presence or absence of an input from the AC power supply connected in series with the parallel circuit between the rectifying and smoothing circuit and the input capacitor, An input control circuit for comparing an input voltage to be detected with a predetermined reference voltage and outputting an input transmission signal when the input voltage changes from a state where the input voltage is not detected to a state exceeding a predetermined reference voltage; Based on the input transmission signal from the circuit, the input transmission cutoff element is turned on through the input transmission cutoff element driving circuit with a predetermined delay time, and the DC voltage input from the AC power supply and output from the rectifying and smoothing circuit is output. And a delay drive circuit for guiding the input capacitor side without passing through the input suppressing element.

【0016】この発明によれば、整流平滑回路と入力コ
ンデンサとの間において、直流電圧の入力の有無を検出
し、入力の電圧が検出されない状態から所定の基準電圧
を越える状態に変化した時点で入力伝達信号を出力し、
この入力制御回路からの入力伝達信号を基に、所定の遅
延時間をもって前記入力伝達遮断素子駆動回路を介して
前記入力伝達遮断素子をオン駆動し、直流電圧を入力伝
達遮断素子により前記入力抑制素子を介さずに前記入力
コンデンサ側に導くものであるから、電源投入時又は瞬
時停電発生後の復帰時において、やはり突入電流の発生
を防止することができ、安定した動作を発揮させること
ができる。
According to the present invention, the presence or absence of the input of the DC voltage is detected between the rectifying and smoothing circuit and the input capacitor, and when the input voltage is changed from a state where the input voltage is not detected to a state exceeding the predetermined reference voltage. Output the input transmission signal,
Based on the input transmission signal from the input control circuit, the input transmission interrupting element is turned on by a predetermined delay time via the input transmission interrupting element driving circuit, and the DC voltage is applied to the input suppressing element by the input transmission interrupting element. Therefore, when the power is turned on or when the power is restored after an instantaneous power failure, the occurrence of an inrush current can be prevented, and a stable operation can be exhibited.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0018】(実施の形態1)本実施の形態1の電源装
置は、図1に示すように、交流電源1に、入力伝達遮断
素子であるトライアックTR1 と、入力電流の抑制を行
う入力電流抑制素子である抵抗R1 との並列回路が直列
に接続され、交流電源1からこの並列回路を経て供給さ
れる電圧を、入力検出回路である抵抗R3 を経てダイオ
ードD1 乃至D4 によるブリッジ整流回路及び次段への
入力コンデンサとして機能する平滑コンデンサC1 から
なる整流平滑回路に入力し、この整流平滑回路で整流
し、所定の直流電圧として出力するようになっている。
(Embodiment 1) As shown in FIG. 1, a power supply device according to Embodiment 1 includes, in an AC power supply 1, a triac TR1 which is an input transmission cutoff element, and an input current suppression for suppressing an input current. A parallel circuit with a resistor R1 as an element is connected in series, and a voltage supplied from the AC power supply 1 through the parallel circuit is passed through a resistor R3 as an input detection circuit to a bridge rectifier circuit including diodes D1 to D4 and a next stage. Is input to a rectifying and smoothing circuit comprising a smoothing capacitor C1 functioning as an input capacitor to the rectifying and smoothing circuit, rectified by the rectifying and smoothing circuit, and output as a predetermined DC voltage.

【0019】前記平滑コンデンサC1 の後段には、スイ
ッチング動作及び整流平滑動作を行うDC/DCコンバ
ータ2が接続され、このDC/DCコンバータ2により
直流−直流変換を行い、負荷Rに所定の直流電圧を供給
するようになっている。
A DC / DC converter 2 for performing a switching operation and a rectifying / smoothing operation is connected to a stage subsequent to the smoothing capacitor C1. The DC / DC converter 2 performs DC-DC conversion, and a predetermined DC voltage is applied to a load R. Is supplied.

【0020】DC/DCコンバータ2は、一次時巻線N
1 、二次巻線N2 及び補助巻線N3を有するスイッチン
グトランスTと、一次巻線N1 に供給される直流電圧を
スイッチングするスイッチング素子Sと、二次巻線N2
に誘起するパルス電圧を平滑する平滑タイオードD0 及
び平滑コンデンサC0 とを具備し、平滑コンデンサC0
と並列に前記負荷Rを接続した構成となっている。
The DC / DC converter 2 has a primary winding N
1, a switching transformer T having a secondary winding N2 and an auxiliary winding N3, a switching element S for switching a DC voltage supplied to the primary winding N1, and a secondary winding N2.
A smoothing diode D0 and a smoothing capacitor C0 for smoothing a pulse voltage induced in the smoothing capacitor C0.
And the load R is connected in parallel.

【0021】さらに、前記補助巻線N3 には、直流電圧
供給回路であるダイオードD5 、D6 、平滑コンデンサ
C2 、C3 、3端子レギュレータIC1 、IC2 及び平
滑コンデンサC4 、C5 が接続されている。3端子レギ
ュレータIC1 には所定の直流電圧VCCが供給されてい
る。
Further, to the auxiliary winding N3, diodes D5 and D6, which are DC voltage supply circuits, smoothing capacitors C2 and C3, three-terminal regulators IC1 and IC2, and smoothing capacitors C4 and C5 are connected. A predetermined DC voltage VCC is supplied to the three-terminal regulator IC1.

【0022】前記トライアックTR1 のゲートには、抵
抗R4 を介して入力伝達遮断素子駆動回路であるトラン
ジスタQ1 のコレクタが接続され、前記3端子レギュレ
ータIC2 の出力には、トランジスタQ1 のエミッタが
接続されている。また、前記トライアックTR1 のゲー
トとこのトライアックTR1 の出力端子との間には抵抗
R2 が接続されている。
The gate of the triac TR1 is connected via a resistor R4 to the collector of a transistor Q1 as an input transmission cutoff element driving circuit, and the output of the three-terminal regulator IC2 is connected to the emitter of the transistor Q1. I have. A resistor R2 is connected between the gate of the triac TR1 and the output terminal of the triac TR1.

【0023】また、この電源装置は、図1に示すよう
に、前記抵抗R3 により検出する交流入力の電圧と、所
定の基準電圧(Vr 、−Vr )とを比較し、入力の電圧
が検出されない状態から所定の基準電圧(Vr 、−Vr
)を越える状態に変化した時点で入力伝達信号を出力
する入力制御回路11と、この入力制御回路11からの
入力伝達信号を基に、所定の遅延時間をもって前記トラ
ンジスタQ1 を介して前記トライアックTR1 をオン駆
動し、交流電源1からの交流入力を前記抵抗R1 を介さ
ずに前記入力コンデンサC1 側に導く遅延駆動回路12
とを具備している。
As shown in FIG. 1, the power supply unit compares the voltage of the AC input detected by the resistor R3 with a predetermined reference voltage (Vr, -Vr), and detects no input voltage. From the state, a predetermined reference voltage (Vr, -Vr
), An input control circuit 11 that outputs an input transmission signal when the state changes to a state exceeding the above condition. Based on the input transmission signal from the input control circuit 11, the triac TR1 is transmitted via the transistor Q1 with a predetermined delay time. A delay drive circuit 12 which is turned on to lead an AC input from the AC power supply 1 to the input capacitor C1 side without passing through the resistor R1.
Is provided.

【0024】入力制御回路11は、前記第1のコンパレ
ータIC3 と、第2のコンパレータIC4 と、第1の基
準電圧源(基準電圧Vr )13と、第2の基準電圧源
(基準電圧−Vr )14とを具備し、第1のコンパレー
タIC3 の反転入力端子及び第2のコンパレータIC4
の非反転入力端子を共通に前記抵抗R1 の出力側に接続
している。
The input control circuit 11 includes the first comparator IC3, the second comparator IC4, a first reference voltage source (reference voltage Vr) 13, and a second reference voltage source (reference voltage -Vr). 14, the inverting input terminal of the first comparator IC3 and the second comparator IC4.
Are connected in common to the output side of the resistor R1.

【0025】また、第1のコンパレータIC3 の非反転
入力端子には第1の基準電圧源13のプラス端子が、第
2のコンパレータIC4 の反転入力端子には第2の基準
電圧源14のマイナス端子が接続され、さらに、第1の
基準電圧源13のマイナス端子及び第2の基準電圧源1
4のプラス端子は、前記3端子レギュレータIC1 、I
C2 の接続点に共通に接続されている。
The non-inverting input terminal of the first comparator IC3 has a plus terminal of the first reference voltage source 13, and the inverting input terminal of the second comparator IC4 has a minus terminal of the second reference voltage source 14. Are connected, and the minus terminal of the first reference voltage source 13 and the second reference voltage source 1
The plus terminal of 4 is the three-terminal regulator IC1, I
Commonly connected to the connection point of C2.

【0026】前記遅延駆動回路12は、入力制御回路1
1から出力される入力伝達信号が非反転入力端子に入力
され、所定の直流電圧VCCを抵抗R6 、R7 で分圧した
電圧が反転入力端子に入力される第3のコンパレータI
C5 と、所定の直流電圧VCCを降圧して第3のコンパレ
ータIC5 の反転入力端子に供給する抵抗R5 と、第3
のコンパレータIC5 の反転入力端子と前記抵抗R7 の
接地側とに接続したコンデンサC6 とを有している。
The delay drive circuit 12 includes an input control circuit 1
1 is input to a non-inverting input terminal, and a voltage obtained by dividing a predetermined DC voltage VCC by resistors R6 and R7 is input to an inverting input terminal.
C5, a resistor R5 which drops a predetermined DC voltage VCC and supplies it to the inverting input terminal of the third comparator IC5,
And a capacitor C6 connected to the inverting input terminal of the comparator IC5 and the ground side of the resistor R7.

【0027】さらに、前記遅延駆動回路12は、第3の
コンパレータIC5 の出力側にトリガー端子を接続した
タイマー集積回路IC6 と、このタイマー集積回路IC
6 の出力側と前記トランジスタQ1 のベースとの間に抵
抗R12を介して接続したインバータIC7 とを具備して
いる。
Further, the delay drive circuit 12 includes a timer integrated circuit IC6 having a trigger terminal connected to the output side of the third comparator IC5, and a timer integrated circuit IC6.
6 and an inverter IC7 connected through a resistor R12 between the output side of the transistor 6 and the base of the transistor Q1.

【0028】前記タイマー集積回路IC6 には、所定の
直流電圧VCCが供給され、また、タイマー集積回路IC
6 の直流電圧VCCの入力端子と接地端子との間に抵抗R
9 コンデンサC7 の直列回路を接続している。さらに、
タイマー集積回路IC6 の直流電圧VCCの入力端子とト
リガー入力端子との間には、抵抗R8 が接続され、さら
に、トリガー入力端子と接地との間にはコンデンサD7
か接続されている。
A predetermined DC voltage VCC is supplied to the timer integrated circuit IC6.
6 between the input terminal of the DC voltage VCC and the ground terminal.
9 Connects a series circuit of capacitor C7. further,
A resistor R8 is connected between the input terminal of the DC voltage VCC of the timer integrated circuit IC6 and the trigger input terminal, and a capacitor D7 is connected between the trigger input terminal and the ground.
Or connected.

【0029】次に、上述した構成の電源装置の作用を、
交流電源1の瞬時停電時の動作を種にし、かつ、図2を
も参照して説明する。
Next, the operation of the power supply device having the above-described configuration will be described.
The operation at the time of the instantaneous power failure of the AC power supply 1 will be described as a seed and also with reference to FIG.

【0030】本実施の形態1の電源装置は、交流電源1
の投入時のみだけではなく、瞬時停電復帰時も突入電流
の防止を実現しようとするものである。
The power supply according to the first embodiment has an AC power supply 1
It is intended to prevent the rush current not only at the time of turning on the power, but also at the time of recovery from the instantaneous power failure.

【0031】即ち、この電源装置の通常の動作時におい
ては、図2に示すように、交流電源1からの入力電圧
(又は入力電流)が供給されると、この入力電圧は前記
抵抗R3 により検出され、第1のコンパレータIC3 及
び第2のコンパレータIC4 に送られる。
That is, during normal operation of the power supply device, as shown in FIG. 2, when an input voltage (or input current) is supplied from the AC power supply 1, the input voltage is detected by the resistor R3. The signal is sent to the first comparator IC3 and the second comparator IC4.

【0032】第1のコンパレータIC3 、第1のコンパ
レータIC4 は、前記入力電圧と、所定の基準電圧(V
r 、−Vr )とを比較し、通常の動作時においては、ロ
ーの入力伝達信号を前記第3のコンパレータIC5 に出
力する。
The first comparator IC3 and the first comparator IC4 are connected to the input voltage and a predetermined reference voltage (V
r, -Vr) and outputs a low input transmission signal to the third comparator IC5 during normal operation.

【0033】これにより、前記コンデンサC6 は放電さ
れ、コンデンサC6 の電圧が所定の直流電圧Vccを抵
抗R6 、R7 で分割した電圧以上となることがない。
As a result, the capacitor C6 is discharged, and the voltage of the capacitor C6 does not exceed the predetermined DC voltage Vcc divided by the resistors R6 and R7.

【0034】従って、前記第3のコンパレータIC5 の
出力はハイレベルを維持し、タイマー集積回路IC6 の
出力はローであり、インバータIC7 の出力はハイとな
って前記トランジスタQ1 のベースが正常に駆動され、
トランジスタQ1 がオン状態となり前記トライアックT
R1 のゲートが駆動されてこのトライアックTR1 はオ
ンとなり、前記交流電源1からの交流入力はトライアッ
クTR1 を経て整流平滑回路へと導かれる。
Accordingly, the output of the third comparator IC5 maintains a high level, the output of the timer integrated circuit IC6 is low, the output of the inverter IC7 goes high, and the base of the transistor Q1 is driven normally. ,
The transistor Q1 turns on and the triac T
The triac TR1 is turned on by driving the gate of R1, and the AC input from the AC power supply 1 is led to the rectifying and smoothing circuit via the triac TR1.

【0035】次に、本実施の形態1の電源装置におい
て、瞬時停電が発生したとする。この時、前記抵抗R3
により入力電圧が検出されないと、図2に示すように、
前記コンデンサC6 は抵抗R5 を介し充電されるため電
圧が上昇し続け、このコンデンサC6 の両端電圧は前記
抵抗R6 、R7 による分割電圧以上となり、第3のコン
パレータIC5 の出力が反転しローとなる。
Next, it is assumed that an instantaneous power failure occurs in the power supply device according to the first embodiment. At this time, the resistor R3
When the input voltage is not detected by, as shown in FIG.
Since the capacitor C6 is charged via the resistor R5, the voltage continues to rise. The voltage across the capacitor C6 becomes equal to or higher than the voltage divided by the resistors R6 and R7, and the output of the third comparator IC5 is inverted to go low.

【0036】これにより、タイマー集積回路IC6 のト
リガー入力端子に第3のコンパレータIC5 の出力反転
によるトリガーがかかる。この時、前記ダイオードD7
により抵抗R9 を経て流れるコンデンサC7 への充電電
流を阻止している。
As a result, the trigger input terminal of the timer integrated circuit IC6 is triggered by the output inversion of the third comparator IC5. At this time, the diode D7
This prevents the charging current to the capacitor C7 flowing through the resistor R9.

【0037】前記インバータIC7 は、タイマー集積回
路IC6 にトリガーがかかった時点から出力が反転して
ローとなり、これにより、前記トランジスタQ1 はオフ
し、トライアックTR1 のゲートは無駆動となってこの
トライアックTR1 はオフとなっている。
The output of the inverter IC7 is inverted from the time when the timer integrated circuit IC6 is triggered to be low, whereby the transistor Q1 is turned off, and the gate of the triac TR1 is not driven, so that the triac TR1 is not driven. Is off.

【0038】従って、前記交流電源1からの交流入力が
回復した時点では、抵抗R1 を経て入力電圧が供給され
る状態となる。
Therefore, when the AC input from the AC power supply 1 is restored, the input voltage is supplied via the resistor R1.

【0039】入力電圧が供給されると、前記抵抗R3 に
より入力電圧が検出され、上述した場合と同様にして前
記コンデンサC6 が放電され、第3のコンパレータIC
5 の出力がハイに反転する。
When the input voltage is supplied, the input voltage is detected by the resistor R3, the capacitor C6 is discharged in the same manner as described above, and the third comparator IC
The output of 5 is inverted to high.

【0040】この時、前記タイマー集積回路IC6 に
は、第3のコンパレータIC5 の出力反転によるトリガ
ーがかかるが、前記インバータIC7 の出力はタイマー
集積回路IC6 の遅延動作で前記コンデンサC7 の電圧
が一定値となるまでの所定の遅延時間の間その出力をロ
ーに維持し、遅延時間経過後出力をハイに転じる。
At this time, a trigger is applied to the timer integrated circuit IC6 by the output inversion of the third comparator IC5, but the output of the inverter IC7 has a constant value of the voltage of the capacitor C7 due to the delay operation of the timer integrated circuit IC6. The output is kept low for a predetermined delay time until the output becomes, and after the delay time has elapsed, the output is turned high.

【0041】これにより、トライアックTR1 は所定の
遅延時間の間オフを維持した後、オンとなる。所定の遅
延時間をTcrとすると、この遅延時間Tcrは、抵抗R9
の抵抗値をr9 、コンデンサC7 の容量値をc7 とする
と、Tcr=1.1×r9 ・c7 で表すことができる。
As a result, the triac TR1 is kept off for a predetermined delay time and then turned on. Assuming that a predetermined delay time is Tcr, the delay time Tcr is equal to the resistance R9.
Tcr = 1.1 × r9 · c7, where r9 is the resistance of the capacitor and c7 is the capacitance of the capacitor C7.

【0042】このようにして、交流電源1からの入力電
圧が回復した後も、トライアックTR1 がオフしている
間は、抵抗R1 を経由し入力電流が流れるため、入力電
流のピーク値が抑えられ配電系統等の誤トリップが防止
できる。
As described above, even after the input voltage from the AC power supply 1 is recovered, the input current flows through the resistor R1 while the triac TR1 is off, so that the peak value of the input current is suppressed. Erroneous trip of the distribution system can be prevented.

【0043】その後、所定の遅延時間経過後にトライア
ックTR1 を経て入力電流が安定して流れることにな
る。
Thereafter, after a predetermined delay time has elapsed, the input current flows stably via the triac TR1.

【0044】(実施の形態2)本発明の実施の形態2に
ついて図3を参照して説明する。
Embodiment 2 Embodiment 2 of the present invention will be described with reference to FIG.

【0045】本実施の形態2において、実施の形態1と
同一の機能を有するものには同一の符号を付し、その詳
細な説明は省略する。
In the second embodiment, components having the same functions as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof will be omitted.

【0046】本実施の形態2の電源装置は、基本的には
実施の形態1の電源装置と略同様な構成であるが、前記
直流電圧供給回路の構成を、ダイオードD5 、平滑コン
デンサC2 、3端子レギュレータIC1 、平滑コンデン
サC4 からなる構成に簡略化したこと、入力制御回路1
1の構成に替え、第2のコンパレータIC4 と、第2の
基準電圧源(基準電圧−Vr )14と、抵抗R10、R11
とにより入力制御回路11Aを構成したこと、入力伝達
遮断素子(サイリスタ)SCR1 と、入力電流の抑制を
行う入力電流抑制素子である抵抗R1 との並列回路と、
抵抗R3 との直列回路を整流平滑回路の後段に接続した
ことが特徴である。
The power supply device according to the second embodiment has basically the same configuration as that of the power supply device according to the first embodiment. However, the configuration of the DC voltage supply circuit includes a diode D5, a smoothing capacitor C2, The simplification of the configuration comprising the terminal regulator IC1 and the smoothing capacitor C4;
1, a second comparator IC4, a second reference voltage source (reference voltage -Vr) 14, and resistors R10 and R11.
And a parallel circuit of an input transmission cutoff element (thyristor) SCR1 and a resistor R1 which is an input current suppression element for suppressing an input current.
It is characterized in that a series circuit with the resistor R3 is connected to the subsequent stage of the rectifying and smoothing circuit.

【0047】遅延駆動回路12の構成は、実施の形態1
と同様である。尚、図3において、R13は、トランジス
タQ1 のベースエミッタ間に接続した抵抗である。
The structure of the delay drive circuit 12 is the same as that of the first embodiment.
Is the same as In FIG. 3, R13 is a resistor connected between the base and the emitter of the transistor Q1.

【0048】本実施の形態2の電源装置においても、実
施の形態1と同様交流電源投入時のみではなく瞬時停電
復帰時も突入電流の防止を実現しようとするものであ
る。
In the power supply device according to the second embodiment, as in the first embodiment, the inrush current is prevented not only when the AC power is turned on, but also when an instantaneous power failure is restored.

【0049】この電源装置において、前記抵抗R3 に流
れる入力電流(直流電流)をip 、抵抗R10、R11の抵
抗値をr10、r11とすると、前記第2のコンパレータI
C4は、入力電流ipと、−vr ・r11/(r10 ・r 3
)の値とを比較する。
In this power supply, if the input current (DC current) flowing through the resistor R3 is ip and the resistance values of the resistors R10 and R11 are r10 and r11, the second comparator I2
C4 is the input current ip and -vr.r11 / (r10.r3
) Value.

【0050】ここで、この電源装置の通常動作時には、
実施の形態1と同様に、入力電流ip が流れると、第2
のコンパレータIC4 の出力がローとなり、コンデンサ
C6の電荷を放電する。
Here, during normal operation of this power supply,
As in the first embodiment, when the input current ip flows, the second
The output of the comparator IC4 goes low, discharging the electric charge of the capacitor C6.

【0051】これにより、コンデンサC6 の電圧が所定
の直流電圧Vccを抵抗R6 、R7 で分割した電圧以上と
なることがない。
Thus, the voltage of the capacitor C6 does not exceed the predetermined DC voltage Vcc divided by the resistors R6 and R7.

【0052】従って、前記第3のコンパレータIC5 の
出力はハイレベルを維持し、タイマー集積回路IC6 の
出力はローであり、トランジスタQ1 がオン状態となり
前記入力伝達遮断素子SCR1 のゲートが駆動されてこ
の入力伝達遮断素子SCR1はオンとなり、前記入力電
流は入力伝達遮断素子SCR1 を経てDC−DCコンバ
ータ2へと導かれる。
Accordingly, the output of the third comparator IC5 is maintained at a high level, the output of the timer integrated circuit IC6 is low, the transistor Q1 is turned on, and the gate of the input transmission cutoff element SCR1 is driven. The input transmission cutoff element SCR1 is turned on, and the input current is guided to the DC-DC converter 2 via the input transmission cutoff element SCR1.

【0053】次に、本実施の形態2の電源装置におい
て、瞬時停電が発生したとする。この時、前記抵抗R3
により入力電流ip が検出されないと、前記コンデンサ
C6 は抵抗R5 を介し充電されるため電圧が上昇し続
け、このコンデンサC6 の両端電圧は前記抵抗R6 、R
7 による分割電圧以上となり、第3のコンパレータIC
5の出力が反転しローとなる。
Next, it is assumed that an instantaneous power failure occurs in the power supply according to the second embodiment. At this time, the resistor R3
When the input current ip is not detected, the voltage of the capacitor C6 is charged via the resistor R5 and the voltage continues to rise. The voltage across the capacitor C6 is equal to the resistance of the resistors R6 and R6.
7, the third comparator IC
The output of 5 is inverted and goes low.

【0054】これにより、タイマー集積回路IC6 のト
リガー入力端子に第3のコンパレータIC5 の出力反転
によるトリガーがかかる。この時、前記ダイオードD7
により抵抗R9 を経て流れるコンデンサC7 への充電電
流を阻止している。
As a result, the trigger input terminal of the timer integrated circuit IC6 is triggered by the output inversion of the third comparator IC5. At this time, the diode D7
This prevents the charging current to the capacitor C7 flowing through the resistor R9.

【0055】前記インバータIC7 は、タイマー集積回
路IC6 にトリガーがかかった時点から出力が反転して
ローとなり、これにより、前記トランジスタQ1 はオフ
し、入力伝達遮断素子SCR1 のゲートは無駆動となっ
てこの入力伝達遮断素子SCR1 はオフとなっている。
The output of the inverter IC7 is inverted from the time when the timer integrated circuit IC6 is triggered to be low, whereby the transistor Q1 is turned off and the gate of the input transmission cutoff element SCR1 is not driven. This input transmission cutoff element SCR1 is off.

【0056】従って、前記交流電源1からの交流入力が
回復した時点では、抵抗R1 を経て入力電圧が供給され
る状態となる。
Therefore, when the AC input from the AC power supply 1 is restored, the input voltage is supplied via the resistor R1.

【0057】入力電圧が供給されると、前記抵抗R3 に
より入力電圧が検出され、上述した場合と同様にして前
記コンデンサC6 が放電され、第3のコンパレータIC
5 の出力がハイに反転する。
When the input voltage is supplied, the input voltage is detected by the resistor R3, the capacitor C6 is discharged in the same manner as described above, and the third comparator IC
The output of 5 is inverted to high.

【0058】この時、前記タイマー集積回路IC6 に
は、第3のコンパレータIC5 の出力反転によるトリガ
ーがかかるが、前記インバータIC7 の出力はタイマー
集積回路IC6 の遅延動作で前記コンデンサC7 の電圧
が一定値となるまでの所定の遅延時間の間その出力をロ
ーに維持し、遅延時間経過後出力をハイに転じる。
At this time, the timer integrated circuit IC6 is triggered by the output inversion of the third comparator IC5. However, the output of the inverter IC7 has a constant value of the voltage of the capacitor C7 due to the delay operation of the timer integrated circuit IC6. The output is kept low for a predetermined delay time until the output becomes, and after the delay time has elapsed, the output is turned high.

【0059】これにより、入力伝達遮断素子SCR1
は、所定の遅延時間の間オフを維持した後、オン駆動さ
れる。所定の遅延時間をTcrとすると、この遅延時間T
crは、抵抗R9 の抵抗値をr9 、コンデンサC7 の容量
値をc7 とすると、Tcr=1.1×r9 ・c7 で表すこ
とができる。
Thus, the input transmission cutoff element SCR1
Are kept on for a predetermined delay time and then driven on. Assuming that a predetermined delay time is Tcr, this delay time Tcr
Cr can be expressed by Tcr = 1.1 × r9 · c7, where r9 is the resistance value of the resistor R9 and c7 is the capacitance value of the capacitor C7.

【0060】このようにして、交流電源1からの入力電
圧が回復した後も、入力伝達遮断素子SCR1 がオフし
ている間は、抵抗R1 を経由し入力電流が流れるため、
入力電流のピーク値が抑えられ、電源トリップ等を防止
できる。
In this way, even after the input voltage from the AC power supply 1 recovers, the input current flows via the resistor R1 while the input transmission cutoff element SCR1 is off.
The peak value of the input current is suppressed, and a power trip or the like can be prevented.

【0061】その後、所定の遅延時間経過後に入力伝達
遮断素子SCR1 を経て入力電流が安定して流れること
になる。
Thereafter, after a predetermined delay time has elapsed, the input current flows stably via the input transmission cutoff element SCR1.

【0062】[0062]

【発明の効果】請求項1記載の発明によれば、電源投入
時又は瞬時停電発生後の復帰時において突入電流の発生
を防止することができ、安定した動作を発揮させること
ができる電源装置を提供できる。
According to the first aspect of the present invention, there is provided a power supply device capable of preventing occurrence of an inrush current when power is turned on or returning after an instantaneous power failure has occurred, and which can exhibit stable operation. Can be provided.

【0063】請求項2記載の発明によっても、整流平滑
回路と入力コンデンサとの間に入力伝達遮断素子と、入
力抑制素子との並列回路を接続した構成で、電源投入時
又は瞬時停電発生後の復帰時において突入電流の発生を
防止することができ、安定した動作を発揮させることが
できる電源装置を提供できる。
According to the second aspect of the present invention, a parallel circuit of an input transmission cutoff element and an input suppression element is connected between the rectifying / smoothing circuit and the input capacitor. It is possible to provide a power supply device capable of preventing occurrence of an inrush current at the time of recovery and exhibiting stable operation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1の電源装置を示す回路図
である。
FIG. 1 is a circuit diagram showing a power supply device according to a first embodiment of the present invention.

【図2】本発明の実施の形態1の電源装置の各部の信号
の波形を示す説明図である。
FIG. 2 is an explanatory diagram illustrating waveforms of signals of respective units of the power supply device according to the first embodiment of the present invention.

【図3】本発明の実施の形態の電源装置を示す回路図で
ある。
FIG. 3 is a circuit diagram showing a power supply device according to an embodiment of the present invention.

【図4】従来の電源装置を示す回路図である。FIG. 4 is a circuit diagram showing a conventional power supply device.

【図5】従来の電源装置の各部の信号の波形を示す説明
図である。
FIG. 5 is an explanatory diagram showing waveforms of signals of respective parts of a conventional power supply device.

【符号の説明】[Explanation of symbols]

1 交流電源 2 DC/DCコンバータ 11 入力制御回路 12 遅延駆動回路 13 第1の基準電圧源 14 第2の基準電圧源 IC3 第1のコンパレータ IC4 第2のコンパレータ IC6 タイマー集積回路 IC7 インバータ R3 抵抗 Q1 トランジスタ REFERENCE SIGNS LIST 1 AC power supply 2 DC / DC converter 11 Input control circuit 12 Delay drive circuit 13 First reference voltage source 14 Second reference voltage source IC3 First comparator IC4 Second comparator IC6 Timer integrated circuit IC7 Inverter R3 Resistance Q1 Transistor

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 交流電源からの交流入力を整流平滑する
とともに、入力コンデンサを備えたスイッチング電源回
路により直流電圧に変換して出力する電源装置におい
て、 前記交流電源と入力コンデンサとの間に接続したオン、
オフ駆動されることにより交流電源からの入力の伝達、
遮断を行う入力伝達遮断素子と、入力電流の抑制を行う
入力抑制素子との並列回路と、 前記入力伝達遮断素子をオン、オフ駆動する入力伝達遮
断素子駆動回路と、 前記交流電源と入力コンデンサとの間において前記並列
回路と直列接続した前記交流電源からの入力の有無を検
出する入力検出回路と、 この入力検出回路により検出する入力の電圧と、所定の
基準電圧とを比較し、入力の電圧が検出されない状態か
ら所定の基準電圧を越える状態に変化した時点で入力伝
達信号を出力する入力制御回路と、 この入力制御回路からの入力伝達信号を基に、所定の遅
延時間をもって前記入力伝達遮断素子駆動回路を介して
前記入力伝達遮断素子をオン駆動し、交流電源からの交
流入力を前記入力抑制素子を介さずに前記入力コンデン
サ側に導く遅延駆動回路と、 を有することを特徴とする電源装置。
1. A power supply device for rectifying and smoothing an AC input from an AC power supply, converting the DC input into a DC voltage by a switching power supply circuit having an input capacitor, and outputting the DC voltage, wherein the power supply device is connected between the AC power supply and the input capacitor. on,
Transmission of input from AC power supply by driving off,
An input transmission cutoff element that performs cutoff, a parallel circuit of an input suppression element that suppresses input current, an input transmission cutoff element drive circuit that turns on and off the input transmission cutoff element, the AC power supply, and an input capacitor. An input detection circuit for detecting the presence or absence of an input from the AC power supply connected in series with the parallel circuit, and comparing an input voltage detected by the input detection circuit with a predetermined reference voltage to determine an input voltage. An input control circuit that outputs an input transmission signal when the input transmission signal changes from a state in which no input signal is detected to a state exceeding a predetermined reference voltage, based on the input transmission signal from the input control circuit, with a predetermined delay time to interrupt the input transmission signal A delay for turning on the input transmission cutoff element through an element drive circuit and leading an AC input from an AC power supply to the input capacitor side without passing through the input suppression element; A power supply device comprising: a driving circuit;
【請求項2】 交流電源からの交流入力を整流平滑回路
により整流平滑するとともに、入力コンデンサを備えた
スイッチング電源回路により直流電圧に変換して出力す
る電源装置において、 前記整流平滑回路と入力コンデンサとの間に接続したオ
ン、オフ駆動されることにより交流電源からの入力の伝
達、遮断を行う入力伝達遮断素子と、入力電流の抑制を
行う入力抑制素子との並列回路と、 前記入力伝達遮断素子をオン、オフ駆動する入力伝達遮
断素子駆動回路と、 前記整流平滑回路と入力コンデンサとの間において前記
並列回路と直列接続した前記交流電源からの入力の有無
を検出する入力検出回路と、 この入力検出回路により検出する入力の電圧と、所定の
基準電圧とを比較し、入力の電圧が検出されない状態か
ら所定の基準電圧を越える状態に変化した時点で入力伝
達信号を出力する入力制御回路と、 この入力制御回路からの入力伝達信号を基に、所定の遅
延時間をもって前記入力伝達遮断素子駆動回路を介して
前記入力伝達遮断素子をオン駆動し、交流電源から入力
され整流平滑回路から出力され直流電圧を前記入力抑制
素子を介さずに前記入力コンデンサ側に導く遅延駆動回
路と、 を有することを特徴とする電源装置。
2. A power supply device for rectifying and smoothing an AC input from an AC power supply by a rectifying / smoothing circuit, and converting the input into a DC voltage by a switching power supply circuit having an input capacitor and outputting the DC voltage. A parallel circuit of an input transmission cutoff element for transmitting and blocking an input from an AC power supply by being turned on and off, and an input suppression element for suppressing an input current, the input transmission cutoff element An input transmission cut-off element driving circuit for driving on and off; an input detection circuit for detecting the presence or absence of an input from the AC power supply connected in series with the parallel circuit between the rectifying and smoothing circuit and an input capacitor; The input voltage detected by the detection circuit is compared with a predetermined reference voltage, and when the input voltage is not detected, the predetermined reference voltage is output. An input control circuit that outputs an input transmission signal at the time when the input transmission circuit changes to an input state, and based on the input transmission signal from the input control circuit, interrupts the input transmission via the input transmission interruption element driving circuit with a predetermined delay time. And a delay drive circuit for turning on the element and guiding the DC voltage input from the AC power supply and output from the rectifying / smoothing circuit to the input capacitor without passing through the input suppression element.
JP9360271A 1997-12-26 1997-12-26 Power supply Pending JPH11196529A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9360271A JPH11196529A (en) 1997-12-26 1997-12-26 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9360271A JPH11196529A (en) 1997-12-26 1997-12-26 Power supply

Publications (1)

Publication Number Publication Date
JPH11196529A true JPH11196529A (en) 1999-07-21

Family

ID=18468674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9360271A Pending JPH11196529A (en) 1997-12-26 1997-12-26 Power supply

Country Status (1)

Country Link
JP (1) JPH11196529A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529159A (en) * 2005-01-31 2008-07-31 ジョージア テック リサーチ コーポレイション Active surge current limiter
KR101351448B1 (en) * 2011-07-06 2014-01-14 매크로블록 인코포레이티드 Auto-selecting holding current circuit
KR101360254B1 (en) * 2011-01-26 2014-02-11 매크로블록 인코포레이티드 Adaptive bleeder circuit
US9287715B2 (en) 2012-02-02 2016-03-15 Fujitsu Limited Power distribution device, power distribution system and method for suppressing inrush current
WO2019039410A1 (en) 2017-08-22 2019-02-28 株式会社アイケイエス Control device for 3-terminal static dc transformer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008529159A (en) * 2005-01-31 2008-07-31 ジョージア テック リサーチ コーポレイション Active surge current limiter
JP4847970B2 (en) * 2005-01-31 2011-12-28 ジョージア テック リサーチ コーポレイション Active surge current limiter
KR101360254B1 (en) * 2011-01-26 2014-02-11 매크로블록 인코포레이티드 Adaptive bleeder circuit
KR101351448B1 (en) * 2011-07-06 2014-01-14 매크로블록 인코포레이티드 Auto-selecting holding current circuit
US9287715B2 (en) 2012-02-02 2016-03-15 Fujitsu Limited Power distribution device, power distribution system and method for suppressing inrush current
WO2019039410A1 (en) 2017-08-22 2019-02-28 株式会社アイケイエス Control device for 3-terminal static dc transformer
JP2019041436A (en) * 2017-08-22 2019-03-14 株式会社アイケイエス Control device for three-terminal stationary type dc transformer
US11201550B2 (en) 2017-08-22 2021-12-14 Iks Co., Ltd. Control device of three-terminal static DC converter

Similar Documents

Publication Publication Date Title
US4937731A (en) Power supply with automatic input voltage doubling
JPH08140260A (en) Power supply
JPH06311739A (en) Input overcurrent suppression circuit
JP3349781B2 (en) Switching regulator power supply
US6449180B1 (en) World wide power supply apparatus that includes a relay switch voltage doubling circuit
JPH11196529A (en) Power supply
US9099931B2 (en) Power supply device
JPH09261958A (en) Uninterruptive switching regulator
JP3574599B2 (en) Inrush current prevention circuit with input overvoltage limit function
JPH07284219A (en) Abnormal input voltage protection circuit
US4755923A (en) Regulated high-voltage power supply
JP3264473B2 (en) Power supply
JPH0522853A (en) Rush current avoiding circuit
JPH05316640A (en) Power converter
JPS60194757A (en) Switching power source
JPH0723558A (en) Power supply
JPH07163142A (en) Switching power supply
JPS6377383A (en) Starting circuit
JP3257093B2 (en) Pulse width control inverter circuit
JPH0445434Y2 (en)
KR100208394B1 (en) Protective circuit of power supply apparatus
JP3049108B2 (en) Switching type DC stabilized power supply
JPS59148561A (en) Rush current preventing circuit
JP3321997B2 (en) Discharge lamp lighting device and protection stop circuit thereof
JPH05316723A (en) Switching power source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061017