JPS6349868A - Data bus controller - Google Patents
Data bus controllerInfo
- Publication number
- JPS6349868A JPS6349868A JP19324086A JP19324086A JPS6349868A JP S6349868 A JPS6349868 A JP S6349868A JP 19324086 A JP19324086 A JP 19324086A JP 19324086 A JP19324086 A JP 19324086A JP S6349868 A JPS6349868 A JP S6349868A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- input
- data bus
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012806 monitoring device Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はバスの混雑状況を監視するバス監視装置を備え
、複数の入出力装置で利用されるデータバスに対して、
バスが？ｎ’ｌＪしている時に優先度の高いタスクのデ
ータ転送を優先的に行うことを可能にする、データバス
・コントロールｕＷに関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is equipped with a bus monitoring device that monitors the congestion status of a bus, and for a data bus used by a plurality of input/output devices.
A bus? This relates to a data bus control uW that enables data transfer of a task with a high priority to be performed preferentially when the task is in n'lJ.
従来の技術
従来の入出カッステムでは、第３図のような構成で種な
入出力装置が、メモリ２とデータバスｌを通して、デー
タのやりとりを行う。コントローラ（３１〜３ｎ）の仕
事は、入出力’４１ （４１〜４ｎ）とデータバス１間
のデータバッファリング及び実際の入出力の制御である
。2. Description of the Related Art In a conventional input/output system, various input/output devices configured as shown in FIG. 3 exchange data through a memory 2 and a data bus l. The job of the controller (31-3n) is data buffering between the input/output '41 (41-4n) and the data bus 1, and control of actual input/output.
発明が解決しようとする問題点
しかし、このような従来のデータバス・コントロール装
置では、複数の入出力装置とメモリーの間で、バスの転
送能力を超えるデータ転送の要求が生じた場合、各タス
クのデータ転送速度は一様に低下し、優先度の高いタス
クが、データ転送がネックとなって迅速に処理されない
という問題点がある。Problems to be Solved by the Invention However, in such conventional data bus control devices, when a request for data transfer exceeds the transfer capacity of the bus between multiple input/output devices and memory, each task There is a problem in that the data transfer speed of computers uniformly decreases, and high-priority tasks cannot be processed quickly due to data transfer being a bottleneck.
本発明は上記問題点に濫み、データバスの１＝ｍ状況を
監視し、タスクの優先度に応じて人出力のコントロール
ヲ行つデータパス・コントロール装置である。The present invention overcomes the above problems and is a data path control device that monitors the 1=m status of the data bus and controls human output according to the priority of the task.
問題点を解決するための手段
上記問題点を解決するために本発明のデータバス・コン
トロール装置は、計算機メモリーと複数の入出力装置と
、前記計算機メモリーとｍ数の入出力装置間のデータ転
送を行うデータバスと、コントローラに内蔵あるいは併
設されたバス監視装置、および前記コントローラという
構成を持つものである。Means for Solving the Problems In order to solve the above problems, the data bus control device of the present invention includes a computer memory, a plurality of input/output devices, and data transfer between the computer memory and m number of input/output devices. The controller has a configuration including a data bus that performs this, a bus monitoring device built into or attached to the controller, and the controller.
作用
本発明は上記した機構によって、コントローラに内蔵あ
るいは併設されたデータバス監視装置が、常にハスの混
雑状況を監視している。入出力装置とメモリーとの間で
データ転送の要求が発生した時は、データバス監視装置
によって観察されるバスの混雑状況と、要求を発生した
タスクの優先度からコントローラは前記タスクの入出力
を行うかどうかを決定する。このことにより、バスが混
雑している時には優先度の低いタスクの入出力をみあわ
せ、優先度の高いタスクの入出力のみ行う。Operation According to the present invention, the data bus monitoring device built in or attached to the controller constantly monitors the congestion status of the lotus using the above-described mechanism. When a request for data transfer occurs between an input/output device and memory, the controller selects the input/output of the task based on the bus congestion observed by the data bus monitoring device and the priority of the task that generated the request. Decide whether to do it or not. As a result, when the bus is congested, the input/output of tasks with low priority is accommodated, and only the input/output of tasks with high priority is performed.
こうして優先度の高いタスクに高パフォーマンスのデー
タ転送を与えることを特徴とするデータバス・コントロ
ール装置である。This data bus control device is characterized by providing high-performance data transfer to high-priority tasks.
実施例
以下本発明の一実施例のデータバス・コントロール装置
について、図面を参照しながら説明する。Embodiment Hereinafter, a data bus control device according to an embodiment of the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の全体構成を示すブロック図
で、データバス１、計算機メモリ２、コントローラ（３
１〜３ｎ）、入出力装置（４１〜４ｎ）、及びデータバ
ス監視装置（５１〜５ｎ）、などから構成される。第２
図は本発明の一実施例のデータ送出基準テーブルの一例
である。FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention, in which a data bus 1, a computer memory 2, a controller (3
1 to 3n), input/output devices (41 to 4n), and data bus monitoring devices (51 to 5n). Second
The figure is an example of a data sending standard table according to an embodiment of the present invention.
第１図において、各データバス監視装置（５１〜５ｎ）
は、常にデータバスの混雑状況を監視し、その利用率を
把握している。各入出力装置（４１〜４ｎ）からメモリ
ーへのデータ転送の要求があった場合、各コントローラ
（３１〜３ｎ）は第２図で示されるデータ送出基準テー
ブルを参照しデータ転送を行ってよいものか判定する。In FIG. 1, each data bus monitoring device (51 to 5n)
constantly monitors data bus congestion and understands its utilization rate. When there is a request for data transfer from each input/output device (41 to 4n) to the memory, each controller (31 to 3n) may refer to the data transmission standard table shown in FIG. 2 and perform the data transfer. Determine whether
ここでいう優先度は、通常のジョブで用いられるそれで
あってもよいし、別に定義したなにかであってもよい。The priority here may be one used in a normal job, or it may be something separately defined.
例えばデータバスの利用率が６０％であるとすると、優
先度が３または２のタスクが要求したデータ転送であれ
ば、そのまま行う。ところが優先度が１又は０のタスク
が要求したデータ転送であれば、各コントローラは、デ
ータ転送を開始せずデータバスの利用率がそのタスクの
優先度を充たした時に初めてデータ転送を開始する。For example, if the data bus usage rate is 60%, if a task with priority level 3 or 2 requests a data transfer, it will be performed as is. However, if the data transfer is requested by a task with a priority of 1 or 0, each controller does not start the data transfer, but starts the data transfer only when the data bus usage rate satisfies the priority of the task.
発明の効果
以上性べてきたように、本発明によれば複数の入出力装
置と計算機メモリーとの間でデータ転送を行なう場合、
従来のようにそのままデータ転送を行い、データバスの
ネックにより、優先度の高いジョブの処理が遅くなるこ
とがないように、バスの混雑状況を監視するバス監視装
置を備えることにより、複数の入出力装置で利用される
データバスに対して、バスが混雑している時に優先度の
高いタスクのデータ転送を優先的に行うことを可能にす
るという効果が得られる。As described above, according to the present invention, when data is transferred between multiple input/output devices and computer memory,
By installing a bus monitoring device that monitors bus congestion, data transfer is performed as is, and data bus bottlenecks do not slow down the processing of high-priority jobs. With respect to the data bus used by the output device, an effect can be obtained in that when the bus is congested, data transfer of a task with a high priority can be performed preferentially.
第１図は本発明の一実施例のシステム構成を示すブロッ
ク図、第２図は本発明の一実施例のデータ送出基準テー
ブルの一例を示す模式図、第３図は従来の一実施例のシ
ステム構成を示すブロック図である。
１・・・・・・データバス、２・・・・・・計算機メモ
リ、３１〜３ｎ・・・・・・コントローラ、４１〜４ｎ
・・・・・・入出力装置、５１〜５ｎ・・・・・・デー
タバス監視装置。
代理人の氏名 弁理士 中尾敏男 はか−名／ −テ゛
−グバス
？ −一言↑算員メモリ
３ノ〜、、３７２．−コ〉トローラ
４ノ〜４ｎ−一一人田力太１
、ｔ／ 〜ＪＺ −デー’１）Ｙ７ｚ＆啓（Ｌ１５
♂）【第 １ 図
第２図
ノ −テ゛−タパスFIG. 1 is a block diagram showing a system configuration of an embodiment of the present invention, FIG. 2 is a schematic diagram showing an example of a data sending reference table of an embodiment of the present invention, and FIG. 3 is a diagram of a conventional embodiment. FIG. 1 is a block diagram showing the system configuration. 1...Data bus, 2...Computer memory, 31-3n...Controller, 41-4n
...Input/output device, 51-5n...Data bus monitoring device. Agent's name: Patent attorney Toshio Nakao First name/Tagbus? -One word↑Sankan Memory 3-,,372. -Ko> Trolla 4no~4n-Echiichi Rikita Ta 1, t/~JZ-Day'1) Y7z & Kei (L15
♂) [Figure 1 Figure 2 Note: Tapas
Claims (1)
リーと複数の入出力装置間のデータ転送を行うデータバ
スと、入出力装置の制御を行うコントローラと、前記コ
ントローラに内蔵あるいは併設されたバス監視装置を持
ち、前記バス監視装置でバスの利用状況を監視し、デー
タ転送を該当タスクの優先度とバスの混雑状況から決定
することを特徴とするデータバス・コントロール装置。A computer memory, a plurality of input/output devices, a data bus for transferring data between the computer memory and the plurality of input/output devices, a controller for controlling the input/output devices, and a bus monitoring device built in or attached to the controller. 1. A data bus control device, characterized in that the bus monitoring device monitors the bus usage status and determines data transfer based on the priority of the relevant task and the bus congestion status.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19324086A JPS6349868A (en) | 1986-08-19 | 1986-08-19 | Data bus controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19324086A JPS6349868A (en) | 1986-08-19 | 1986-08-19 | Data bus controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6349868A true JPS6349868A (en) | 1988-03-02 |
Family
ID=16304661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19324086A Pending JPS6349868A (en) | 1986-08-19 | 1986-08-19 | Data bus controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6349868A (en) |
-
1986
- 1986-08-19 JP JP19324086A patent/JPS6349868A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4034969B2 (en) | Memory management system for common memory | |
| US5325492A (en) | System for asynchronously delivering self-describing control elements with a pipe interface having distributed, shared memory | |
| US5619647A (en) | System for multiplexing prioritized virtual channels onto physical channels where higher priority virtual will pre-empt a lower priority virtual or a lower priority will wait | |
| JPH03288934A (en) | Data transfer control system for virtual computer system | |
| JPS61196326A (en) | Priority processing system | |
| JPS6349868A (en) | Data bus controller | |
| US6477584B1 (en) | Message FIFO empty early warning method | |
| JP3261715B2 (en) | I / O data transfer processor | |
| JPS63223860A (en) | Multi-processor constituting device | |
| JP3101023B2 (en) | Bus right control method | |
| EP1139228A2 (en) | An intelligent bus interconnect unit | |
| KR100451722B1 (en) | apparatus for controlling direct memory access | |
| JPH1196108A (en) | Computer system and bus control device | |
| JP4877317B2 (en) | Information processing apparatus and interrupt control method | |
| JPH01305461A (en) | Right of using bus control system | |
| JP2000244585A (en) | Bus interface circuit | |
| JPS59188749A (en) | System for controlling data transfer | |
| JPH04274524A (en) | System for controlling inter-process communication | |
| JP2655680B2 (en) | Communication control method with level | |
| JPH04370836A (en) | System and method for task scheduling | |
| JPS6375937A (en) | Job priority control system | |
| JP2000132495A (en) | Dma device | |
| JPH0888639A (en) | Polling control method | |
| JPS62284547A (en) | Communication control equipment | |
| JPS62135037A (en) | Data transfer system for local area network |