JP3261715B2 - I / O data transfer processor - Google Patents

I / O data transfer processor

Info

Publication number
JP3261715B2
JP3261715B2 JP35620691A JP35620691A JP3261715B2 JP 3261715 B2 JP3261715 B2 JP 3261715B2 JP 35620691 A JP35620691 A JP 35620691A JP 35620691 A JP35620691 A JP 35620691A JP 3261715 B2 JP3261715 B2 JP 3261715B2
Authority
JP
Japan
Prior art keywords
request
output
data
input
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35620691A
Other languages
Japanese (ja)
Other versions
JPH05173923A (en
Inventor
浩明 押田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35620691A priority Critical patent/JP3261715B2/en
Publication of JPH05173923A publication Critical patent/JPH05173923A/en
Application granted granted Critical
Publication of JP3261715B2 publication Critical patent/JP3261715B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、入出力データ転送処理
装置に関し、特に入出力処理装置とチャネル装置間のデ
ータ転送リクエスト制御に係る入出力データ転送処理装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output data transfer processor, and more particularly to an input / output data transfer processor for controlling a data transfer request between an input / output processor and a channel device.

【0002】[0002]

【従来の技術】従来の入出力処理装置におけるリクエス
ト調停方式は、複数のチャネル装置に対して予め特定の
優先順位が割り付けられており、入出力処理装置はデー
タ転送のリクエストを要求してきたチャネル装置に対し
メモリアクセスを行う。又、チャネル装置間でリクエス
トが競合した場合は、予め決められた優先順位に従って
リクエストを調停し、メモリアクセスを行っている。
2. Description of the Related Art In a conventional request arbitration system in an input / output processing device, a specific priority is assigned in advance to a plurality of channel devices, and the input / output processing device requests a data transfer request. Performs memory access to. When requests compete between channel devices, the requests are arbitrated according to a predetermined priority and memory access is performed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来例にあっては、負荷が大きくなったり優先順位の高い
チャネル装置がメモリアクセスを占有してしまった場
合、優先順位が低いことによりリクエストが待たされた
チャネル装置は、データ転送が間に合わず、データオー
バランが起こり易くなってしまうという欠点があった。
また、データオーバランが発生した場合、周辺制御装置
はデータ転送の再起動を要求するので、入出力転送シス
テムとしての性能低下を招くという欠点があった。一
方、リクエストの調停を行わず、時分割で特定のチャネ
ル装置からリクエストを受ける方式をとると、チャネル
装置が多ければ多いほどチャネル装置当たりのデータ転
送のピーク性能が落ちてしまうという不都合が生じてい
た。
However, in the above-mentioned prior art, when the load increases or a channel device having a high priority occupies a memory access, the request waits due to a low priority. Such a channel device has a drawback that data transfer cannot be made in time and data overrun is likely to occur.
Further, when a data overrun occurs, the peripheral control device requests a restart of the data transfer, which causes a disadvantage that the performance of the input / output transfer system is reduced. On the other hand, if a method of receiving requests from a specific channel device in a time-sharing manner without performing request arbitration is adopted, there is an inconvenience that as the number of channel devices increases, the peak performance of data transfer per channel device decreases. Was.

【0004】[0004]

【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに、データオーバランの発生を極力防ぐ
とともに、システム構成や処理の集中に依存しない効率
の良い処理体系を構築することができる高性能な入出力
データ転送処理装置を提供することを、その目的とす
る。
SUMMARY OF THE INVENTION The object of the present invention is to improve the disadvantages of the prior art, to prevent data overruns as much as possible, and to construct an efficient processing system independent of the system configuration and concentration of processing. to provide a high-performance input and output data transfer Okusho management apparatus, and an object.

【0005】[0005]

【課題を解決するための手段】本発明では、主記憶装置
に接続された入出力処理装置と、この入出力処理装置に
接続された複数のチャネル装置と、複数の入出力装置を
接続する周辺制御装置と、チャネル装置と周辺制御装置
とを接続する入出力インターフェイスとを有している。
そして、主記憶装置に格納した転送指令情報に基づき
記憶装置と入出力装置との間のデータ転送を行う演算処
理装置とを備えた入出力データ転送処理装置において、
チャネル装置、主記憶装置と周辺制御装置間の転送レ
ートの異差を埋めるためのバッファ部を持ち、転送方向
に応じて前記バッファ内の有効データもしくは空きエリ
ア数を判断するバッファ管理手段と、バッファ管理手段
の出力に応じて、入出力処理装置にデータ転送要求のリ
クエスト(通常リクエスト)を出力する通常リクエスト
送出手段と、周辺制御装置とチャネル装置間のデータ転
送レートと、バッファ管理手段の出力をもとにデータオ
ーバーランの発生を予期した場合,入出力処理装置に対
してプライオリティの高いデータ転送要求のリクエスト
(緊急リクエスト)を出力する緊急リクエスト送出手段
とを備えている。そして、入出力処理装置は、複数のチ
ャネル装置からデータ転送要求リクエストを受け、複数
のリクエストを特定の優先順位に基づいて調停し,メモ
リアク セスを行うリクエスト調停手段を備えている。そ
して、リクエスト調停手段は、チャネル装置から緊急リ
クエストを受けた場合に緊急リクエストにてデータ転送
を要求したチャネル装置に対し優先的にメモリアクセス
を行う手段と、複数のチャネル装置の発したそれぞれの
緊急リクエストの数をカウントし,どのチャネル装置が
データオーバーランを起こしやすいかを判断するデータ
オーバーラン解析手段と、データオーバーラン解析手段
の出力すなわちデータオーバーランの起こしやすさに応
じて,リクエストの調停における前記優先順位を変更す
る優先順位変更手段とを備えている。これによって前述
した目的を達成しようとするものである。
According to the present invention, an input / output processing device connected to a main storage device, a plurality of channel devices connected to the input / output processing device, and a peripheral connecting the plurality of input / output devices are provided. It has a control device and an input / output interface for connecting the channel device and the peripheral control device.
Then, the input and output data transfer processing device and a processing unit that performs data transfer between the main memory stores the the group Hazuki main memory to transfer command information to the input-output device,
The channel device has a buffer unit for filling a difference in transfer rate between the main storage device and the peripheral control device, and a buffer management unit that determines valid data or the number of free areas in the buffer according to a transfer direction, depending on the output of the buffer management means, typically a request for outputting the data transfer request of the request (usually request) to the input-output processor
When the occurrence of data overrun is expected based on the sending means, the data transfer rate between the peripheral control device and the channel device, and the output of the buffer management means, a request for a high priority data transfer request is sent to the input / output processing device. Emergency request sending means for outputting a request (emergency request) . Then, the input / output processing device includes a plurality of channels.
Receiving a data transfer request request from the
Arbitrate requests based on specific priorities,
And it includes a request arbitration means for performing the reactance Seth. So
Then, the request arbitration means sends an emergency request from the channel device.
Data transfer by urgent request when receiving quest
Memory access with priority to the channel device that requested
Means for performing the
Count the number of urgent requests and determine which channel device
Data that determines whether data overruns are likely to occur
Overrun analysis means and data overrun analysis means
Output, that is, the possibility of data overrun
Change the priority in request arbitration
Priority changing means. This aims to achieve the above-mentioned object.

【0006】[0006]

【実施例】以下、本発明の一実施例を図1に基づいて説
明する。この図1に示す実施例において、符号1は演算
処理装置、符号2は主記憶装置、符号3はシステムバ
ス、符号4は入出力処理装置、符号5は入出力処理装置
とチャネル装置とのデータバス(本実施例では8バイト
幅とする)、符号6は入出力処理装置とチャネル装置と
のパラメータバス、符号7はチャネル装置、符号8は周
辺制御装置、符号9は入出力装置を示す。また、符号4
1は入出力処理装置4の主記憶装置2に対するインター
フェイスユニット、符号42は入出力処理装置4内での
データ転送を制御するデータ転送制御部、符号43は複
数のチャネル装置からのリクエスト信号を調停するリク
エスト調停部、符号44はリクエスト調停部43に与え
るための優先順位情報を格納するエリア、符号45はデ
ータオーバランを起こしそうなチャネル装置を判定する
オーバラン解析部、符号46はオーバラン解析部45の
出力にしたがって優先順位情報格納エリア44を書き換
える優先順位変更部である。更に、符号71は転送デー
タを一時的に蓄えるデータバッファ、符号72はチャネ
ル装置7での入出力転送を制御する入出力制御部、符号
73はデータバッファ71内のデータ量を管理するバッ
ファ管理部、符号74はチャネル装置7と周辺制御装置
8とのデータ転送レートを格納する転送レート格納エリ
ア、符号75はバッファ管理部73の出力に従い入出力
処理装置4にデータ転送のリクエスト(通常リクエス
ト)を送出する通常リクエスト送出部、符号76はバッ
ファ管理部73と転送レート格納エリア74の出力から
プライオリティの高いリクエストを送出する緊急リクエ
スト送出部である。
An embodiment of the present invention will be described below with reference to FIG. In the embodiment shown in FIG. 1, reference numeral 1 denotes an arithmetic processing device, reference numeral 2 denotes a main storage device, reference numeral 3 denotes a system bus, reference numeral 4 denotes an input / output processing device, and reference numeral 5 denotes data between the input / output processing device and the channel device. A bus (8 bytes wide in this embodiment), reference numeral 6 denotes a parameter bus between the input / output processing device and the channel device, reference numeral 7 denotes a channel device, reference numeral 8 denotes a peripheral control device, and reference numeral 9 denotes an input / output device. Also, reference numeral 4
Reference numeral 1 denotes an interface unit of the input / output processing device 4 with respect to the main storage device 2, reference numeral 42 denotes a data transfer control unit for controlling data transfer in the input / output processing device 4, and reference numeral 43 arbitrates request signals from a plurality of channel devices. Reference numeral 44 denotes an area for storing priority information to be given to the request arbitration unit 43, reference numeral 45 denotes an overrun analysis unit for determining a channel device likely to cause data overrun, and reference numeral 46 denotes an overrun analysis unit 45. This is a priority change unit that rewrites the priority information storage area 44 according to the output. Further, reference numeral 71 denotes a data buffer for temporarily storing transfer data, reference numeral 72 denotes an input / output control unit for controlling input / output transfer in the channel device 7, and reference numeral 73 denotes a buffer management unit for managing the amount of data in the data buffer 71. Reference numeral 74 denotes a transfer rate storage area for storing a data transfer rate between the channel device 7 and the peripheral control device 8, and reference numeral 75 denotes a data transfer request (normal request) to the input / output processing device 4 in accordance with the output of the buffer management unit 73. Reference numeral 76 denotes a normal request transmitting unit for transmitting, and reference numeral 76 denotes an emergency request transmitting unit for transmitting a high priority request from the output of the buffer management unit 73 and the transfer rate storage area 74.

【0007】ここで上記実施例における動作について説
明する。まず、演算処理装置1が主記憶装置2に格納し
た転送指令情報をもとにデータ転送処理が起動される
と、入出力処理装置は転送指令情報を解読し、チャネル
装置7に対しデータ転送を起動する。データ転送を起動
されたチャネル装置7のバッファ管理部73は、転送方
向に応じてデータバッファ71内の有効データ数や空き
エリア数を判断し、結果を通常リクエスト送出部75及
び緊急リクエスト送出部76につたえる。
Here, the operation of the above embodiment will be described. First, when the data transfer process is started based on the transfer command information stored in the main storage device 2 by the arithmetic processing device 1, the input / output processing device decodes the transfer command information and performs data transfer to the channel device 7. to start. The buffer management unit 73 of the channel device 7 that has started the data transfer determines the number of valid data and the number of free areas in the data buffer 71 according to the transfer direction, and outputs the result to the normal request transmission unit 75 and the emergency request transmission unit 76. To

【0008】通常リクエスト送出部75は、バッファ管
理部73の出力結果に基づき入出力処理装置4に対して
データ転送要求のためのリクエストを送出する。具体的
には、本実施例では入出力処理装置4に対して一度のデ
ータ転送リクエストで最大8バイトのデータを入出力で
きるので、通常リクエスト送出部75は、入力転送では
データバッファ71に有効データが8バイト以上存在す
る時に、また、出力転送ではデータバッファ71に空き
エリアが8バイト以上存在する時に、通常リクエスト7
7を入出力処理装置4に対し要求する。緊急リクエスト
送出部76は、バッファ管理部73の出力とデータ転送
レート格納エリア74の出力を入力し、データオーバラ
ンの発生を予め予測して、入出力処理装置4に対してデ
ータ転送要求のためのリクエストを送出する。具体的に
は、出力転送ではデータバッファ71の残り有効データ
数と転送レートの関係からデータバッファ71がエンプ
ティ状態になる恐れのある時、また、入力転送ではデー
タバッファ71の空きエリア数と転送レートの関係から
データバッファ71がフルになる恐れのある時に緊急リ
クエスト78を入出力処理装置4に対して要求する。
The normal request sending section 75 sends a request for a data transfer request to the input / output processing device 4 based on the output result of the buffer management section 73. More specifically, in the present embodiment, since a maximum of 8 bytes of data can be input / output to the input / output processing device 4 by one data transfer request, the normal request sending unit 75 stores the valid data in the data buffer 71 in the input transfer. When there are 8 bytes or more in the data transfer 71 and when there is an empty area in the data buffer 71 in the output transfer of 8 bytes or more, the normal request 7
7 to the input / output processing device 4. The urgent request transmission unit 76 receives the output of the buffer management unit 73 and the output of the data transfer rate storage area 74, predicts the occurrence of a data overrun in advance, and sends a request to the input / output processing device 4 for a data transfer request. Send the request. More specifically, in the case of the output transfer, when the data buffer 71 may be in an empty state due to the relationship between the number of remaining valid data in the data buffer 71 and the transfer rate, and in the case of the input transfer, the number of empty areas of the data buffer 71 and the transfer rate An urgent request 78 is requested to the input / output processing device 4 when there is a possibility that the data buffer 71 will become full.

【0009】入出力処理装置4のリクエスト調停部43
は、前記したように各チャネル装置(チャネル装置1〜
n)から要求されたデータ転送リクエストを優先順位情
報エリア44からの優先順位情報に従って調停し、デー
タ転送制御部42へ処理を移す。また、リクエスト調停
部43は、通常リクエストよりも緊急リクエストの方を
優先して処理を行うので、緊急リクエストを要求したデ
ータオーバランを起こしそうなチャネル装置に対して素
早くデータ転送を行うことが出来る。
The request arbitration unit 43 of the input / output processing unit 4
Are the channel devices (channel devices 1 to
The data transfer request requested in n) is arbitrated in accordance with the priority information from the priority information area 44, and the processing is shifted to the data transfer control unit 42. Further, the request arbitration unit 43 performs processing with priority given to an urgent request over a normal request, so that it is possible to quickly transfer data to a channel device which is likely to cause a data overrun requesting the urgent request.

【0010】また、オーバラン解析部45は各チャネル
装置からの緊急リクエストをカウントし、各チャネル装
置におけるデータオーバランの起こり易さを判定する。
優先順位変更部46はオーバラン解析部45の出力を入
力し、データオーバランの発生し易いチャネル装置の処
理を優先して行えるように、リクエスト調停に用いる優
先順位情報を作成し、優先順位情報エリア44へ書き込
む。
The overrun analyzer 45 counts urgent requests from each channel device and determines the likelihood of data overrun in each channel device.
The priority change unit 46 receives the output of the overrun analysis unit 45 and creates priority information used for request arbitration so as to give priority to processing of a channel device in which data overrun is likely to occur. Write to

【0011】[0011]

【発明の効果】以上説明したように本発明によると、チ
ャネル装置におけるデータ転送リクエストを通常リクエ
ストと緊急リクエストに分けて出力し、入出力処理装置
内のリクエスト調停部では緊急リクエストを優先に処
理させることで、データオーバランの発生を救済するこ
とができる。また、入出力処理装置では、データオーバ
ランの起こり易いチャネル装置のリクエスト調停におけ
る優先順位が動的に上げられるため、データオーバラン
が発生しにくい最適の優先順位情報を構成することがで
きる。その結果、システム構成や処理の集中に伴う不具
合を解消し、入出力データ転送システムの高性能化を実
現できるという従来にない優れた入出力データ転送処理
装置を提供することができる。
According to the present invention as described in the foregoing, divided data transfer request in the channel device to the normal request and emergency request output, preferentially process the urgent request by the request arbitration unit in the input-output processor By doing so, occurrence of data overrun can be relieved. Also, in the input / output processing device, the priority in request arbitration of a channel device in which data overrun is likely to occur is dynamically increased, so that it is possible to configure optimal priority information in which data overrun is unlikely to occur. As a result, it is possible to provide an unprecedented superior input / output data transfer processing device which can solve the problems associated with the system configuration and the concentration of processing and can realize a high performance of the input / output data transfer system.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 演算処理装置 2 主記憶装置 3 システムバス 4 入出力処理装置 5 データバス 6 パラメータバス 7 チャネル装置 8 周辺制御装置 9 入出力装置 41 メモリインターフェイスユニット 42 データ転送制御部 43 リクエスト調停部 44 優先順位情報エリア 45 オーバラン解析部 46 優先順位先行部 71 データバッファ 72 入出力制御部 73 バッファ管理部 74 転送レート格納エリア 75 通常リクエスト送出部 76 緊急リクエスト送出部 77 通常リクエスト 78 緊急リクエスト Reference Signs List 1 arithmetic processing device 2 main storage device 3 system bus 4 input / output processing device 5 data bus 6 parameter bus 7 channel device 8 peripheral control device 9 input / output device 41 memory interface unit 42 data transfer control unit 43 request arbitration unit 44 priority information Area 45 Overrun analysis unit 46 Prioritized priority unit 71 Data buffer 72 Input / output control unit 73 Buffer management unit 74 Transfer rate storage area 75 Normal request transmission unit 76 Urgent request transmission unit 77 Normal request 78 Urgent request

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 主記憶装置に接続された入出力処理装置
と、この入出力処理装置に接続された複数のチャネル装
置と、複数の入出力装置を接続する周辺制御装置と、前
記チャネル装置と周辺制御装置とを接続する入出力イン
ターフェイスとを有し,前記主記憶装置に格納した転送
指令情報に基づき前記主記憶装置と入出力装置との間の
データ転送を行う演算処理装置とを備えた入出力データ
転送処理装置において、 前記チャネル装置、前記主記憶装置と前記周辺制御装
置間の転送レートの異差を埋めるためのバッファ部を持
ち、転送方向に応じて前記バッファ内の有効データもし
くは空きエリア数を判断するバッファ管理手段と、前記
バッファ管理手段の出力に応じて、前記入出力処理装置
にデータ転送要求のリクエスト(通常リクエスト)を出
力する通常リクエスト送出手段と、前記周辺制御装置と
チャネル装置間のデータ転送レートと、前記バッファ管
理手段の出力をもとにデータオーバーランの発生を予期
した場合,前記入出力処理装置に対してプライオリティ
の高いデータ転送要求のリクエスト(緊急リクエスト)
を出力する緊急リクエスト送出手段とを備え 前記入出力処理装置は、前記複数のチャネル装置からデ
ータ転送要求リクエストを受け、前記複数のリクエスト
を特定の優先順位に基づいて調停し,メモリアクセスを
行うリクエスト調停手段を備え、 前記リクエスト調停手段は、前記チャネル装置から緊急
リクエストを受けた場合に緊急リクエストにてデータ転
送を要求したチャネル装置に対し優先的にメモリアクセ
スを行う手段と、前記複数のチャネル装置の発したそれ
ぞれの緊急リクエストの数をカウントし,どのチャネル
装置がデータオーバーランを起こしやすいかを判断する
データオーバーラン解析手段と、前記データオーバーラ
ン解析手段の出力すなわち前記データオーバーランの起
こしやすさに応じて,リクエストの調停における前記優
先順位を変更する優先順位変更手段とを備えた、 ことを特徴とする入出力データ転送処理装置。
1. An input / output processing device connected to a main storage device.
And a plurality of channel devices connected to this input / output processing unit.
Devices, peripheral control devices that connect multiple input / output devices, and
I / O input to connect the channel device and peripheral controller
And a transfer stored in the main storage device.
Based on command informationFollowBetween the main storage device and the input / output device
Input / output data provided with an arithmetic processing unit for performing data transfer
In the transfer processing device, the channel deviceIs, The main storage device and the peripheral control device
It has a buffer to fill the difference in transfer rate between devices.
That is, if there is valid data in the buffer according to the transfer direction,
Buffer management means for determining the number of free areas;
The input / output processing device according to the output of the buffer management means
Request for data transfer request (normal request)
EmpowerNormal request transmissionMeans, and the peripheral control device;
A data transfer rate between channel devices and the buffer tube
Data overrun is expected based on the output of
if you did this,SaidPriority for I / O processor
High data transfer request (urgent request)
OutputEmergency request transmissionWith means, The input / output processing device receives data from the plurality of channel devices.
Receiving the data transfer request request and receiving the plurality of requests.
Arbitration based on a specific priority, and
Request arbitration means The request arbitration unit transmits an urgent request from the channel device.
Data transfer with urgent request when request is received
Memory access with priority to the channel device that
Means for performing the communication, and that issued by the plurality of channel devices.
Count the number of each urgent request, and which channel
Determine if equipment is prone to data overrun
Data overrun analysis means;
Of the data overrun
Depending on the simplicity, the above arbitration of request
And priority changing means for changing the priority. An input / output data transfer processing device, characterized in that:
【請求項2】 前記緊急リクエスト送出手段は、出力転
送では前記バッファ部の残り有効データ数と前記データ
転送レートの関係から当該バッファ部がエンプティ状態
になる恐れのある時に、入力転送では前記バッファ部の
空きエリア数と前記データ転送レートの関係から当該バ
ッファ部がフルになる恐れのある時に、それぞれ前記緊
急リクエストを出力する、 請求項1記載の入出力データ転送処理装置。
(2)The emergency request sending means includes an output switch.
In transmission, the number of remaining valid data in the buffer unit and the data
The buffer is empty due to the transfer rate
When there is a danger of
Based on the relationship between the number of empty areas and the data transfer rate,
When there is a danger that the buffer will become full,
Output a sudden request, The input / output data transfer processing device according to claim 1.
【請求項3】 前記通常リクエスト送出手段は、一度の
前記データ転送リクエストで入出力できる最大バイト数
をmとすると、入力転送では前記バッファ部に有効デー
タがmバイト以上存在する時に、出力転送では前記バッ
ファ部に空きエリアがmバイト以上存在する時に、それ
ぞれ前記通常リクエストを出力する、 請求項1又は2記載の入出力データ転送処理装置。
(3)The normal request sending means includes a one-time
Maximum number of bytes that can be input / output in the data transfer request
Is m, the valid data is stored in the buffer
When there are more than m bytes of data,
When there are more than m bytes of free area in the
Output the normal request respectively, The input / output data transfer processing device according to claim 1.
JP35620691A 1991-12-24 1991-12-24 I / O data transfer processor Expired - Fee Related JP3261715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35620691A JP3261715B2 (en) 1991-12-24 1991-12-24 I / O data transfer processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35620691A JP3261715B2 (en) 1991-12-24 1991-12-24 I / O data transfer processor

Publications (2)

Publication Number Publication Date
JPH05173923A JPH05173923A (en) 1993-07-13
JP3261715B2 true JP3261715B2 (en) 2002-03-04

Family

ID=18447870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35620691A Expired - Fee Related JP3261715B2 (en) 1991-12-24 1991-12-24 I / O data transfer processor

Country Status (1)

Country Link
JP (1) JP3261715B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030734B2 (en) * 1979-04-11 1985-07-18 健 増本 Amorphous alloy containing iron group elements and zirconium with low brittleness and excellent thermal stability
JPS606907Y2 (en) * 1980-12-05 1985-03-07 ソニー株式会社 sliding member
US4809411A (en) * 1982-01-15 1989-03-07 Electric Power Research Institute, Inc. Method for improving the magnetic properties of wound core fabricated from amorphous metal
US4859256A (en) * 1986-02-24 1989-08-22 Kabushiki Kaisha Toshiba High permeability amorphous magnetic material

Also Published As

Publication number Publication date
JPH05173923A (en) 1993-07-13

Similar Documents

Publication Publication Date Title
US6351780B1 (en) Network controller using held data frame monitor and decision logic for automatically engaging DMA data transfer when buffer overflow is anticipated
US5878217A (en) Network controller for switching into DMA mode based on anticipated memory overflow and out of DMA mode when the host processor is available
EP0617368B1 (en) Arbitration process for controlling data flow through an I/O controller
US7640374B2 (en) Data transfer apparatus by direct memory access controller
US5604866A (en) Flow control system having a counter in transmitter for decrementing and incrementing based upon transmitting and received message size respectively for indicating free space in receiver
US6947442B1 (en) Data transfer control device and electronic equipment
US5574868A (en) Bus grant prediction technique for a split transaction bus in a multiprocessor computer system
JPH0865334A (en) Equipment and method for multimedia communication
JPH06266650A (en) Method and equipment for transferring data and interleaving device for data transfer
JPH04230557A (en) Direct memory access controller
US20130007321A1 (en) Requests and data handling in a bus architecture
JP3261715B2 (en) I / O data transfer processor
US5961614A (en) System for data transfer through an I/O device using a memory access controller which receives and stores indication of a data status signal
JP2001101128A (en) Data processor
JP3082297B2 (en) Task control method
US5797040A (en) Computer system having system bus which couples adapter and processing units and requires acquisition for data transmission thereover
JP2000244585A (en) Bus interface circuit
KR100451722B1 (en) apparatus for controlling direct memory access
JPH1049344A (en) Buffer busy control system
JP2658972B2 (en) Bus arbitration equipment
JPH09269927A (en) Bus access method, bus and bus connection system
JP3115801B2 (en) Parallel computer system
JPH0844662A (en) Information processor
JPS60183659A (en) Information transfer control system
JPS59230346A (en) Buffering system of transmission/reception data of transmitter

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011120

LAPS Cancellation because of no payment of annual fees