JPS634971B2 - - Google Patents
Info
- Publication number
- JPS634971B2 JPS634971B2 JP56163194A JP16319481A JPS634971B2 JP S634971 B2 JPS634971 B2 JP S634971B2 JP 56163194 A JP56163194 A JP 56163194A JP 16319481 A JP16319481 A JP 16319481A JP S634971 B2 JPS634971 B2 JP S634971B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- circuit
- input
- output line
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 20
- 230000005540 biological transmission Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 30
- 230000010355 oscillation Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present or when only weak signals are present, or caused by the presence of noise signals, e.g. squelch systems
- H03G3/345—Muting during a short period of time when noise pulses are detected, i.e. blanking
Landscapes
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は、ノイズブランカに関し、詳しくは受
信機の伝送ラインに接続され、アンテナから所望
の信号と共に混入するパルス性雑音を除去するた
めのノイズブランカに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a noise blanker, and more particularly to a noise blanker that is connected to a transmission line of a receiver and is used to remove pulsed noise mixed together with a desired signal from an antenna.
自動車用の無線受信機においては、エンジン点
火時のイグニツシヨンノイズあるいはワイパーモ
ータ作動時のノイズ等の比較的電界強度の強いパ
ルス性雑音が所望の信号とともに受信アンテナか
ら混入する。そのため前記パルス性雑音を再生し
ないようにするために、第1図に示すような構成
を有するノイズブランカが従来から用いられてい
る。受信機は、アンテナ1、高周波増幅回路2、
周波数変換回路5、帯域フイルタ6、中間周波増
幅回路7、検波回路8、低周波増幅回路9および
スピーカ10が伝送ラインによつて接続されて構
成されている。ノイズブランカ11は、雑音増幅
回路12、雑音検波回路13およびノイズ検出時
に遮断するスイツチ回路14を含み、たとえば周
波数変換回路5および帯域フイルタ6間に伝送ラ
イン15,16を介して接続される。 In radio receivers for automobiles, pulsed noise with a relatively strong electric field strength, such as ignition noise when the engine is ignited or noise when the wiper motor is activated, mixes together with the desired signal from the receiving antenna. Therefore, in order to prevent the pulse noise from being reproduced, a noise blanker having a configuration as shown in FIG. 1 has conventionally been used. The receiver includes an antenna 1, a high frequency amplification circuit 2,
A frequency conversion circuit 5, a band filter 6, an intermediate frequency amplification circuit 7, a detection circuit 8, a low frequency amplification circuit 9, and a speaker 10 are connected by a transmission line. The noise blanker 11 includes a noise amplification circuit 12, a noise detection circuit 13, and a switch circuit 14 that shuts off when noise is detected, and is connected, for example, between the frequency conversion circuit 5 and the band filter 6 via transmission lines 15 and 16.
このような従来技術によると、受信機の伝送ラ
インにノイズブランカを、後から接続するにあた
つては、受信回路の一部を切断する必要があり、
しかも電源を必要とし少なくとも3箇所の接続作
業が不可欠になり、接続回路が複雑であつた。 According to such conventional technology, when connecting a noise blanker to the receiver's transmission line later, it is necessary to disconnect a part of the receiving circuit.
Moreover, a power source is required, connection work at at least three locations is essential, and the connection circuit is complicated.
本発明は、上述の技術的課題を解決し、受信機
の回路内部接続を切断する必要がなく、また接続
点を単一として接続することができ、しかも別途
電源の配線を必要としないノイズブランカを提供
することを目的とする。 The present invention is a noise blanker that solves the above technical problems, eliminates the need to disconnect the internal connections of the receiver circuit, allows the connection points to be connected as a single unit, and does not require separate power wiring. The purpose is to provide
本発明は、被変調波と電源電圧とが重畳された
受信機の伝送ラインに接続され、アンテナから混
入するパルス性雑音を検出してパルス性雑音を除
去するノイズブランカにおいて、
前記伝送ラインに接続される単一の入出力ライ
ンと、
前記入出力ラインに接続されパルス性雑音を増
幅する雑音増幅回路と、
前記雑音増幅回路に接続されパルス性雑音を検
波する雑音検波回路と、
前記雑音検波回路に接続されパルス性雑音のパ
ルス幅を超える期間導通して前記入出力ラインを
交流的に接地するスイツチ回路と、
前記入出力ラインに接続され前記被変調波のみ
を遮断する手段を備え、前記雑音増幅器およびス
イツチ回路に電力を供給する電源ラインとを含む
ことを特徴とするノイズブランカである。 The present invention provides a noise blanker that is connected to a transmission line of a receiver on which a modulated wave and a power supply voltage are superimposed, and that detects pulse noise mixed in from an antenna and removes the pulse noise. a single input/output line connected to the input/output line, a noise amplification circuit connected to the input/output line to amplify pulsed noise, a noise detection circuit connected to the noise amplification circuit to detect pulsed noise, and the noise detection circuit. a switch circuit connected to the input/output line and conductive for a period exceeding the pulse width of the pulse noise to ground the input/output line in an alternating current manner; and a switch circuit connected to the input/output line for blocking only the modulated wave; This is a noise blanker characterized by including an amplifier and a power supply line that supplies power to a switch circuit.
以下、図面によつて本発明の実施例を説明す
る。第2図は、本発明の一実施例の簡略化した電
気回路図であり、第1図示の従来技術に対応する
部分には同一の参照符を付す。所望の被変調波S
およびパルス性雑音Nは、アンテナ1を介して高
周波増幅回路2に導かれ、この高周波増幅回路2
において同調、増幅される。周波数変換回路5
は、混合回路3および局部発振回路4を含み、上
記高周波増幅回路2からの信号と局部発振回路4
からの発振信号とが混合回路3で混合されて周波
数変換される。帯域フイルタ6においては、周波
数変換回路5からの信号を波して中間周波数信
号にし、その中間周波数信号は中間周波増幅回路
7においてさらに増幅される。検波回路8におい
ては中間周波増幅回路7からの信号が検波されて
所望の低周波信号となり、この信号は低周波増幅
回路9において増幅された後、スピーカ10にお
いて再生される。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a simplified electrical circuit diagram of one embodiment of the present invention, in which parts corresponding to the prior art shown in FIG. 1 are given the same reference numerals. Desired modulated wave S
The pulse noise N is guided to the high frequency amplification circuit 2 via the antenna 1, and the high frequency amplification circuit 2
is tuned and amplified. Frequency conversion circuit 5
includes a mixing circuit 3 and a local oscillation circuit 4, and includes a signal from the high frequency amplification circuit 2 and the local oscillation circuit 4.
The oscillation signals from the oscillation signal are mixed in the mixing circuit 3 and frequency-converted. In the bandpass filter 6, the signal from the frequency conversion circuit 5 is converted into an intermediate frequency signal, and the intermediate frequency signal is further amplified in the intermediate frequency amplification circuit 7. In the detection circuit 8, the signal from the intermediate frequency amplification circuit 7 is detected and becomes a desired low frequency signal, which is amplified in the low frequency amplification circuit 9 and then reproduced in the speaker 10.
上述のごとき受信機の伝送ラインの途中、たと
えば周波数変換回路5の混合回路3と帯域フイル
タ6との間の伝送ライン17には、単一の入出力
ライン19を介してノイズブランカ18が接続さ
れる。このノイズブランカ18は雑音増幅回路2
0、雑音検波回路21およびスイツチ回路22を
備える。 A noise blanker 18 is connected to the transmission line 17 of the receiver as described above, for example, between the mixing circuit 3 of the frequency conversion circuit 5 and the bandpass filter 6 via a single input/output line 19. Ru. This noise blanker 18 is the noise amplifier circuit 2
0, a noise detection circuit 21 and a switch circuit 22.
周波数変換回路4の混合回路3は、たとえば2
入力の電界効果トランジスタ61と、バイアス回
路であつてその電界効果トランジスタ61のソー
スに接続される抵抗62およびコンデンサ63
と、中間周波トランスであつてその電界効果トラ
ンジスタ61のドレインに伝送ライン17を介し
て接続されるコイル64、コンデンサ65および
抵抗66とを備える。電界効果トランジスタ61
の一方の入力には高周波増幅回路2からの信号が
与えられ、電界効果トランジスタ61の他方の入
力にはコンデンサ67を介して局部発振回路4か
らの信号が与えられる。コイル64、コンデンサ
65および抵抗66には、抵抗68を介して直流
電圧Vccが印加される。したがつて伝送ライン1
7には直流電圧と、被変調波と局部発振との合成
された信号とが重畳されて印加されている。 The mixing circuit 3 of the frequency conversion circuit 4 is, for example, 2
An input field effect transistor 61, a resistor 62 and a capacitor 63 which are a bias circuit and are connected to the source of the field effect transistor 61.
and a coil 64, a capacitor 65, and a resistor 66, which are intermediate frequency transformers and are connected to the drain of the field effect transistor 61 via the transmission line 17. Field effect transistor 61
A signal from the high frequency amplifier circuit 2 is applied to one input of the field effect transistor 61, and a signal from the local oscillation circuit 4 is applied to the other input of the field effect transistor 61 via a capacitor 67. A DC voltage V cc is applied to the coil 64 , capacitor 65 , and resistor 66 via a resistor 68 . Therefore, transmission line 1
A DC voltage and a signal obtained by combining the modulated wave and local oscillation are applied in a superimposed manner to 7.
ノイズブランカ18において伝送ライン17か
ら入出力ライン19を介する直流電圧は、コイル
100を介して電源ライン23に与えられる。信
号成分は、コイル100ならびに電源ライン23
および接地ライン24間に接続されたコンデンサ
56,57によつて平滑される。したがつて電源
ライン23からは直流電圧だけが雑音増幅回路2
0およびスイツチ回路22に与えられる。 In the noise blanker 18 , the DC voltage from the transmission line 17 via the input/output line 19 is applied to the power supply line 23 via the coil 100 . The signal component is transmitted through the coil 100 and the power line 23.
and is smoothed by capacitors 56 and 57 connected between the ground line 24. Therefore, only the DC voltage is transmitted from the power supply line 23 to the noise amplification circuit 2.
0 and the switch circuit 22.
雑音増幅回路20において、電源ライン23、
および接地ライン24間には、抵抗25、トラン
ジスタ26および抵抗27から成る直列回路、な
らびに抵抗28およびトランジスタ29から成る
直列回路が接続される。抵抗27にはコンデンサ
30が並列に接続される。トランジスタ26のコ
レクタおよび接地ライン24間には、抵抗31,
32から成る直列回路、および高域発振防止用の
バイパスコンデンサ33が並列に接続される。抵
抗31,32の接続点は、トランジスタ26のベ
ースに接続される。トランジスタ29のコレク
タ・ベース間には、抵抗34が接続され、トラン
ジスタ29のコレクタ・エミツタ間には高域発振
防止用のバイパスコンデンサ35が接続される。 In the noise amplification circuit 20, the power supply line 23,
A series circuit consisting of a resistor 25, a transistor 26 and a resistor 27, and a series circuit consisting of a resistor 28 and a transistor 29 are connected between the ground line 24 and the ground line 24. A capacitor 30 is connected in parallel to the resistor 27. A resistor 31 is connected between the collector of the transistor 26 and the ground line 24.
A series circuit consisting of 32 and a bypass capacitor 33 for preventing high frequency oscillation are connected in parallel. A connection point between the resistors 31 and 32 is connected to the base of the transistor 26. A resistor 34 is connected between the collector and base of the transistor 29, and a bypass capacitor 35 for preventing high frequency oscillation is connected between the collector and emitter of the transistor 29.
入出力ライン19およびトランジスタ26のベ
ース間には、カツプリング用のコンデンサ36が
接続される。トランジスタ26のコレクタおよび
トランジスタ29のベース間には、カツプリング
用のコンデンサ37および抵抗38から成る直列
回路が接続される。入出力ライン19および接地
ライン24間には、コンデンサ39およびコイル
40から成る直列回路が接続され、コイル40に
はコンデンサ41が並列に接続される。なお、コ
ンデンサ39、コイル40およびコンデンサ41
はノイズブランカ18の入力リアクタンス成分に
よる受信機への同調インピーダンスに影響を与え
るときにのみ付加されればよく、これらのコンデ
ンサ39,41およびコイル40によつて同調ズ
レを防止することができる。 A coupling capacitor 36 is connected between the input/output line 19 and the base of the transistor 26. A series circuit consisting of a coupling capacitor 37 and a resistor 38 is connected between the collector of transistor 26 and the base of transistor 29. A series circuit consisting of a capacitor 39 and a coil 40 is connected between the input/output line 19 and the ground line 24, and a capacitor 41 is connected in parallel to the coil 40. Note that the capacitor 39, the coil 40, and the capacitor 41
need only be added when the input reactance component of the noise blanker 18 affects the tuning impedance to the receiver, and these capacitors 39, 41 and the coil 40 can prevent tuning deviation.
このように構成された雑音増幅回路20におい
ては、伝送ライン17から入出力ライン19を介
して入力される被変調波Sおよびパルス性雑音N
を含む信号は、トランジスタ26で増幅された後
トランジスタ29でさらに増幅される。この増幅
された被変調波Sまたはパルス性雑音Nを含む被
変調波は雑音検波回路21に与えられる。 In the noise amplification circuit 20 configured in this way, the modulated wave S and the pulse noise N input from the transmission line 17 via the input/output line 19 are
The signal containing the signal is amplified by transistor 26 and then further amplified by transistor 29. This amplified modulated wave S or modulated wave containing pulsed noise N is given to a noise detection circuit 21.
雑音検波回路21において、前述の雑音増幅回
路20におけるトランジスタ29のコレクタに一
端が接続されたコンデンサ42の他端には、ダイ
オード43のカソードおよびダイオード44のア
ノードがそれぞれ接続される。ダイオード43の
アノードは接地ライン24に接続される。ダイオ
ード44のカソードおよび接地ライン24間に
は、コンデンサ45が接続され、このコンデンサ
45には抵抗46が並列に接続される。 In the noise detection circuit 21, the cathode of a diode 43 and the anode of a diode 44 are connected to the other end of a capacitor 42, one end of which is connected to the collector of the transistor 29 in the noise amplification circuit 20 described above. The anode of diode 43 is connected to ground line 24 . A capacitor 45 is connected between the cathode of the diode 44 and the ground line 24, and a resistor 46 is connected in parallel to the capacitor 45.
このような雑音検波回路21においては、雑音
増幅回路20で増幅された被変調波がコンデンサ
42およびダイオード43でクランプされ、ダイ
オード44およびコンデンサ45で直線検波され
る。したがつて抵抗46には、直流電圧と被変調
波S、またはパルス性雑音Nを含む被変調波の電
圧の変動分の電圧とが印加される。それに応じて
電圧の変動分が大であるパルス性雑音Nが検波さ
れる。このパルス性雑音Nは雑音検波回路21か
らスイツチ回路22に与えられる。 In such a noise detection circuit 21, the modulated wave amplified by the noise amplification circuit 20 is clamped by a capacitor 42 and a diode 43, and linearly detected by a diode 44 and a capacitor 45. Therefore, the DC voltage and the modulated wave S, or the voltage corresponding to the voltage variation of the modulated wave containing the pulse noise N, are applied to the resistor 46. Accordingly, pulse noise N having a large voltage variation is detected. This pulse noise N is given from the noise detection circuit 21 to the switch circuit 22.
スイツチ回路22において、電源ライン23お
よび接地ライン24間には、抵抗47,48から
成る直列回路ならびにトランジスタ49および抵
抗50から成る直列回路が接続される。抵抗50
には、コンデンサ51が並列に接続される。また
入出力ライン19および接地ライン24間には、
コンデンサ52およびトランジスタ53から成る
直列回路が接続される。抵抗47,48の接続点
は、トランジスタ49のベースに接続される。雑
音検波回路21におけるダイオード44のカソー
ドおよびトランジスタ49のベース間には、コン
デンサ54が接続される。またトランジスタ49
のエミツタおよびトランジスタ53のベース間に
は、抵抗55が接続される。さらに電源ライン2
3および接地ライン24間には低周波用のバイパ
スコンデンサ56および高周波用のバイパスコン
デンサ57が並列に接続される。 In the switch circuit 22, a series circuit consisting of resistors 47 and 48 and a series circuit consisting of a transistor 49 and a resistor 50 are connected between the power supply line 23 and the ground line 24. resistance 50
A capacitor 51 is connected in parallel. Also, between the input/output line 19 and the ground line 24,
A series circuit consisting of capacitor 52 and transistor 53 is connected. A connection point between resistors 47 and 48 is connected to the base of transistor 49. A capacitor 54 is connected between the cathode of the diode 44 and the base of the transistor 49 in the noise detection circuit 21 . Also, transistor 49
A resistor 55 is connected between the emitter of the transistor 53 and the base of the transistor 53. Furthermore, power line 2
3 and the ground line 24, a low frequency bypass capacitor 56 and a high frequency bypass capacitor 57 are connected in parallel.
このように構成されたスイツチ回路22におい
て、直列電圧はコンデンサ54によつて遮断され
る。またパルス性雑音Nはコンデンサ54を介し
てトランジスタ49のベースに与えられる。した
がつてパルス性雑音Nがトランジスタ49のベー
スに入力されるとトランジスタ49のエミツタ電
圧がハイレベルとなる。このハイレベルとなる期
間は、抵抗50およびコンデンサ51によつてパ
ルス性雑音Nのパルス幅を超える期間に選ばれて
いる。 In the switch circuit 22 configured in this manner, the series voltage is interrupted by the capacitor 54. Further, the pulse noise N is applied to the base of the transistor 49 via the capacitor 54. Therefore, when the pulse noise N is input to the base of the transistor 49, the emitter voltage of the transistor 49 becomes high level. This high level period is selected by the resistor 50 and capacitor 51 to be a period exceeding the pulse width of the pulse noise N.
トランジスタ49のエミツタ電圧がハイレベル
になると、トランジスタ53が導通し、それに応
じてトランジスタ53のコレクタ・エミツタ間の
抵抗値が小となり、入出力ライン19はコンデン
サ52を介して交流的に接地される。 When the emitter voltage of the transistor 49 becomes high level, the transistor 53 becomes conductive, and the resistance value between the collector and emitter of the transistor 53 decreases accordingly, and the input/output line 19 is grounded via the capacitor 52 in an alternating current manner. .
このようにして伝送ライン17に流れる被変調
波Sにパルス性雑音Nが含まれているときには、
入出力ライン19がパルス性雑音Nのパルス幅を
超える期間だけ交流的に接地されそれに応じて伝
送ライン17も交流的に接地される。したがつて
帯域フイルタ6にパルス性雑音Nが混入すること
が防止される。 When the modulated wave S flowing through the transmission line 17 contains pulse noise N in this way,
The input/output line 19 is AC-grounded only for a period exceeding the pulse width of the pulse noise N, and the transmission line 17 is also AC-grounded accordingly. Therefore, the pulse noise N is prevented from entering the bandpass filter 6.
本発明の他の実施例としてノイズブランカ18
を接続する箇所は他の直流電源電圧の重畳された
伝送ラインであつてもよいが、望ましくは帯域フ
イルタ6より前の高周波増幅回路2および混合回
路3間の直流電源電圧の重畳された伝送ラインが
よい。 Noise blanker 18 as another embodiment of the present invention
The connection point may be a transmission line on which other DC power supply voltages are superimposed, but preferably it is a transmission line on which DC power supply voltages are superimposed between the high frequency amplifier circuit 2 and the mixing circuit 3 before the bandpass filter 6. Good.
以上のように本発明によれば、受信機の伝送ラ
インを切断することなく単一の入出力ラインを介
してノイズブランカを接続することができ接続回
路が単純になるとともにパルス性雑音を確実に除
去することができる。また本件ノイズブランカを
付勢するための電源を特に設ける必要がない。 As described above, according to the present invention, it is possible to connect a noise blanker through a single input/output line without cutting the transmission line of the receiver, simplifying the connection circuit and reliably eliminating pulse noise. Can be removed. Further, there is no need to provide a special power source to energize the noise blanker.
第1図は先行技術のブロツク回路図、第2図は
本発明の簡略化した電気回路図である。
17……伝送ライン、18……ノイズブラン
カ、19……入出力ライン、20……雑音増幅回
路、21……検波回路、22……スイツチ回路、
56,57……コンデンサ、100……コイル。
FIG. 1 is a block circuit diagram of the prior art and FIG. 2 is a simplified electrical circuit diagram of the present invention. 17...Transmission line, 18...Noise blanker, 19...Input/output line, 20...Noise amplification circuit, 21...Detection circuit, 22...Switch circuit,
56, 57...capacitor, 100...coil.
Claims (1)
伝送ラインに接続され、アンテナから混入するパ
ルス性雑音を検出してパルス性雑音を除去するノ
イズブランカにおいて、 前記伝送ラインに接続される単一の入出力ライ
ンと、 前記入出力ラインに接続されパルス性雑音を増
幅する雑音増幅回路と、 前記雑音増幅回路に接続されパルス性雑音を検
波する雑音検波回路と、 前記雑音検波回路に接続されパルス性雑音のパ
ルス幅を超える期間導通して前記入出力ラインを
交流的に接地するスイツチ回路と、 前記入出力ラインに接続され前記被変調波のみ
を遮断する手段を備え、前記雑音増幅器およびス
イツチ回路に電力を供給する電源ラインとを含む
ことを特徴とするノイズブランカ。[Scope of Claims] 1. A noise blanker connected to a transmission line of a receiver in which a modulated wave and a power supply voltage are superimposed, detects pulse noise mixed from an antenna, and removes the pulse noise, comprising: a single input/output line connected to the input/output line; a noise amplification circuit connected to the input/output line to amplify pulsed noise; a noise detection circuit connected to the noise amplification circuit to detect pulsed noise; A switch circuit connected to the noise detection circuit and conductive for a period exceeding the pulse width of the pulse noise to ground the input/output line in an alternating current manner; and a means connected to the input/output line for blocking only the modulated wave. , and a power supply line that supplies power to the noise amplifier and the switch circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16319481A JPS5863238A (en) | 1981-10-12 | 1981-10-12 | Noise blanker |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16319481A JPS5863238A (en) | 1981-10-12 | 1981-10-12 | Noise blanker |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5863238A JPS5863238A (en) | 1983-04-15 |
JPS634971B2 true JPS634971B2 (en) | 1988-02-01 |
Family
ID=15769053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16319481A Granted JPS5863238A (en) | 1981-10-12 | 1981-10-12 | Noise blanker |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5863238A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5626333U (en) * | 1979-08-06 | 1981-03-11 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56125651U (en) * | 1980-02-23 | 1981-09-24 |
-
1981
- 1981-10-12 JP JP16319481A patent/JPS5863238A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5626333U (en) * | 1979-08-06 | 1981-03-11 |
Also Published As
Publication number | Publication date |
---|---|
JPS5863238A (en) | 1983-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4035732A (en) | High dynamic range receiver front end mixer requiring low local oscillator injection power | |
US4107613A (en) | Wireless microphone with FM receiver muting system responsive to excessive undesired AM level or low AGC control level | |
US3965426A (en) | Frequency modulated signal pre-amplifier with amplitude modulated signal bypass | |
US4688263A (en) | Integrated AM-FM mixer | |
US2904678A (en) | Semi-conductor squelch circuit | |
US5423077A (en) | Radio telephone suitable for portable and vehicle-mounted use | |
JPS634971B2 (en) | ||
JPS634970B2 (en) | ||
US4063175A (en) | Amplifier for receive mode operation | |
JPS6121885Y2 (en) | ||
US3104357A (en) | Radio receiver | |
KR800002009Y1 (en) | Automatic hi-blend circuit | |
JPS6219007Y2 (en) | ||
JPH0323722Y2 (en) | ||
KR800002010Y1 (en) | Automatic hi-blend circuit | |
JPS5831780B2 (en) | FM Jiyushinki | |
JP2519320Y2 (en) | Tuner AGC circuit | |
KR0154598B1 (en) | Strong input compensation circuit of the tuner | |
JP3091980B2 (en) | FM radio receiver | |
JPS6211090Y2 (en) | ||
US7265796B2 (en) | Television tuner in which power is supplied to external circuit connected to connector | |
JP2560801Y2 (en) | Block converter | |
JPS6324668Y2 (en) | ||
JPH0224304Y2 (en) | ||
JPS633236Y2 (en) |