JPS6349317B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明はデジタルデータを検知する回路に関
し、さらに詳しくは高い雑音レベルの中から極め
て弱い信号を検出する改良された検知回路に関す
る。

発明の背景 進歩したデジタル処理システムの開発には、記
憶媒体を使用し且つ直接信号を検知する手段を持
つ回路内で信号を識別する技術を絶え間なく改良
してゆくことが必要とされる。

この問題を解決する一方法がモトローラによつ
て製造されたMC3470のデータブツクの中の記述
で示されている。1979年のモトローラ・リニアイ
ンターフエース集積回路データブツクの４−59頁
から４−72頁は、ここに参照として示す。これ
は、有効な技術的背景を提供してくれる。

この分野の開発において発生する第１の問題
は、比較的高い雑音レベルの背景信号からデジタ
ル信号を識別するということである。例えば、磁
気バブルメモリセンス増幅器では、磁気バブル駆
動システムの回転磁界の雑音及びその他のフアク
タが発生する雑音によつて信号の検出は極めて困
難であり複雑な技術が必要とされる。

従つて本発明の目的は、高レベルの雑音が存在
する条件下で信号を検知する為の改良されたセン
ス増幅器を提供することである。

本発明の第２の目的は、アナログ信号を直接微
分し、１つの工程で上記アナログ信号の第１の導
関数のデジタル表示に変換する機能を持つ回路を
提供することである。

本発明の第３の目的は、比較的高い雑音レベル
の成分を持つ信号の中からデータを検出する機能
を持つセンス増幅器を用いた改良されたデータシ
ステムを提供することである。

発明の概要 概略的に述べると、本発明では背景雑音成分を
持つデジタル入力信号を与える手段と；上記入力
信号を検知し、所定の時間間隔の期間に発生する
上記入力信号の値の最大値又は最小値を検出する
手段と；所定の時間間隔の期間に値が発生した後
でこれらの信号の相対的変化を測定する手段と； 測定された変化をデジタル形式で出力する手段
とを有するデジタルデータセンス装置が開示され
ている。

本発明に従つたセンス検出装置（sense
detector）は、アナログ雑音成分を持つ信号の中
から二進数情報を周期的に検出する手段とフイー
ドバツクループ内に動作的に接続される少くとも
１つの比較回路の組合せを有している。上記ルー
プは、高い方の又は低い方の参照値をセツトする
機能を持ち、上記比較回路はセツトした値と上記
信号とを比較する機能を持つ。

更に、上記のセンス検出装置は、二進数情報を
増幅する手段も有している。

本発明は、アナログ電気信号をその信号の第１
導関数を示すデジタル表示に変換する手段を有し
ており、更に参照値と信号を比較する手段と、ア
ナログ信号の量の変化率に応じて時間を関数にし
て上記変換手段の出力に所定の増加分づつ変化さ
せるようにパルスを与える手段を有する。

本発明に従つたアナログ電気信号をアナログ信
号の変化の傾斜を示すデジタル表示に変換する手
段は、フイードバツクループを持つ比較回路と、
比較回路に対し入力を与える参照手段と、フイー
ドバツクループを用いて比較回路の出力のデジタ
ル関数として参照される手段の値を制御する手段
とを有している。

本発明に従つたデータシステムは、記憶媒体の
中にデータを記憶する手段と；フイードバツクル
ープ内に接続される比較装置を持つセンス検出装
置を有し上記記憶媒体からとりだしたデータを表
示する手段を有している。上記比較回路はフイー
ドバツクループを用いて上記センス装置に入つて
くる入力の量の関数としてセンス検出装置内の参
照値を増加分づつ変化させるように動作してい
る。

更に、データシステムは、記憶媒体にデータを
記憶する手段と；アナログ雑音成分を持つ信号の
中から二進数情報を周期的に検出する手段と、フ
イードバツクループ内に動作的に接続され高い方
又は低い方の参照値をセツトする機能を持ち、セ
ツトした値を上記信号と比較する機能を持つ少く
とも１つの比較器回路を持つセンス検出装置を有
する上記記憶媒体からとりだしたデータを表示す
る手段とを有している。

上記のデータシステムは更に二進数情報を増幅
する手段を有している。

デジタル信号を検知する為の又はアナログ信号
を微分しアナログ信号をデジタル表示に変換する
為の回路は、フイードバツクループを持つ比較回
路と；比較回路に対し入力を与える参照手段と；
フイードバツクループを使つて比較回路の出力の
関数として参照手段の値を制御する手段とを有し
ている。上記回路は単一基板上に集積され、さら
に回路に入力される周波数を制限する周波数フイ
ルターを加えることもできる。更に回路は、増幅
手段を有している。

本発明に従つたデジタル信号を検知する為の又
はアナログ信号を微分しアナログ信号を示すデジ
タル表示に変換する為のデータ処理システムは、
フイードバツクループを持つ比較回路と、比較回
路に対し入力を与える参照手段と、フイードバツ
クループを用いて比較回路の出力のデジタル関数
として参照手段の値を制御する手段とを有してい
る。データ処理システムは更に回路に入力される
周波数を制限する周波数フイルターを有し単一基
板上に集積することもできる。上記のシステムは
更に増幅手段を有することもある。

発明の詳細な説明 以下、図を参照しながら実施例に関し、本発明
を詳細に説明する。

図を参照すると本発明の概略的なブロツク図が
示されている。この図では、入力配線１１０には
直流的絶縁の為に一対の整合した容量素子１２０
と差動増幅器１１８の前の入力において一対の整
合するトランジスタ１１７が接続されている。信
号入力１１１は検出期間の開始する時でバブルメ
モリチツプから送られてくる出力の検出に回路が
使用される時に回路を初期化する為の復帰入力で
ある。例えば検出サイクルはこの第１の復帰入力
１１１によつて初期化される。

ブロツク１２４は、例えば磁気バブルメモリ又
は磁気デイスクのような記憶媒体を示している。
データシステムは、ある選択しうる実施例におい
ては記憶機能をまつたく持たない。このような場
合ブロツク１２４は直接信号発生装置を示してい
る。差動増幅器１１８の出力は増幅され、利得
は、回路の特定の応用例によつて１から1000また
はそれ以上にもなる。整合された一対の容量素子
１１９はさらに増幅回路と極大点／極小点検出回
路を絶縁する為に再度使用される。

本発明の重要な特徴は、差動増幅を行うこと並
びに図の比較装置１１５及び情報検出装置で使用
される増加分（インクレメント）を作り出す為に
二つの比較装置を使用したことである。この比較
装置１１４は信号の予測されるピークからピーク
までの値にセツトされる。

動作上、ブロツク１２２で示されるオフセツト
回路内に送られてくる信号は、オフセツト値と比
較されて、第２の復帰入力１１２を通り回路を初
期化した後でオフセツト値は０になる。このオフ
セツト回路は参照回路として動作する。増幅器１
１８から入る信号は発振状態で変化していて、信
号がさらに負の値を示すようになると、例えば、
負の0.5ミリボルトになると、比較装置１１５は
信号をトリガーし、１２３で示す論理を通りオフ
セツト信号をより低い電圧にリセツトする。電圧
が低下するのに従つて、比較装置１１５は増加分
例えば0.5ミリボルト（負）づつ送られてくる信
号の最低値を受けとるまで値を下げてゆく。

比較装置１１５はオフセツト値と比較しながら
減少してゆく信号の値を測定し、トリガー値に達
すると、この例では0.5ミリボルトに達するとフ
イードバツクループ１１６がオフセツト電圧を信
号の値にもどす。このようにして本実施例では、
回路が入力される信号の極小点（valley）又は最
低電圧点を検出するので、一連のデジタルフイー
ドバツク信号はオフセツト電圧を下げる為に使用
される。整合されたトランジスタ１２１がくり返
しオフセツト電圧をゼロにセツトしなおすので、
容量素子１１９は差動的に参照電圧を記憶してい
る。

選択しうる他の実施例では、正の閾値電圧と合
致した場合又は負の閾値電圧を受けとつた場合に
オフセツト電圧をゼロにリセツトするようにして
使用される。この実施例では、比較装置１１４の
出力から復帰論理１２３に至るフイードバツク配
線接続を必要とする。

信号が更に正の値を示し始めた時点で比較装置
１１４は送られてくる情報から予測される極大点
から極大点までの値より大きい値を持つ信号を記
録するようにセツトされている。例えば、比較装
置１１４が６ミリボルトの増加に調整されている
場合、１１０から送られてくる信号は正及び負の
変化を示す。しかしながら信号が更に負の値をと
ると、比較装置１１５のオフセツト電圧は、−0.5
ミリボルトの増加分によつてより低い値にクラン
プされる。そして信号が増加を示し始め、正の６
ミリボルトの値を受けとつた場合、比較装置１１
４はノード１１３の出力を与える。この様な方法
で非常に雑音の多い背景雑音環境下においても１
１０の地点の６ミリボルトの信号は検出され点１
１３に出力される。

この例から増幅器１１８は本発明の動作に必要
ないと考えることができるが、送られてくる信号
が非常に弱い場合のある種の応用例においては有
効である。差動増幅を設けることは、良好な回路
配列を厳格に守ることと同様に信号の検出を行う
のに有効である。１２３で示す論理はNANDゲ
ートであるが、第２の復帰信号１１２及び１１６
に入力してくるフイードバツク信号の性質に従つ
て異つた応用に合うように種々の形式の論理を代
わりに用いることができる。

整合されたトランジスタ１２１及び容量素子１
１９は最良の動作をするように同様の特性を持つ
ように非常によく調整されている。

更に、１１６に於る出力信号が１１０に於る入
力信号のデジタル導関数を示していることも明ら
かである。前の実施例で送られてくる信号が負の
0.5ミリボルトの値に達した時のようにこの信号
が負の傾きを示すようになつた時にこのことが生
ずる。１１６のデジタル出力は、トランジスタ１
２１をより低いオフセツト値にリセツトする。１
１６上の検出装置はデジタルパルスを受けとり、
送られてくる信号の変化率を負の１ユニツト毎に
示すようにして使用することができる。もし、微
分された信号を得る目的で同様に整合されている
場合の比較装置１１４は、通常は比較装置１１５
と同じ値で正極にのみセツトされていて、復帰回
路１２３に接続されている。このような方法で信
号が正に変化すると１１３で出力が検出され、信
号が負に変化すると１１６で出力が検出される。
このようにして１１０における信号入力のデジタ
ル表示は直接導きだされる。例えば連続する正の
傾斜で示される信号が与えられるとノード１１３
に一連のパルスが出力され、このパルスは、１１
０の地点の信号が比較装置１１４内にプログラム
されたオフセツト電圧に相当する増加分だけ増加
する度ごとに発生する。同様な方法で負の信号は
比較装置１１５から一連のパルスを発生させ、こ
のパルスは入力された信号が比較装置１１５にプ
ログラムされたオフセツト電圧に相当する増加分
だけ減少する度ごとに発生する。

バブルメモリ微分検出装置は1981年４月発行の
Bell System Technical Journalの第60巻第４号
に掲載されるW.D.Wynnによる論文に説明されて
いる。この論文の表題は「Ａ Bubble Memory
Differential Detector」である。この論文は一般
的な技術背景を知る上で役にたつが、その494ペ
ージでは、回路の微分を使わない技術思想によつ
て単一信号伝達回線を提供する方法が示されてい
る。しかしながら本発明は、同じ回路内で感度だ
けでなく極大点（peak）、極小点（valley）の検
出する機能も改良する微分を用いた技術を利用し
ている。更に本発明はクロツク機能としてよりむ
しろ信号に応答してリアルタイムベースで信号を
復帰するフイードバツクループ１６を利用してい
る。Bell System Technical Journalの論文はこ
の中で参考として引用した。

本発明は、テキサス・インスツルメンツ社によ
つてTIBO834の名で製造される磁気バブルメモ
リセンス増幅器を用いる実施例においてうまく適
合するように説明されている。この装置のデータ
資料は、この部品の典型的な性能データを開示し
ている。故にここで参照として示す。

発明の効果 以上のようにして本発明によれば比較回路の入
力オフセツトの再セツトにより高レベルの背景雑
音の中から弱い信号を検出する信号検出回路を提
供することができる。

本発明の好ましい実施例は、ここでは特定の回
路に関連して説明されているが、特許請求の範囲
に規定する本発明の技術的趣旨及び概念から離れ
ることなくいくつかの変更を行うことができる。

【図面の簡単な説明】

第１図は本発明のシステムの概略図である。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号からデジタルデータを検出するため
   の非同期検出回路であつて、 (イ) 前記入力信号の最小値を決定するための第１
   の比較回路であつて再セツト可能な第１の入力
   オフセツトを有し前記入力信号が前記第１入力
   オフセツトの値に対応した第１の所定の値に達
   したとき第１のデジタル出力信号を与える前記
   第１比較回路、 (ロ) 再セツト可能な第２の入力オフセツトを有し
   前記入力信号が前記最小値よりも前記第２入力
   オフセツトに対応する第２の所定の値だけ大き
   な値に達したとき前記デジタルデータを表わす
   第２のデジタル出力信号を与える第２の比較回
   路、 (ハ) 前記第１比較回路の出力に接続され該出力に
   前記第１デジタル出力信号が現れたとき前記第
   １および第２の入力オフセツトを共に再セツト
   するためのフイードバツク手段、 を有することを特徴とする前記非同期検出回路。 ２ 特許請求の範囲第１項記載の非同期検出回路
   であつて、前記フイードバツク手段は１つの入力
   が前記第１比較回路の出力に接続されもう１つの
   入力が前記フイードバツク手段を選択的に動作さ
   せるための手段に接続されたNANDゲート回路
   を有することを特徴とする前記非同期検出回路。 ３ 特許請求の範囲第１項記載の非同期検出回路
   であつて、前記入力信号は記憶装置からデータを
   読み出すための手段により生成されることを特徴
   とする前記非同期検出回路。