JPS6349263B2 - - Google Patents

Info

Publication number
JPS6349263B2
JPS6349263B2 JP56164966A JP16496681A JPS6349263B2 JP S6349263 B2 JPS6349263 B2 JP S6349263B2 JP 56164966 A JP56164966 A JP 56164966A JP 16496681 A JP16496681 A JP 16496681A JP S6349263 B2 JPS6349263 B2 JP S6349263B2
Authority
JP
Japan
Prior art keywords
ruled line
data
memory
storage area
ruled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56164966A
Other languages
Japanese (ja)
Other versions
JPS5866148A (en
Inventor
Nobuaki Kuwabara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP56164966A priority Critical patent/JPS5866148A/en
Publication of JPS5866148A publication Critical patent/JPS5866148A/en
Publication of JPS6349263B2 publication Critical patent/JPS6349263B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は日本語ワードプロセツサ等の文書処理
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a document processing device such as a Japanese word processor.

日本語ワードプロセツサでは、漢字、ひらが
な、数字、句読点などの文章データと、罫線、枠
空け、枠取りなどの図形データとを別メモリに記
憶して表示する際に合成処理する方式、あるいは
文章データと図形データとを同一メモリに混在記
憶する方式がある。しかして、上記罫線と図形デ
ータとを別メモリに記憶する方式では、罫線と文
字が重なつた時は無条件に罫線を切つてしまうと
いう問題がある。また、文章データと図形データ
とを同一メモリに混在記憶する方式では、文字の
挿入を行なつた際に枠内に文字を挿入しきれない
場合には、罫線を移動させるか、罫線を切るか、
罫線を通り越して文字を挿入するかなどの決定を
行なう必要がある。
Japanese word processors use a method that stores text data such as kanji, hiragana, numbers, and punctuation marks in separate memory, and graphic data such as ruled lines, blank spaces, and frames, and synthesizes them when displaying them. There is a method in which data and graphic data are mixedly stored in the same memory. However, in the method of storing the ruled lines and graphic data in separate memories, there is a problem that when ruled lines and characters overlap, the ruled lines are cut off unconditionally. In addition, in a method that stores text data and graphic data in the same memory, if you insert characters that cannot be inserted into the frame, you must either move the ruled line or cut the ruled line. ,
It is necessary to make decisions such as whether to insert characters past the ruled lines.

本発明の課題は、文章データの入力位置が罫線
等の図形データに達した際でも図形データを気に
することなく文章データの入力が行なえるように
することである。
An object of the present invention is to enable text data to be input without worrying about graphic data even when the input position of text data reaches graphic data such as a ruled line.

以下図面を参照して本発明の一実施例を説明す
る。第1図において1は文章メモリで、文章デー
タと図形データとが混在して記憶される。この場
合、図形データは、枠の四隅に位置する罫線
「、」、「、」に対して他の罫線とは異なる特別なコ
ードが割当てられる。上記文書メモリ1は第2図
に示すように1バイト単位の各キヤラクタ毎に1
バイトのステータス記憶部が設けられており、こ
のステータス記憶部に例えばCRTのブリンク、
ハーフブライトなどのステータスと同様に左上
隅、右上隅などの各種ステータスが書込まれる。
そして、上記文書メモリ1にはCPUが接続され、
CPUとの間において読出しデータ、書込みデー
タの授受が行なわれる。上記文書メモリ1は、
CPUからの指令に従つて動作する文書メモリア
ドレスコントローラ2によつてアドレスが指定さ
れる。このアドレスコントローラ2のアドレス指
定に従つて文書メモリ1から読出されるデータ
は、CPUへ送られる他、罫線判別回路3及び距
離計数回路4へ入力される。上記罫線判別回路3
は、文書メモリ1から読出されるデータのうち、
上記した四隅の罫線を検出する回路で、その検出
データを詳細を後述する罫線情報メモリ5へ送つ
て所定の位置に記憶させると共に、左上隅の罫線
データを検出した場合には検出信号を文書メモリ
アドレスコントローラ2へ送出する。このアドレ
スコントローラ2は、罫線判別回路3に接続され
ており、罫線判別回路3から左上隅の罫線データ
検出信号が与えられると、その時の文書メモリ1
に対するアドレスデータを罫線情報メモリ5へ送
つて所定の位置に記憶させる。また、罫線判別回
路3は、罫線データを検出すると検出信号を距離
計数回路4へ入力する。この距離計数回路4は、
罫線判別回路3から与えられる罫線検出信号によ
つて罫線間の距離、つまり横方向距離と縦方向距
離を計数し、罫線判別回路3に参照データとして
出力すると共に、罫線情報メモリ5に記憶する。
この罫線情報メモリ5に記憶されたデータのう
ち、距離データ、左上隅の罫線データは罫線判別
回路3へ読出される。
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, reference numeral 1 denotes a text memory in which text data and graphic data are mixed and stored. In this case, in the graphic data, a special code different from other ruled lines is assigned to the ruled lines ",", "," located at the four corners of the frame. As shown in FIG. 2, the document memory 1 has one character per byte.
A byte status storage unit is provided, and this status storage unit contains, for example, CRT blink,
Various statuses such as the upper left corner and the upper right corner are written, as well as statuses such as half bright.
A CPU is connected to the document memory 1,
Read data and write data are exchanged with the CPU. The document memory 1 is
The address is specified by the document memory address controller 2, which operates according to instructions from the CPU. Data read from the document memory 1 in accordance with the address designation of the address controller 2 is sent to the CPU and is also input to the ruled line discrimination circuit 3 and the distance counting circuit 4. The above ruled line discrimination circuit 3
is the data read from document memory 1,
The circuit that detects the ruled lines at the four corners described above sends the detected data to the ruled line information memory 5, which will be described in detail later, and stores it in a predetermined position, and when it detects the ruled line data at the upper left corner, it sends the detection signal to the document memory. Send to address controller 2. This address controller 2 is connected to a ruled line discrimination circuit 3, and when a ruled line data detection signal for the upper left corner is given from the ruled line discrimination circuit 3, the current document memory 2
address data is sent to the ruled line information memory 5 and stored in a predetermined position. Furthermore, when the ruled line discrimination circuit 3 detects ruled line data, it inputs a detection signal to the distance counting circuit 4. This distance counting circuit 4 is
The distance between the ruled lines, that is, the horizontal distance and the vertical distance, are counted based on the ruled line detection signal given from the ruled line discrimination circuit 3, and are outputted to the ruled line discrimination circuit 3 as reference data and stored in the ruled line information memory 5.
Of the data stored in the ruled line information memory 5, the distance data and the ruled line data at the upper left corner are read out to the ruled line discrimination circuit 3.

しかして、上記罫線情報メモリ5は、第3図に
示すようにフラグ記憶領域11、罫線情報記憶領
域12、罫線の横方向距離記憶領域13、罫線の
縦方向距離記憶領域14、左上隅罫線のアドレス
記憶領域15からなつている。そして、上記罫線
情報記憶領域12は、罫線の4隅のビツトを記憶
するようになつており、この4隅の全ビツトが
“1”となつた時に4隅の罫線により領域が指定
されているとして対応するフラグ記憶領域11に
「1」が書込まれる。そして、上記罫線情報メモ
リ5は、CPUによつて読出し、書込みが制御さ
れるもので、その記憶内容は任意にCPUへの読
出しができるようになつている。
As shown in FIG. 3, the ruled line information memory 5 includes a flag storage area 11, a ruled line information storage area 12, a ruled line horizontal distance storage area 13, a ruled line vertical distance storage area 14, and a ruled line in the upper left corner. It consists of an address storage area 15. The ruled line information storage area 12 is configured to store the bits at the four corners of the ruled line, and when all the bits at the four corners become "1", the area is designated by the ruled line at the four corners. "1" is written in the corresponding flag storage area 11 as follows. The reading and writing of the ruled line information memory 5 is controlled by the CPU, and its stored contents can be read out to the CPU at will.

次に上記実施例の動作について説明する。文書
メモリ1に混在記憶されている文章データ及び図
形データは、CPUからの指令によりアドレスコ
ントローラ2のアドレス指定に従つてCPUに読
出され、第4図aに示すようにCRT表示部21
において表示される。第4図aは枠22の中に
「東京都」の文字が記入されている場合の例を示
したものである。また、上記文書メモリ1から読
出されるデータは、罫線判別回路3及び距離計数
回路4へ順次送られ、罫線の判別及び罫線間の距
離計数が行なわれる。罫線判別回路3は、文書メ
モリ1から読出されるデータのうち、ステータス
記憶部に記憶されている内容を判別し、罫線デー
タの検出を行なう。文書メモリ1の記憶内容は、
画面上の上部ラインから下方に向つて順次読出さ
れるので、最初に枠22の左上隅の罫線が罫線判
別回路3で検出される。この罫線判別回路3は、
左上隅の罫線を検出すると、罫線情報メモリ5内
の罫線情報記憶領域12の対応ビツトに“1”を
書込むと共に、アドレスコントローラ2に左上隅
の罫線検出信号を送出する。これによりアドレス
コントローラ2は、その時の文書メモリ1に対す
るアドレスデータを罫線情報メモリ5に出力し、
アドレス記憶領域15に記憶する。さらに、上記
罫線判別回路3は、左上隅の罫線検出信号を距離
計数回路4へ出力する。これにより距離計数回路
4は、文書メモリ1からのデータ読出しに従つて
罫線間の距離計数を開始する。そして、その後、
文書メモリ1から右上隅の罫線データが読出され
ると、これを罫線判別回路3が検出し、罫線情報
メモリ5における罫線情報記憶領域12の対応ビ
ツトに“1”を書込むと共に距離計数回路4に検
出信号を出力する。距離計数回路4は、罫線判別
回路3から右上隅の罫線検出信号が与えられる
と、その時の罫線間横方向距離を罫線情報メモリ
5へ送つて記憶領域13に書込む。さらにその
後、文書メモリ1から左下隅の罫線データが読出
されると、これを罫線判別回路3が検出し、罫線
情報メモリ5における罫線情報記憶領域12の対
応ビツトに“1”を書込むと共に距離計数回路4
に検出信号を出力する。距離計数回路4は、罫線
判別回路3から左下隅の罫線検出信号が与えられ
ると、その時の罫線間縦方向距離を罫線情報メモ
リ5へ送つて記憶領域14に書込む。そして、そ
の後、文書メモリ1から右下隅の罫線データが読
出されると、これを罫線判別回路3が検出し、罫
線情報メモリ5における罫線情報記憶領域12の
対応ビツトに“1”を書込む。このようにして罫
線情報記憶領域12に対し、罫線の4隅の全ビツ
トに“1”がセツトされると、CPUからの指令
により対応するフラグ記憶領域11に「1」が書
込まれる。
Next, the operation of the above embodiment will be explained. The text data and graphic data mixedly stored in the document memory 1 are read out to the CPU according to the address designation of the address controller 2 according to instructions from the CPU, and are displayed on the CRT display section 21 as shown in FIG. 4a.
Displayed in . FIG. 4a shows an example in which the characters "Tokyo" are written in the frame 22. Further, data read from the document memory 1 is sequentially sent to a ruled line discrimination circuit 3 and a distance counting circuit 4, where ruled line discrimination and distance counting between ruled lines are performed. The ruled line discrimination circuit 3 discriminates the contents stored in the status storage section from among the data read from the document memory 1, and detects ruled line data. The contents of document memory 1 are as follows:
Since the information is read out sequentially from the top line on the screen downward, the ruled line at the upper left corner of the frame 22 is first detected by the ruled line discrimination circuit 3. This ruled line discrimination circuit 3 is
When the ruled line at the upper left corner is detected, "1" is written into the corresponding bit of the ruled line information storage area 12 in the ruled line information memory 5, and a ruled line detection signal at the upper left corner is sent to the address controller 2. As a result, the address controller 2 outputs the address data for the document memory 1 at that time to the ruled line information memory 5,
It is stored in the address storage area 15. Furthermore, the ruled line discrimination circuit 3 outputs a ruled line detection signal at the upper left corner to the distance counting circuit 4. Thereby, the distance counting circuit 4 starts counting the distance between the ruled lines in accordance with reading data from the document memory 1. And after that,
When the ruled line data at the upper right corner is read out from the document memory 1, the ruled line discrimination circuit 3 detects it, writes "1" to the corresponding bit in the ruled line information storage area 12 in the ruled line information memory 5, and also writes "1" to the corresponding bit in the ruled line information storage area 12 in the ruled line information memory 5. Outputs the detection signal to. When the distance counting circuit 4 receives a ruled line detection signal for the upper right corner from the ruled line discrimination circuit 3, it sends the horizontal distance between ruled lines at that time to the ruled line information memory 5 and writes it in the storage area 13. Furthermore, when the ruled line data at the lower left corner is read out from the document memory 1, the ruled line discrimination circuit 3 detects it, writes "1" to the corresponding bit in the ruled line information storage area 12 in the ruled line information memory 5, and Counting circuit 4
Outputs the detection signal to. When the distance counting circuit 4 receives the lower left corner ruled line detection signal from the ruled line discrimination circuit 3, it sends the vertical distance between ruled lines at that time to the ruled line information memory 5 and writes it in the storage area 14. Then, when the ruled line data at the lower right corner is read out from the document memory 1, the ruled line discrimination circuit 3 detects it and writes "1" into the corresponding bit of the ruled line information storage area 12 in the ruled line information memory 5. When "1" is set in all the bits at the four corners of the ruled line in the ruled line information storage area 12 in this way, "1" is written into the corresponding flag storage area 11 by a command from the CPU.

しかして、第4図aに示すように枠22内に
「東京都」の文字が書込まれている時に、その後
に「港」という文字を挿入する場合、CPUは文
書メモリ1から「都」の文字に続いて罫線データ
が読出された際に罫線情報メモリ5内のフラグ記
憶領域11を参照し、その罫線が4隅の罫線によ
り指定された領域の境界線を示す罫線か否かを判
断する。そして、CPUは上記フラグ記憶領域1
1の内容から指定された領域の境界線を示す罫線
であると判断した場合、その罫線は移動できない
ものとして第4図bに示すように挿入しようとす
る文字「港」を枠22内において「東京都」の次
の行に書込む。
Therefore, when the characters "Tokyo" are written in the frame 22 as shown in FIG. When the ruled line data is read following the character, the flag storage area 11 in the ruled line information memory 5 is referred to, and it is determined whether the ruled line indicates the boundary of the area specified by the ruled lines at the four corners. do. Then, the CPU uses the flag storage area 1 mentioned above.
If it is determined that the ruled line indicates the boundary line of the specified area from the contents of 1, the ruled line cannot be moved, and the character ``minato'' to be inserted is inserted in the frame 22 as shown in Figure 4b. Write on the line next to "Tokyo".

また第5図aに示すように罫線23が指定され
た領域の境界線を示す罫線でない場合、CPUは
「東京都」に続いて罫線23が文書メモリ1から
読出された時に、罫線23を1文字分移動して
「都」と罫線23との間に挿入文字「港」を書込
む。上記のように、フラグ記憶領域11の内容を
見ることによつてその罫線が移動できるものか否
かを容易に判断でき、それに応じた罫線処理を行
なうことができる。
Furthermore, as shown in FIG. Move by character and write the inserted character ``Minato'' between ``Miyako'' and the ruled line 23. As described above, by looking at the contents of the flag storage area 11, it can be easily determined whether or not the ruled line can be moved, and the ruled line processing can be performed accordingly.

上記第4図の例では1画面中に1つの枠22が
ある場合について説明したが、複数の枠例えば第
6図に示すように第1、第2の2つの枠31,3
2がある場合でも同様にしてその処理を行なうこ
とができる。第6図の場合には、2行目をサーチ
した時に、まず、第1の枠31の左上隅の罫線デ
ータが罫線判別回路3で検出され、メモリ5内い
記憶領域12の対応ビツトに“1”が書込まれる
と共にその時のアドレスが記憶領域15に書込ま
れる。そして、第1の枠31の左上隅の罫線から
右上隅の罫線までの横方向距離が距離計数回路4
で計数され、記憶領域13に書込まれる。この場
合の横方向距離は、3列目から9列目の7列分で
あり、各列が2バイト単位となつているので合計
14バイトとなる。次に4行目をサーチした時に第
2の枠32の左上隅の罫線データが検出され、メ
モリ5内に上記第1の枠31に対するものとは異
なるエリアにおいて記憶領域12の対応ビツトに
“1”が書込まれると共にその時のアドレスがア
ドレス記憶領域15に書込まれる。そして、第2
の枠32の左上隅の罫線から右上隅の罫線までの
横方向距離が距離計数回路4で計数され、記憶領
域13に書込まれる。この場合の横方向距離は、
12列目から16列目の5列で、10バイトである。そ
して、6行目をサーチした時に第2の枠32の左
下隅の罫線及び右下隅の罫線が検出されると共
に、横方向距離10バイト、縦方向距離6バイト
の計数が行なわれる。この時、罫線判別回路3
は、距離計数回路4で計数した横方向距離とメモ
リ5に書込んである第1の枠31及び第2の枠3
2に対する横方向距離との一致比較を行ない、一
致する方の枠32に対するメモリ5内のエリアに
左下隅、右下隅の罫線検出ビツトを立てると共に
記憶領域14に縦方向距離6バイトを書込む。さ
らに、8行目をサーチした時に同様にして第1の
枠31に対する横方向距離14バイト、縦方向距
離14バイトが計数されるので、計数した横方向
距離14バイトとメモリ5に書込んである第1の
枠31及び第2の枠32に対する横方向距離との
一致比較を行ない、一致する方の枠31に対する
メモリ5内のエリアに左下隅、右下隅の罫線検出
ビツトを立てると共に、記憶領域14に縦方向距
離14バイトを書込む。このようにして罫線情報
記憶領域12に対し、枠31,32の4隅の全ビ
ツトに“1”がセツトされ、対応するフラグ記憶
領域11に「1」が書込まれる。従つて、上記フ
ラグから枠31,32が指定された領域の境界線
を示すか否かの判断を容易に行なうことができ
る。また、第6図では枠31,32の横方向距離
が異なる場合について示したが、横方向距離が同
じ場合には、下側罫線の一致比較によつて横方向
距離が同じであると判断された時に、その検出罫
線データの基準となる左上隅の罫線アドレスを罫
線判断回路3において算出すると共に、その罫線
アドレスとメモリ5の記憶領域15に記憶してい
る罫線アドレスとを比較し、一致している方のメ
モリ5内のエリアに左下隅、右下隅の罫線検出ビ
ツトを立てると共に、縦方向距離を書込む。以上
の処理により枠の横方向距離が同じ場合であつて
もメモリ5の所定エリアに罫線情報を書込むこと
ができる。
In the example of FIG. 4 above, the case where there is one frame 22 in one screen has been explained, but for example, as shown in FIG.
Even if there is 2, the process can be performed in the same way. In the case of FIG. 6, when searching the second line, the ruled line data at the upper left corner of the first frame 31 is first detected by the ruled line discrimination circuit 3, and the corresponding bit in the storage area 12 in the memory 5 is written as “ 1'' is written, and the address at that time is also written to the storage area 15. Then, the horizontal distance from the upper left corner ruled line to the upper right corner ruled line of the first frame 31 is determined by the distance counting circuit 4.
It is counted and written to the storage area 13. In this case, the horizontal distance is for 7 columns from the 3rd column to the 9th column, and since each column is in units of 2 bytes, the total
It will be 14 bytes. Next, when the fourth line is searched, the ruled line data at the upper left corner of the second frame 32 is detected, and the corresponding bit of the storage area 12 is set to "1" in an area different from that for the first frame 31 in the memory 5. ” is written, and the address at that time is also written into the address storage area 15. And the second
The distance in the horizontal direction from the ruled line at the upper left corner of the frame 32 to the ruled line at the upper right corner is counted by the distance counting circuit 4 and written into the storage area 13. The lateral distance in this case is
It consists of 5 columns from the 12th column to the 16th column, and is 10 bytes. Then, when the sixth row is searched, the ruled line at the lower left corner and the ruled line at the lower right corner of the second frame 32 are detected, and a horizontal distance of 10 bytes and a vertical distance of 6 bytes are counted. At this time, the ruled line discrimination circuit 3
is the horizontal distance counted by the distance counting circuit 4 and the first frame 31 and second frame 3 written in the memory 5.
2 is compared with the horizontal distance, and the lower left corner and lower right corner ruled line detection bits are set in the areas in the memory 5 for the matching frame 32, and the vertical distance of 6 bytes is written in the storage area 14. Furthermore, when searching the 8th line, the horizontal distance of 14 bytes and the vertical distance of 14 bytes with respect to the first frame 31 are counted in the same way, so the counted horizontal distance of 14 bytes is written to the memory 5. A match comparison is made with the horizontal distances for the first frame 31 and the second frame 32, and ruled line detection bits are set in the lower left corner and lower right corner in the area in the memory 5 for the matching frame 31, and the storage area Write the vertical distance of 14 bytes to 14. In this way, "1" is set in all the bits at the four corners of the frames 31 and 32 in the ruled line information storage area 12, and "1" is written in the corresponding flag storage area 11. Therefore, it can be easily determined from the flags whether the frames 31 and 32 indicate the boundary line of the designated area. In addition, although FIG. 6 shows the case where the horizontal distances of the frames 31 and 32 are different, if the horizontal distances are the same, it is determined that the horizontal distances are the same by comparing the lower ruled lines. At this time, the ruled line address in the upper left corner, which is the reference for the detected ruled line data, is calculated in the ruled line judgment circuit 3, and the ruled line address is compared with the ruled line address stored in the storage area 15 of the memory 5 to find out whether they match. The ruled line detection bits at the lower left corner and the lower right corner are set in the area in the memory 5 that is located, and the vertical distance is written. Through the above processing, ruled line information can be written in a predetermined area of the memory 5 even when the horizontal distances of the frames are the same.

本発明によれば、文書データの入力位置が罫線
等の図形データに達した際でも図形データを気に
することなく文書データを入力することができる
ため、入力処理時あるいは編集処理時における操
作者の負担を軽減することができる。
According to the present invention, even when the input position of document data reaches graphic data such as a ruled line, the document data can be input without worrying about the graphic data. can reduce the burden of

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例を示すもので、第1図
は回路構成図、第2図は第1図における文書メモ
リの記憶楕成を示す図、第3図は第1図における
罫線情報メモリの記憶構成を示す図、第4図a,
b及び第5図a,bはデータ編集列を示す図、第
6図は1画面上に2つの枠がある場合の罫線情報
記憶動作を説明するための図である。 1……文書メモリ、3……罫線判別回路、5…
…罫線情報メモリ、21……CRT表示部、22
……枠、23……罫線。
The drawings show one embodiment of the present invention; FIG. 1 is a circuit configuration diagram, FIG. 2 is a diagram showing the storage structure of the document memory in FIG. 1, and FIG. 3 is a diagram showing the ruled line information memory in FIG. 1. A diagram showing the memory structure of FIG. 4a,
b and FIGS. 5a and 5b are diagrams showing data editing columns, and FIG. 6 is a diagram for explaining the ruled line information storage operation when there are two frames on one screen. 1... Document memory, 3... Ruled line discrimination circuit, 5...
... Ruled line information memory, 21 ... CRT display section, 22
...frame, 23...ruled line.

Claims (1)

【特許請求の範囲】[Claims] 1 文章データを入力する入力手段と、この入力
手段による文章データの入力位置が図形データが
入力されている位置に達した時に、その入力位置
の図形データが特定の図形データにより指定され
た領域の境界線を示す図形データか否かを判別す
る判別手段と、指定された領域の境界線を示す図
形データと判別された際に文章データの前記入力
位置を変更し、また、指定された領域の境界線を
示す図形データでないと判別された際に文章デー
タの前記入力位置を保持する入力位置制御手段と
を備えることを特徴とする文書処理装置。
1. An input means for inputting text data, and when the input position of the text data by this input means reaches the position where graphic data is input, the graphic data at that input position is in the area specified by the specific graphic data. A determining means for determining whether or not the graphic data indicates a boundary line; A document processing apparatus comprising: input position control means for holding the input position of text data when it is determined that the input position is not graphic data indicating a boundary line.
JP56164966A 1981-10-16 1981-10-16 Discriminating system for opening and closing of rule Granted JPS5866148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56164966A JPS5866148A (en) 1981-10-16 1981-10-16 Discriminating system for opening and closing of rule

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56164966A JPS5866148A (en) 1981-10-16 1981-10-16 Discriminating system for opening and closing of rule

Publications (2)

Publication Number Publication Date
JPS5866148A JPS5866148A (en) 1983-04-20
JPS6349263B2 true JPS6349263B2 (en) 1988-10-04

Family

ID=15803251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56164966A Granted JPS5866148A (en) 1981-10-16 1981-10-16 Discriminating system for opening and closing of rule

Country Status (1)

Country Link
JP (1) JPS5866148A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698345B2 (en) * 1986-07-15 1998-01-19 キヤノン株式会社 Document processing method
JPH0769900B2 (en) * 1989-03-20 1995-07-31 富士通株式会社 In-cell word wrap control method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5760381A (en) * 1980-09-29 1982-04-12 Canon Kk Character processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5760381A (en) * 1980-09-29 1982-04-12 Canon Kk Character processor

Also Published As

Publication number Publication date
JPS5866148A (en) 1983-04-20

Similar Documents

Publication Publication Date Title
US5513278A (en) Handwritten character size determination apparatus based on character entry area
US5796866A (en) Apparatus and method for editing handwritten stroke
JPS63500125A (en) Window border generation for bitmap graphics workstations
JPH024938B2 (en)
JPS6349263B2 (en)
JPS6316783B2 (en)
JPS60225891A (en) Information equipment
JP3167799B2 (en) Online handwritten character recognition device
JP2578747B2 (en) Handwritten information processing method
JPH0782530B2 (en) Handwriting recognition device
JP2606960B2 (en) Handwritten character display device and method
JPS6360671A (en) Document picture processor
JPS6170584A (en) Adaptive scrolling system for document
JPS59148089A (en) Agate character centering apparatus
JP2578748B2 (en) Handwritten information processing method
JP2595399B2 (en) Document processing method
JPS597992A (en) Display indication system with multi-window screen
JPH01147593A (en) Automatic window area setting for information retrieving screen
JPS6054708B2 (en) Handwritten character/figure recognition device
JPS58166441A (en) Display
JP2599433Y2 (en) Memory protection device for each memory board in a multiprocessor system
JPS63282564A (en) Japanese input processing system for window system
JPH0922445A (en) On-line handwritten character input method
JP2540798B2 (en) Character string display controller
JPS6246039B2 (en)