JPS6345820B2 - - Google Patents

Info

Publication number
JPS6345820B2
JPS6345820B2 JP58174709A JP17470983A JPS6345820B2 JP S6345820 B2 JPS6345820 B2 JP S6345820B2 JP 58174709 A JP58174709 A JP 58174709A JP 17470983 A JP17470983 A JP 17470983A JP S6345820 B2 JPS6345820 B2 JP S6345820B2
Authority
JP
Japan
Prior art keywords
error
recovery
ciu
data
error detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58174709A
Other languages
Japanese (ja)
Other versions
JPS6066722A (en
Inventor
Koji Tanigawa
Akira Taniguchi
Yutaka Takahashi
Masahide Sugano
Koichi Matsui
Atsushi Amano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP58174709A priority Critical patent/JPS6066722A/en
Priority to US06/649,527 priority patent/US4590924A/en
Priority to DE3433944A priority patent/DE3433944C2/en
Publication of JPS6066722A publication Critical patent/JPS6066722A/en
Publication of JPS6345820B2 publication Critical patent/JPS6345820B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、エラー検出回復回路、特に内視鏡
光源装置のエラー検出回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an error detection and recovery circuit, and particularly to an error detection circuit for an endoscope light source device.

内視鏡システムにおいて、光源装置内及び光源
装置と内視鏡カメラとの間で通信によりデータ及
び制御信号が授受され各種動作が実行されてい
る。このようなデータ及び制御信号の授受におい
て電気メス装置等が使用されるとデータ通信が乱
されデータ及び制御信号が正しく送受信されなく
なる。このため、エラー検出及びエラー回復をお
こなう必要がある。エラー回復においては、通信
を撹乱する要素がなくなつた時点で即時にエラー
回復することが望ましい。従つて、電気メス装置
が作動されているときには通信が不可となるので
光源装置及びカメラは共にAモード(通信を使用
しないモード)で作動され、電気メス装置が停止
された直後にBモード(通信を用いないモード)
に復帰されることが考えられる。そこで、常時に
エラー検出及び回復などの所謂エラー処理をおこ
なうことが必要となる。しかし常時、処理検出及
び回復処理がなされていると他のタスク(例え
ば、光源装置の照明光制御、エアーポンプ制御、
パネル表示制御)の実行が待たされたり、遅れた
りする。
In an endoscope system, data and control signals are exchanged within a light source device and between the light source device and an endoscope camera through communication, and various operations are executed. If an electric scalpel device or the like is used to transmit and receive such data and control signals, the data communication will be disrupted and the data and control signals will not be transmitted and received correctly. Therefore, it is necessary to perform error detection and error recovery. In error recovery, it is desirable to perform error recovery immediately when there are no longer any elements that disturb communication. Therefore, since communication is not possible when the electric scalpel device is in operation, both the light source device and the camera are operated in A mode (mode that does not use communication), and immediately after the electric scalpel device is stopped, they are switched to B mode (communication mode). (mode that does not use)
It is possible that it will be reinstated. Therefore, it is necessary to constantly perform so-called error processing such as error detection and recovery. However, if process detection and recovery processes are being performed all the time, other tasks (for example, illumination light control of a light source device, air pump control,
panel display control) is forced to wait or is delayed.

従つて、この発明の目的はエラー回復を迅速に
おこないしかもエラー回復においてエラー回復処
理以外の処理に実行時間の制約を与えることのな
い内視鏡光源装置のエラー検出回復回路を提供す
ることにある。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an error detection and recovery circuit for an endoscope light source device that quickly performs error recovery and does not impose execution time constraints on processes other than error recovery processing. .

以下図面を参照してこの発明の実施例を詳細に
説明する。
Embodiments of the present invention will be described in detail below with reference to the drawings.

第1図には内視鏡システムの通信系のブロツク
回路が示されている。この図によると、内視鏡1
1の接眼部にはアダプタ12を介して例えばスチ
ールカメラ13が装着される。また、アダプタ1
2には例えば、ビデオカメラ14が装着される。
内視鏡11のユニバーサルコード11aが光源装
置15に結合される。
FIG. 1 shows a block circuit of a communication system of an endoscope system. According to this diagram, endoscope 1
For example, a still camera 13 is attached to the first eyepiece via an adapter 12. Also, adapter 1
For example, a video camera 14 is attached to 2.
A universal cord 11a of the endoscope 11 is coupled to the light source device 15.

前記光源装置15にはホストコンピユータ
(HOST)16及びコミユニケーシヨンインター
フエイスユニツト(CIU)17が設けられてい
る。HOST16とCIU17とはデータバス18に
よつて接続されると共に信号ライン3,3,
STATUSによつて接続されている。カメラ13
及び14にはHOST及びCIUを1チツプに組込ん
だ回路19及び20が夫々設けられている。
The light source device 15 is provided with a host computer (HOST) 16 and a communication interface unit (CIU) 17. HOST 16 and CIU 17 are connected by data bus 18 and signal lines 3, 3,
Connected by STATUS. camera 13
and 14 are provided with circuits 19 and 20, respectively, which incorporate a HOST and a CIU into one chip.

前記内視鏡システムにおいて光源装置15とカ
メラ13及び14とで通信がおこなわれる。この
場合、光源装置15が親局となり、カメラ13,
14は子局となる。光源装置15のHOST16
とCIU17との間で通信を行なう場合、第2図に
示すフオーマツトに従つてデータが組立てられ
る。このデータフオーマツトによると、相手アド
レス、自己アドレス、データ長、テキストデータ
がN+3バイトで構成され、このデータ列の後に
サムチエツクデータSMDが付加される。サムチ
エツクデータSMDはデータ列の最初から最後ま
でのN+3バイトを桁上げを無視して加算された
加算結果(1バイト)の2の補数によつて構成さ
れ、N+4バイト目のデータとなる。
In the endoscope system, communication is performed between the light source device 15 and the cameras 13 and 14. In this case, the light source device 15 becomes the master station, and the camera 13,
14 is a slave station. HOST16 of light source device 15
When communicating between the CIU 17 and the CIU 17, data is assembled according to the format shown in FIG. According to this data format, the destination address, self address, data length, and text data are composed of N+3 bytes, and sum check data SMD is added after this data string. The sum check data SMD is composed of the two's complement of the addition result (1 byte) obtained by adding N+3 bytes from the beginning to the end of the data string, ignoring carry, and becomes the N+4th byte data.

光源装置15のHOST16とCIU17との間で
通信がおこなわれる場合にサムチエツクがおこな
われるがこの場合、第3図のフローチヤートに示
すようにCIUがサムチエツクエラーを検出したと
き1及至4のシーケンスに従つてエラー検出及び
回復モードが実行される。これに対してHOST
がサムチエツクエラーを検出したとき1→3→4
の順序に従つてエラー検出及び回復モードが実行
される。
A thumb check is performed when communication is performed between the HOST 16 of the light source device 15 and the CIU 17. In this case, as shown in the flowchart of FIG. 3, when the CIU detects a thumb check error, the sequence 1 to 4 is performed. An error detection and recovery mode is therefore implemented. On the other hand, HOST
1 → 3 → 4 when detects a thumb check error
The error detection and recovery mode is executed according to the order of .

エラー検出においては、第2図に示すSMDを
含む全てのデータ列(N+4バイト)が加算さ
れ、この加算結果が0ならばエラーなし(正常)
と判断され、0でなければエラー発生と判断され
る。第3図のフローに示すようにCIUがエラーを
検出するとCIU17はHOST16に対してデータ
の再送要求をおこなう。HOSTは再送要求を受
けるとCIU17をリセツトする。このCIU17を
リセツトする方法については後述する。CIU17
がリセツトされるとHOST16はデータを再送
する。一方、HOST16がエラー検出した場合、
HOST16はCIU17を直ちにリセツトしデータ
を再送する。
In error detection, all data strings (N+4 bytes) including the SMD shown in Figure 2 are added, and if the addition result is 0, there is no error (normal).
If it is not 0, it is determined that an error has occurred. As shown in the flowchart of FIG. 3, when the CIU detects an error, the CIU 17 requests the HOST 16 to resend data. When the HOST receives a retransmission request, it resets the CIU 17. A method for resetting this CIU 17 will be described later. CIU17
When the HOST 16 is reset, the HOST 16 retransmits the data. On the other hand, if HOST16 detects an error,
HOST 16 immediately resets CIU 17 and retransmits the data.

次にCIUをリセツトする方法について述べる。
CIUのリセツトは第4図に示すようにハード的に
おこなわれる。第4図によると、システム全体に
対するリセツト回路21の出力がCPU22及び
PPI(パラレルポートインターフエイス)23の
リセツト端子及びRに接続される。CPU22
とPPI23とはデータバス24によつて接続さ
れ、PPI23の出力はCIU17のリセツト端子
に接続される。
Next, we will discuss how to reset the CIU.
Resetting the CIU is performed by hardware as shown in Figure 4. According to FIG. 4, the output of the reset circuit 21 for the entire system is the CPU 22 and
Connected to the reset terminal of PPI (parallel port interface) 23 and R. CPU22
and PPI 23 are connected by a data bus 24, and the output of PPI 23 is connected to the reset terminal of CIU 17.

第4図の回路において、リセツト回路21によ
つてCPU22がリセツトされるとこのCPU22
がプログラム実行する間においてデータバス24
及びPPI23を介してCIU17をリセツトする。
即ち、リセツト回路21のリセツトタイミングか
ら独立してCPU22によつてCIU17はリセツ
トされる。またエラーが発生したときにはCPU
22のプログラムの実行に従つてCIU17はリセ
ツトされる。
In the circuit shown in FIG. 4, when the CPU 22 is reset by the reset circuit 21, the CPU 22 is reset.
data bus 24 while executing the program.
and resets the CIU 17 via the PPI 23.
That is, the CIU 17 is reset by the CPU 22 independently of the reset timing of the reset circuit 21. Also, when an error occurs, the CPU
The CIU 17 is reset according to the execution of the program No. 22.

第5図にはリセツトタイミングを示すタイムチ
ヤートが示されている。このタイムチヤートによ
ると電源が立上つているときにCPU22及びPPI
23がリセツトされCPU22の初期設定時間t
でセツトされる。におけるa及びbはCIU1
7がCPU22によつて任意にリセツトされた状
態を示している。
FIG. 5 shows a time chart showing the reset timing. According to this time chart, when the power is turned on, CPU22 and PPI
23 is reset and the initial setting time t of the CPU 22
is set. a and b in CIU1
7 indicates a state arbitrarily reset by the CPU 22.

第1図において、HOST16とCIU17との間
で通信がおこなわれているときノイズがデータに
混入しサムチエツクによりエラーが連続して検出
されるとCIU17は所定回数、例えば4回だけ直
ちにリセツトされ、それ以後、所定時間、例えば
1秒の間隔でエラーがなくなるまで断続的にリセ
ツトされる。このリセツトコントロールは
HOST16によつておこなわれる。このように
最初には数回高速でその後には一定時間毎にリセ
ツトがかけられることにより単発的に発生する雷
によるノイズ等によつて生ずるエラーからは高速
で回復がおこなわれ、また、電気メス装置等の作
動により連続的に発生するノイズによるエラーか
らの回復処理は他の処理の実行速度に影響を及ぼ
すことなくおこなえる。
In FIG. 1, when noise is mixed into the data during communication between the HOST 16 and the CIU 17 and errors are continuously detected by thumb check, the CIU 17 is immediately reset a predetermined number of times, for example four times, and then Thereafter, it is intermittently reset at intervals of a predetermined period of time, for example, one second, until the error disappears. This reset control
This is done by HOST16. In this way, the system is reset several times at high speed initially, and then at regular intervals, allowing for rapid recovery from errors caused by noise caused by lightning, etc. Recovery processing from errors caused by noise continuously generated by the operation of devices can be performed without affecting the execution speed of other processing.

第6図には、上述したエラー検出回復回路がハ
ード的に示されているがこれによるとデータは受
信バツフア25に入力され、この受信バツフア2
5のデータは判別バツフア26に転送されること
によりエラー検出回路27においてデータにエラ
ーがあるか否か判定される。このエラー検出回路
27にはSTATUS及びOS3の時間鑑視回路28
が接続され、この回路28の情報を受けてエラー
検出回路27は受信データのサムチエツク、タイ
ムオーバ及び受信データ再要求の有無等を調べデ
ータのエラー有無を判定する。尚、STATUSは
HレベルのときHOSTからCIUへ、そしてLレベ
ルのときCIUからHOSTへと通信方向変えること
を示している。このSTATUSが500m秒以上L
レベルとなつているとエラー発生として判定され
る。また、HOSTがIS3の出力後20m秒以内に
OS3を受信しないとエラー発生と判定される。
尚、IS3及びOS3は「データを送つた」及び
「データを受け取つた」ということを意味し通信
方向により両者は交換される。
In FIG. 6, the above-mentioned error detection and recovery circuit is shown in hardware. According to this, data is input to the reception buffer 25;
The data No. 5 is transferred to the determination buffer 26, and an error detection circuit 27 determines whether or not there is an error in the data. This error detection circuit 27 includes STATUS and a time checking circuit 28 of OS3.
is connected, and upon receiving the information from this circuit 28, the error detection circuit 27 checks the received data for a thumb check, a time-over, the presence or absence of a re-request for the received data, and determines whether or not there is an error in the data. Note that STATUS indicates that the communication direction is changed from HOST to CIU when it is at H level, and from CIU to HOST when it is at L level. This STATUS is L for 500ms or more
If the level is reached, it is determined that an error has occurred. Also, within 20ms after the output of IS3, HOST
If OS3 is not received, it is determined that an error has occurred.
Note that IS3 and OS3 mean "sent data" and "received data", and both are exchanged depending on the communication direction.

エラー検出回路27がエラーを検出すると計数
回路35及びANDゲート29へ検出信号を供給
する。計数回路35は検出信号からエラー発生回
数を計数する。計数回路35は4回以下のエラー
発生に対応する計数信号をANDゲート29に入
力する。ANDゲート29は4回以下のエラー信
号をORゲート30を介してCIUリセツト回路3
1に入力する。これにより、CIUはリセツトされ
る。エラー計数値が4を越えると計数回路35の
出力はインバータ32を介してタイマ33に供給
する。タイマ33はインバータ32を介した計数
回路35の出力に応答して作動し1秒毎に出力信
号を発生する。タイマ33の出力信号はORゲー
ト30を介してCIUリセツト回路31を1秒間隔
で付勢する。これによりCIUは1秒間隔でリセツ
トされ続ける。
When the error detection circuit 27 detects an error, it supplies a detection signal to the counting circuit 35 and the AND gate 29. The counting circuit 35 counts the number of times an error has occurred based on the detection signal. The counting circuit 35 inputs to the AND gate 29 a counting signal corresponding to the occurrence of four or less errors. The AND gate 29 sends the error signal of 4 times or less to the CIU reset circuit 3 via the OR gate 30.
Enter 1. This resets the CIU. When the error count value exceeds 4, the output of the counting circuit 35 is supplied to the timer 33 via the inverter 32. Timer 33 operates in response to the output of counting circuit 35 via inverter 32 and generates an output signal every second. The output signal of timer 33 energizes CIU reset circuit 31 via OR gate 30 at one second intervals. This causes the CIU to continue being reset at 1 second intervals.

エラー検出回路27によつてエラーが検出され
ない、即ちデータにエラーがなければ正しいデー
タが正データバツフア34に転送される。計数回
路35はエラー無しの場合リセツトされる。
If no error is detected by the error detection circuit 27, that is, if there is no error in the data, correct data is transferred to the primary data buffer 34. Counting circuit 35 is reset if there is no error.

以上説明したようにエラー検出初期においては
高速にてエラー検出及び回復がおこなわれ所定時
間以後ではエラー処理が比較的低速にてエラー発
生が停止するまでおこなわれるので単発瞬時に発
生するエラーに対しては高速で通信が正常に回復
され、連続的に発生するエラーに対しては他の処
理の実行時間に影響を与えないでエラー回復処理
が中断されることなくおこなわれる。
As explained above, in the initial stage of error detection, error detection and recovery are performed at high speed, and after a predetermined time, error processing is performed at a relatively low speed until the error stops occurring, so it is effective against errors that occur instantly. Communication is restored normally at high speed, and error recovery processing is performed without interruption in the case of errors that occur continuously without affecting the execution time of other processing.

尚、実施例では、光源装置のHOST−CIU間の
エラー検出回復として説明したがHOST−CIU間
にエラーが存在しなければ光源装置とカメラ間に
おけるエラー検出及び回復が同様な処理でおこな
われる。
Although the embodiment has been described as error detection and recovery between the HOST and CIU of the light source device, if there is no error between the HOST and CIU, error detection and recovery between the light source device and the camera are performed in the same way.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例に従つた内視鏡光
源装置のエラー検出回復回路を備えた内視鏡シス
テムのブロツク図、第2図はデータのフオーマツ
トを示す図、第3図はエラー検出回復のシーケン
スを示すフローチヤート図、第4図はCIUをリセ
ツトする回路系の回路図、第5図は第4図の回路
の動作タイミングを示すタイムチヤート図、そし
て第6図はエラー検出回復回路の回路図である。 11……内視鏡、12……アダプタ、13,1
4……カメラ、15……光源装置、16……ホス
トコンピユータ、17……コミユニユケーシヨン
インターフエイスユニツト。
FIG. 1 is a block diagram of an endoscope system equipped with an error detection and recovery circuit for an endoscope light source device according to an embodiment of the present invention, FIG. 2 is a diagram showing a data format, and FIG. 3 is a diagram showing an error detection circuit. Figure 4 is a flowchart showing the detection recovery sequence, Figure 4 is a circuit diagram of the circuit that resets the CIU, Figure 5 is a time chart showing the operation timing of the circuit in Figure 4, and Figure 6 is error detection and recovery. It is a circuit diagram of a circuit. 11...Endoscope, 12...Adapter, 13,1
4...Camera, 15...Light source device, 16...Host computer, 17...Communication interface unit.

Claims (1)

【特許請求の範囲】[Claims] 1 内視鏡光源装置に設けられ、データのエラー
を検出するエラー検出手段と、このエラー検出手
段によるエラー検出に応答してエラー回復をおこ
なうエラー回復手段と、前記エラー検出手段によ
つて検出されるエラーの発生回数を計数するエラ
ー回数計数手段と、このエラー回数計数手段によ
り計数されたエラー回数が所定値以下のとき前記
エラー回復手段によるエラー回復動作をエラー検
出後即時におこなわせ前記エラー回数が所定値を
越えるとき一定時間毎にエラー回復動作をおこな
わせる手段とを具備する内視鏡光源装置のエラー
検出回復回路。
1. Error detection means provided in the endoscope light source device to detect data errors; error recovery means for performing error recovery in response to error detection by the error detection means; and error detection means detected by the error detection means. an error number counting means for counting the number of errors that have occurred, and when the number of errors counted by the error number counting means is less than a predetermined value, the error recovery means performs an error recovery operation immediately after the error is detected; An error detection and recovery circuit for an endoscope light source device, comprising means for performing an error recovery operation at regular intervals when the error exceeds a predetermined value.
JP58174709A 1983-09-21 1983-09-21 Error detecting and restoring circuit of endoscope light source apparatus Granted JPS6066722A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58174709A JPS6066722A (en) 1983-09-21 1983-09-21 Error detecting and restoring circuit of endoscope light source apparatus
US06/649,527 US4590924A (en) 1983-09-21 1984-09-11 Endoscope system
DE3433944A DE3433944C2 (en) 1983-09-21 1984-09-15 Endoscopic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58174709A JPS6066722A (en) 1983-09-21 1983-09-21 Error detecting and restoring circuit of endoscope light source apparatus

Publications (2)

Publication Number Publication Date
JPS6066722A JPS6066722A (en) 1985-04-16
JPS6345820B2 true JPS6345820B2 (en) 1988-09-12

Family

ID=15983278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58174709A Granted JPS6066722A (en) 1983-09-21 1983-09-21 Error detecting and restoring circuit of endoscope light source apparatus

Country Status (1)

Country Link
JP (1) JPS6066722A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635738A (en) * 1986-06-04 1988-01-11 オリンパス光学工業株式会社 High frequency electric knife apparatus
WO2017122586A1 (en) * 2016-01-12 2017-07-20 オリンパス株式会社 Endoscopic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421108A (en) * 1977-07-18 1979-02-17 Matsushita Electric Ind Co Ltd Judging method of most suited delivery speed of modem
JPS5724142A (en) * 1980-07-21 1982-02-08 Mitsubishi Electric Corp Communication speed changeover method in facsimile communication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5421108A (en) * 1977-07-18 1979-02-17 Matsushita Electric Ind Co Ltd Judging method of most suited delivery speed of modem
JPS5724142A (en) * 1980-07-21 1982-02-08 Mitsubishi Electric Corp Communication speed changeover method in facsimile communication

Also Published As

Publication number Publication date
JPS6066722A (en) 1985-04-16

Similar Documents

Publication Publication Date Title
KR20000006576A (en) System and method for facilitating the sharing of resources such as storage subsystems among a plurality of host computers in a digital data processing system
JPH07311716A (en) Computer system,parallel port circuit for interfacing of peripheral device with computer system and its operating method
US9473273B2 (en) Memory system capable of increasing data transfer efficiency
JP2000076208A (en) Data transmitting and receiving device for executing data retransmission, and parallel processor system
JPH02149051A (en) Method of initiating and synchronizing communication link-interface and receiver for communication link
US4590924A (en) Endoscope system
JPS6345820B2 (en)
US7631136B2 (en) State negotiation method in PCI-E architecture
JP2602975B2 (en) Reception control device in start-stop synchronous communication
JPS6080336A (en) Endoscope image pickup system
JP3245552B2 (en) Transfer control system
JPH06350611A (en) Communication processing system
JPS62206657A (en) Inter-processor data transfer system
JP2953878B2 (en) Data transfer system
JPH06131134A (en) Printer device
JP2000259526A (en) Serial interface circuit
KR970001624B1 (en) Tag generation and its processing method in the packet switching system
JPS58225738A (en) Dispersion type transmission system
JP2630077B2 (en) Clock synchronous serial interface
JPS63228855A (en) Communication controller
CN117149679A (en) DMA communication device and DMA communication circuit
JPH09326782A (en) Serial communication method
JPS61244150A (en) High level procedure control system
JPS6080334A (en) Reset circuit of endoscope image pickup system
JPH064456A (en) Data transfer controller