JPS6344752A - Sheet with built-in semiconductor device - Google Patents

Sheet with built-in semiconductor device

Info

Publication number
JPS6344752A
JPS6344752A JP18901086A JP18901086A JPS6344752A JP S6344752 A JPS6344752 A JP S6344752A JP 18901086 A JP18901086 A JP 18901086A JP 18901086 A JP18901086 A JP 18901086A JP S6344752 A JPS6344752 A JP S6344752A
Authority
JP
Japan
Prior art keywords
insulating film
conductive
chip
conductive pattern
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18901086A
Other languages
Japanese (ja)
Other versions
JPH0530306B2 (en
Inventor
Kazuhiro Matsuzaki
松崎 和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18901086A priority Critical patent/JPS6344752A/en
Priority to US07/021,701 priority patent/US4783646A/en
Publication of JPS6344752A publication Critical patent/JPS6344752A/en
Publication of JPH0530306B2 publication Critical patent/JPH0530306B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

PURPOSE:To facilitate levelling connected parts accurately and improve electrical reliability by a method wherein hard conductor chips are provided between respective conductive patterns of facing insulating films and the conductive patterns are mutually connected. CONSTITUTION:An Ag paste pattern 32 is baked on 1st insulating film 31 and conductive adhesive is applied to a Schottky diode mounting position and a solder ball mounting position and semi-cured by heat. Then a Schottky diode chip 33 is die-mounted and a solder ball 36 is mounted. A through-hole 35 is drilled in the material of 2nd insulating film 34 and the 2nd insulating film 34 is laminated on the 1st insulating film 31. Conductive adhesive is applied to the top electrode 33' of the Schottky diode chip 33 and the through-hole which contains the solder ball 36 is filled with conductive adhesive 37 and the conductive adhesive is semi-cured by heat. An Ag paste pattern 39 is baked on 3rd insulating film 38 and the 3rd insulating film 38 is laminated on the 2nd insulating film 34 on the 1st insulating film 31 and the whole laminated films are subjected to thermocompression bonding by passing through heating compression rolls.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、念とえげ店舗における商品の盗難防止を図る
念めに展示商品に付着されるタグ(TAG )シートな
どに適用される半導体素子内蔵シートに係り、待に対向
する二枚のフィルムの41!パタ一ン相互間’rt気的
に接続する之めの構造に関するつ(従来の技術) デ・臂−ト等の店舗における商品盗難防止システムで使
用される従来のタグシートは、第2図(4)乃至(C)
に示すように構成されている。これらの図において、1
はポリイミド樹脂膜等の絶縁シートである。この絶縁シ
ート1の表面には、所定の導電性パターン2が形成され
ている。この4電性パターン2は、絶縁シート1の表面
にラミネートされた銅箔をエツチングして形成しtもの
で、三つの部分2I *22+23からなっている。1
f7:、、;−7,iノ?クーン2には・0.・ターン
に用立てらノ1−之半導体ダイオード素子3が半田付け
されている。
[Detailed Description of the Invention] [Purpose of the Invention (Industrial Application Field) The present invention relates to a tag (TAG) sheet etc. that is attached to displayed products in order to prevent the theft of products at stores. 41! of two films facing each other in relation to a sheet with built-in semiconductor elements applied to. (Prior art) A conventional tag sheet used in a product theft prevention system at a store such as a depot, etc. is shown in Fig. 2 (Prior art). 4) to (C)
It is configured as shown in . In these figures, 1
is an insulating sheet such as a polyimide resin film. A predetermined conductive pattern 2 is formed on the surface of this insulating sheet 1. This four-conductor pattern 2 is formed by etching a copper foil laminated on the surface of the insulating sheet 1, and consists of three parts 2I*22+23. 1
f7:,,;-7,iノ? Kuhn 2 has 0. - A semiconductor diode element 3 is soldered to the turn.

図中、4は牛田層を示している。この場合、ダイオード
素子3の端子は導電性パターン部分22の両端部分に接
続され、第2図(Qの等価回路に示すように導を性)e
ターン部分22と共にLC共振回路を構成している。そ
して、・ザターン部分21はこの共張回路の受信アンテ
ナ、・やターン部分23は送信アンテナとして機能する
。これら回路構成部分は、その上に熱圧着等の手段で被
覆された樹脂等の絶縁被膜で保護されている。
In the figure, 4 indicates the Ushida layer. In this case, the terminals of the diode element 3 are connected to both ends of the conductive pattern portion 22, and conductivity is maintained as shown in the equivalent circuit of FIG.
Together with the turn portion 22, it constitutes an LC resonant circuit. The turn portion 21 functions as a reception antenna of this co-wired circuit, and the turn portion 23 functions as a transmission antenna. These circuit components are protected by an insulating coating made of resin or the like coated thereon by means such as thermocompression bonding.

上記タグシートはデノや一ト等の店舗において、第3図
に示し念盗難防止システムに用いられるものである。そ
の概略を説明すると、タグシートは表面に値札等の印刷
を施され、店舗に陳列されている個々の商品に1個づつ
付着される。このタグシートは、レジで料金を支払っ之
ときに商品から取外すこととし、不正に取得した商品に
はそのまま残存するようにしておく。
The above-mentioned tag sheet is used in stores such as Deno and Hitoto in the anti-theft system shown in FIG. Briefly, a tag sheet has a price tag printed on its surface and is attached one by one to each product displayed in a store. This tag sheet is removed from the product when paying the fee at the cash register, and remains on the product that has been obtained illegally.

他方、店の適当な出口には図示のような検知装置を設置
しておく。図中、11は1.15 GHz程度の高周波
発信装置で、この高周波発信装置11 i’こ接続され
た送信アンテナ12が出口に張設されてAる。ま之、約
2.3 GHzの周波数を感知する高周波受信装置13
が設置され、この受信装置13に接続された受信アンテ
ナ14が前記送信アンテナ12に対向して張設されてい
る。そして、前記高周波発信装置11は、図示のように
人間が出口を過つ念ときに動作するようになっている。
On the other hand, a detection device as shown is installed at an appropriate exit of the store. In the figure, reference numeral 11 denotes a high frequency transmitting device of about 1.15 GHz, and a transmitting antenna 12 connected to this high frequency transmitting device 11i' is stretched at the exit. High frequency receiving device 13 that senses a frequency of approximately 2.3 GHz
is installed, and a receiving antenna 14 connected to this receiving device 13 is stretched across from the transmitting antenna 12. As shown in the figure, the high frequency transmitting device 11 is activated in case a person passes the exit.

そこで、不正に取得されてタグシートが付着したままの
商品、例えば図示のようにタグシート10が付着したま
まの上着を着た人間がこの出口を通過すると、次のよう
にして高周波受信装置13に接続され念警報装置15が
鳴動し、盗難を防止することができる。
Therefore, when a product that has been illegally acquired and has the tag sheet attached to it, for example, a person wearing a jacket with the tag sheet 10 attached as shown in the figure, passes through this exit, the high frequency receiving device 13, the alarm device 15 sounds, and theft can be prevented.

即ち、高周波発信装置11から発信され念高周波の電波
がタグシートの受信アンテナ部分21に受信され、これ
によってダイオード3とコイル部分22とからなるLC
共振回路が動作する。その結果、LCの値で決まる特定
周波数(受信装置13に合せて2.3 GHzに設定し
ておく)の電波が発信アンテナ部分23から送信される
。この高周波電波はアンテナ14に受信され、受信装置
13に検知されて警報装置15を動作させる。
That is, the high frequency radio waves transmitted from the high frequency transmitting device 11 are received by the receiving antenna section 21 of the tag sheet, whereby the LC consisting of the diode 3 and the coil section 22
The resonant circuit operates. As a result, a radio wave of a specific frequency determined by the value of LC (set to 2.3 GHz according to the receiving device 13) is transmitted from the transmitting antenna portion 23. This high frequency radio wave is received by the antenna 14, detected by the receiving device 13, and operates the alarm device 15.

上記従来のタグシートには次のような問題があり念O 第一の問題は、絶縁シート上にラミネートした銅箔を所
定のノ4ターンにエツチングして回路を形成している念
め、材料コスト及び製造コストが高く、また製造工程が
複雑で量産性に乏しいことである。
The conventional tag sheet mentioned above has the following problems.The first problem is that the circuit is formed by etching the copper foil laminated onto the insulating sheet into four predetermined turns. The cost and manufacturing cost are high, and the manufacturing process is complicated, making it difficult to mass-produce.

第二の問題は、絶縁シートの回路・々ターン上に半田付
けされた素子3が存在する之め、表面に凹凸が形成され
ることである。この之め、用途上から当然に要求される
薄型でヒが困難で、ま之品名等の印刷にも困難を生じる
The second problem is that since the soldered elements 3 are present on the circuits and turns of the insulating sheet, irregularities are formed on the surface. For this reason, it is difficult to maintain the thinness required for the purpose of use, and it is also difficult to print product names and the like.

第三の問題は、素子3を半田付けしているため取付は精
度が悪く、所定の回路性能を維持することが困難なこと
である。
The third problem is that since the element 3 is soldered, the mounting accuracy is poor and it is difficult to maintain a predetermined circuit performance.

これらの問題を解決すべく、本願出願人は特願昭61−
49911号出願により、薄型で平坦性に優れ、且つ高
精度の共振回路を有する安価なタグシートとして第4図
に示すような構造を提案している。即ち、このタグシー
トは、第一の絶縁フィルム21の表面に導電性ペースト
全印刷して形成されt所定の導t (3パターン22と
、この導電性パターン22を覆って前記第一の絶縁フィ
ルム21の表面ば貼り合せられ之第二の絶縁フィルム2
3と、前記23電件ノターン22の所定位置を露出させ
るように、この第二の絶縁フィルム23に開口され九ス
ルホール24と、このスルホール24のうちの一つに収
納されて前記導電性)!ターン22上にマウントされた
半導体ダイオードチップ25と、他のスルホール内部に
充填された導電性材料26と、所定の導電性パターン2
7が印刷された、絶縁フィルムであって、その導電性/
4’ターン27が前記半導体ダイオードチップ25と前
記スルホール内に充填された導電性材料26との間を接
続するように、前記第二の絶縁フィルム23上に貼り合
せられた第三の絶縁フィルム28とからなり、前記導電
性パターン22.27及び前記半導体ダイオードチップ
25がLC共振回路と、これに接続すれ念受信アンテナ
および送信アンテナとを構成していることを特徴として
いる。
In order to solve these problems, the applicant of the present application
No. 49911 proposes a structure as shown in FIG. 4 as an inexpensive tag sheet that is thin, has excellent flatness, and has a high-precision resonant circuit. That is, this tag sheet is formed by completely printing a conductive paste on the surface of a first insulating film 21, and a predetermined conductive pattern (3 patterns 22), and the first insulating film covering the conductive pattern 22. The second insulating film 2 is bonded to the surface of 21.
3, nine through-holes 24 are opened in the second insulating film 23 so as to expose a predetermined position of the 23rd electrical connection turn 22, and the conductive film is accommodated in one of the through-holes 24! A semiconductor diode chip 25 mounted on the turn 22, a conductive material 26 filled inside another through hole, and a predetermined conductive pattern 2.
7 is printed, the insulating film has conductivity/
a third insulating film 28 bonded onto the second insulating film 23 such that the 4' turn 27 connects between the semiconductor diode chip 25 and the conductive material 26 filled in the through hole; It is characterized in that the conductive patterns 22, 27 and the semiconductor diode chip 25 constitute an LC resonant circuit, and an optical receiving antenna and a transmitting antenna connected thereto.

しかし、上記し之ような第4図のタグシートには次のよ
うな問題点がある。(1)第2の、絶縁フィルム23の
ヌル−ホール部に充填される2svL性材料26は、別
のスルーホール24部内に収容でれて第1のe+フィル
ム21上にグイマウントされたダイオードチップzsの
厚さと略同じKなるように、たとえば200μm±10
μm8度の精度が要求される。この場合、導電性材料2
6の形成を導;性ペーストの印刷により行なうものとす
れば、1産に際して上記導電性ペーストの17さを上記
精度で制御することが困難であり、製造歩留りが低く、
上記精度を実現しようとすると製造コストが高くなる。
However, the tag sheet shown in FIG. 4 as described above has the following problems. (1) The 2svL material 26 filled in the null-hole portion of the second insulating film 23 is a diode chip that is housed in another through-hole 24 portion and is mounted on the first e+ film 21. For example, 200 μm ± 10 so that K is approximately the same as the thickness of zs.
An accuracy of 8 μm is required. In this case, conductive material 2
If the formation of the conductive paste is carried out by printing a conductive paste, it is difficult to control the thickness of the conductive paste with the above precision during one production, and the manufacturing yield is low.
Attempting to achieve the above accuracy increases manufacturing costs.

(2)仮に上記精度を実現してタグシートを製造したと
しても、第2の絶縁フィルム23のスルーホール内に導
電性パーストのみ全充填する構造では、2N、電性ペー
スト表面中央部に凹部(空隙部)29が生じ易く、導電
性ペーストと第3の絶縁フィルム28の導電性パターン
27との機械的接合力が十分に得られず、タグシートを
弓なりに曲げtようなときに上記接合力が弱い部分で電
気的にオープン不良が生じ易く、信頼性に乏しい。
(2) Even if the tag sheet is manufactured with the above precision, in a structure in which only the conductive paste is completely filled into the through holes of the second insulating film 23, there will be a recess (2N) in the center of the surface of the conductive paste. voids) 29 are likely to occur, and the mechanical bonding force between the conductive paste and the conductive pattern 27 of the third insulating film 28 cannot be obtained sufficiently, and when the tag sheet is bent into an arch, the above bonding force is Electrical open failures tend to occur at weak points, resulting in poor reliability.

(発明が解決しようとする問題点) 本発明は、上記したような相対向する絶縁フィルムの導
電性ノやターン相互間全導電性ペーストのみで接続する
ことに伴なう問題点を解決すべくなされたもので、量産
性に富み、製造歩留りが高く、信頼性が高く、薄型で平
坦性に優れた半導体素子内蔵シートを提供するものであ
る。
(Problems to be Solved by the Invention) The present invention aims to solve the above-mentioned problems associated with the conductivity of opposing insulating films and the connection between turns using only conductive paste. The present invention provides a sheet with built-in semiconductor elements that is highly mass-producible, has a high manufacturing yield, is highly reliable, is thin, and has excellent flatness.

[発明の構成] (問題点を解決する念めの手段) 本発明の半導体素子内蔵シートは、片面に所定の41性
ツクターンが導電性ペーストの印刷により形成された第
1の絶縁フィルムと、この第1の絶縁フィルムの導電性
パターン形成面に貼り合わされ、前記導電性パターンの
所定位置に対応して複数のスルーホールが開孔された第
2の絶縁フイルムト、この第2の絶縁フィルムのスルー
ホールの一部に収容されて前記導電性/4ターン上にマ
ウントされ、前記第2の絶縁フィルムの厚さに略等しい
高さを有する半導体素子チップと、同じく前記第2の絶
縁フィルムのスルーホールの一部に収容されて前記導電
性パターン上にマウントされ、前記第2の絶縁フィルム
の厚さに略等しい高さを有する硬性の4を体チップと、
この4を体チップを収容している上記スルーホールに充
填された導電性接着剤と、片面に所定の導電性パターン
が導電性ペーストの印刷により形成され、この導電性パ
ターンの一部が前記半導体素子チップの上端部電極およ
び前記4電体チップにそれぞれ電気的に接続され念状態
で前記第2の絶縁フィルム上に貼り合わされた第3の絶
縁フィルムとからなることを特徴とする。
[Structure of the Invention] (Preparatory Means for Solving Problems) The sheet with built-in semiconductor elements of the present invention comprises a first insulating film on one side of which a predetermined 41 conductive pattern is formed by printing a conductive paste; a second insulating film bonded to the conductive pattern-formed surface of the first insulating film and having a plurality of through holes formed therein corresponding to predetermined positions of the conductive pattern; the through holes in the second insulating film; a semiconductor element chip that is housed in a part of the conductive material and mounted on the conductive/four turn and has a height approximately equal to the thickness of the second insulating film; a rigid four-body chip housed in a portion and mounted on the conductive pattern and having a height approximately equal to the thickness of the second insulating film;
A conductive adhesive is filled in the through hole accommodating the chip, and a predetermined conductive pattern is formed on one side by printing a conductive paste, and a part of this conductive pattern is formed on the semiconductor chip. It is characterized by comprising a third insulating film electrically connected to the upper end electrode of the element chip and the four-electrode chip, respectively, and bonded on the second insulating film in a virtual state.

なお、上記各絶縁フィルムとしては樹脂フィルム全周い
ることができ、価格2よび特注の点からポリエステル樹
脂フィルムが特に好ましい。筐た、導電性ペーストとし
ては、半導体装置等の製造に広く用いられている半硬化
型の銀/エポキシ有脂系ペーストを用いることができる
Note that each of the above-mentioned insulating films may include a resin film all around, and a polyester resin film is particularly preferred from the viewpoint of cost and customization. As the conductive paste, a semi-hardened silver/epoxy fat-based paste that is widely used in the manufacture of semiconductor devices and the like can be used.

(作用) 相対向する絶縁フィルムの導電性パターンは、相互間に
介在する硬性の導電体チップおよび導電性接着剤により
電気的に接続される。したがって、導電性・々ターンを
導電性イーストの印刷により形成する場合に上記導電体
チップとの接続部分のレヘリングを容易且つ正確に行な
うことができ、量産性に富み、製造歩留りが高くなる。
(Function) The conductive patterns of the opposing insulating films are electrically connected by a hard conductive chip and a conductive adhesive interposed between them. Therefore, when conductive turns are formed by printing conductive yeast, leveling of the connecting portion with the conductive chip can be easily and accurately performed, and mass productivity is improved, resulting in a high manufacturing yield.

ま念、硬性の導電体チップおよび導電性接着剤が前記4
11!性パタ一ン相互間に充実状態で介在して導電性パ
ターン相互が機械的に十分に接合されているので、シー
トが弓なりに折り曲げられても上記導電性パターン相互
間接続部が電気的にオープン不良になるおそれは少なく
、信頼性は高い。
Please note that the hard conductive chip and conductive adhesive are
11! Since the conductive patterns are fully interposed between the conductive patterns and are sufficiently mechanically bonded to each other, even if the sheet is bent into an arch, the connection between the conductive patterns will remain electrically open. There is little risk of defects and high reliability.

(実施例) 以下、図面全参照して本発明の一実施例全詳細に説明す
る。
(Embodiment) Hereinafter, an embodiment of the present invention will be described in detail with reference to all the drawings.

第1図に示すタグシートにおいて、31は厚さが略15
0μmの第1の絶縁フィルム(本例では一すエステルフ
ィルム)であり、その片面(内面側)には導電性ペース
ト(本例ではAgペースト)の印刷により、所定の回路
パターンを有する導電性パターン32が形成されている
。この導電性パターン32の一部には、半導体素子チッ
プマウント部と導電体チップマウント部とが設けられて
おり、上記半導体素子チップマウント部にはショットキ
ーダイオードチップ33がグイマウントされて贋る。3
4は上記第1の絶縁フィルム31の導電性パターン形成
面に貼り合わされた(積層接着されfc)第2の絶縁フ
ィルム(本例ではポリエステルフィルム)であり、その
厚さは前記ショットキーダイオードチップ33の高さと
略同じ(約200趨)であり、前記半導体素子チップマ
ウント部および導電体チップマウント部にそれぞれ対応
してスルーホール35が開孔されており、このスルーホ
ール35の一部に前記ショットキーダイオードチップ3
3が収容されている。そして、前記導電体チップマクン
ト部に対応する上記第2の絶縁フィルム34のスルーホ
ールにその深さく第2の絶縁フィルム34の厚さ)に略
等しい高さを有する硬性の導電体チップ36が収容され
て前記導電体チップマウント部にマウントされて電気的
に接続されている。この導電体チップ36は、本例では
球状の半田(半田ゴール)が用いられているが、鋼球と
か円形のスルーホールに嵌合する円柱状の金属チップな
どであってもよい。さらに、上記半田ゴール36を収容
しているスルーホール内には導電性接着剤37が充填さ
れている。38は厚さが略150μmの第3の絶縁フィ
ルム(本例ではポリエステル)であり、その片面(内面
側)には導電性ペースト(本例ではAgペースト)の印
刷により所定の導電性パターン39が形成されており、
この導′を件パターン形底面が前記第2の絶縁フィルム
34上に貼り合わされて(積層接着されて)いる。この
場合、上記第3の絶縁フィルム38の導電性パターン3
9は、前記第2の絶縁フィルム34のスルーホール35
内に収容されているシ。
In the tag sheet shown in FIG. 1, 31 has a thickness of approximately 15 mm.
The first insulating film (in this example, an ester film) has a thickness of 0 μm, and one side (inner surface side) of the film is printed with a conductive paste (Ag paste in this example) to form a conductive pattern having a predetermined circuit pattern. 32 is formed. A part of the conductive pattern 32 is provided with a semiconductor element chip mount part and a conductor chip mount part, and a Schottky diode chip 33 is mounted on the semiconductor element chip mount part. 3
Reference numeral 4 denotes a second insulating film (a polyester film in this example) which is bonded (laminated and bonded fc) to the conductive pattern forming surface of the first insulating film 31, and its thickness is equal to that of the Schottky diode chip 33. The height is approximately the same as that of (approximately 200 lines), and through holes 35 are formed corresponding to the semiconductor element chip mount portion and the conductor chip mount portion, respectively, and the shot holes 35 are formed in a part of the through holes 35. key diode chip 3
3 is accommodated. Then, a hard conductive chip 36 having a depth and height approximately equal to the thickness of the second insulating film 34 is accommodated in the through hole of the second insulating film 34 corresponding to the conductive chip mount portion. is mounted on the conductor chip mount portion and electrically connected. In this example, spherical solder (solder goal) is used as the conductive chip 36, but it may also be a steel ball or a cylindrical metal chip that fits into a circular through hole. Furthermore, a conductive adhesive 37 is filled in the through hole accommodating the solder goal 36. 38 is a third insulating film (polyester in this example) with a thickness of approximately 150 μm, and a predetermined conductive pattern 39 is printed on one side (inner surface side) of a conductive paste (Ag paste in this example). is formed,
The pattern-shaped bottom surface of this conductor is laminated (laminated and bonded) onto the second insulating film 34. In this case, the conductive pattern 3 of the third insulating film 38
9 is a through hole 35 of the second insulating film 34
The shi that is housed within.

ットキーダイオードチップ33の上端部電極33′に電
気的に接続されると共に半田ゴール36に電気的に接続
されている。このように、スルーホール内の半田ゴール
36および導電性接着剤37を介して第3の絶縁フィル
ム38の導電性・ぞターン39と第1の絶縁フィルム3
1の4を性パターン32とが機械的に十分に接合された
状態で電気的に接続されることによって、全体としては
第2図(C)に示し九工うな等価回路を有するLC共振
回路と、これに接続され几受信アンテナパターンおよび
送信アンテナパターンが構成されている。
It is electrically connected to the upper end electrode 33' of the cut key diode chip 33 and also to the solder goal 36. In this way, the conductive groove 39 of the third insulating film 38 and the first insulating film 3 are connected via the solder goal 36 in the through hole and the conductive adhesive 37.
By electrically connecting 4 of 1 with the magnetic pattern 32 in a state where they are mechanically and sufficiently bonded, the entire structure becomes an LC resonant circuit having an equivalent circuit as shown in FIG. 2(C). , are connected to this to form a receiving antenna pattern and a transmitting antenna pattern.

なお、上記タグシートの製造工程の一例について概要を
述べる。先ず、第1の絶縁フィルム31の素材を第1の
ロールから連続的に供給し々から、上記フィルムの片面
に印刷ロールでAgペーストヲオフセット印刷して所定
・9ターンを形成する。続いて、上記フィルムをオーブ
ン中に通し、Agペーストパターン32を焼成する。次
に、スタンピングゾーンにおいて、上記フィルム上のシ
ョットキーダイオードマウント位置および半田ゴールマ
ウント位置に導電性接着剤全塗布し、側熱して半硬化状
態にする。矢に、マウントゾーンにおいて、ショットキ
ーダイオードチップ33をそのマウント位置にダイマウ
ントし、半田ゾール36全そのマウント位置にマウント
する。−万、第2の絶縁フィルム34の素材を第2のロ
ールから連続的に供給しながら、・9ンチング装置で所
定の位置にスルーホール35を穿設し、さらにフィルム
両面に転写ロールにより接着剤を塗布する0そして・第
1の絶縁フィルム31のAg−?−ストパターン形成面
上に第2の絶縁フィルム34を重ね合わせ、そのスルー
ホール35内に位置するジョツキ−タイオードチップ3
3の上端部電極33′上に導電性接着剤を塗布すると共
に、半田?−ル36を収容し念スルーホール内に半田ゾ
ール36の上面側から導電性接着剤37を充填し、この
導電性接着剤を加熱して生硬イヒ状態にする。−万、第
3の絶縁フィルム38の素材を第3のロールから連続的
に供給し々から、上記フィルムの片面に印刷ロールでA
gペーストをオフセット印刷して所定ノ等ターンを形成
する。続いて、上記フィルムをオーブン中に通し、 A
gペーストパターン39を焼成する。そして、上記第3
の絶縁フィルム38のAg d−スト・クターン形成面
を、前記第1の絶縁フィルム31上に重ね合わされた第
2の絶縁フィルム34上に重ね合わせ、この全体を加熱
加圧ロールに通して熱圧層することにより、ショットキ
ーダイオードチップ部および半田ゴール部に存在する半
硬化状態の導電性接着剤全完全に焼成し、第1図に示し
tよう々積層構造のタグシートの複数列が帯状に連なり
之ものを形成する。こうして得られた帯状のタグシート
全パンチング装置に送って個々のタグシートに切断する
ためのミシン目を施し、さらにスリッタ装置に送って一
列琳位毎に切り離した後、製品ロールに巻き取る。
An example of the manufacturing process for the above tag sheet will be briefly described. First, the material for the first insulating film 31 is continuously supplied from a first roll, and then Ag paste is offset printed on one side of the film using a printing roll to form nine predetermined turns. Subsequently, the film is passed through an oven to bake the Ag paste pattern 32. Next, in the stamping zone, a conductive adhesive is completely applied to the Schottky diode mount position and the solder goal mount position on the film, and is heated to a semi-cured state. In the mounting zone, the Schottky diode chip 33 is die-mounted at its mounting position, and the entire solder sol 36 is mounted at its mounting position. - While continuously supplying the material for the second insulating film 34 from the second roll, punch through holes 35 at predetermined positions using a punching device, and apply adhesive to both sides of the film using a transfer roll. 0 and Ag-? of the first insulating film 31. - Overlay the second insulating film 34 on the strike pattern forming surface, and place the jockey diode chip 3 in the through hole 35 of the second insulating film 34.
Apply conductive adhesive on the upper end electrode 33' of No. 3 and solder? - The conductive adhesive 37 is filled into the through-hole from the upper surface side of the solder sole 36, and the conductive adhesive is heated to a green hardened state. - 10,000, the material for the third insulating film 38 is continuously supplied from the third roll, and then a printing roll is applied to one side of the film.
G paste is offset printed to form predetermined equal turns. Next, pass the film through an oven, and
g. The paste pattern 39 is fired. And the third above
The Ag d-st cutan forming surface of the insulating film 38 is superimposed on the second insulating film 34 superimposed on the first insulating film 31, and the whole is passed through a heated pressure roll to be heated and pressed. By layering, the semi-hardened conductive adhesive present in the Schottky diode chip part and the solder goal part is completely baked, and multiple rows of tag sheets with a laminated structure as shown in Figure 1 are formed into a strip shape. form a series of things. The thus obtained belt-shaped tag sheet is sent to a punching device where perforations are made for cutting into individual tag sheets, and further sent to a slitter device where it is cut into rows and then wound into a product roll.

上記し次ように第1図の構造全有するタグシートは、第
4図に示し之タグシートの有する特長をそのまま有して
いる。即ち、第2の絶縁フィルム34が二枚の対向する
絶縁フィルム31.38間にスペーサとして挿入されて
いるので、シート表面に凹凸がなく、優れ几平坦性を有
している。したがって、表面に商品名や価格等を印刷し
て用いるというタグシートとしての用途に唖めて適して
いる。しかも、シ、ットキーダイオードチップ33を/
4’ツケージ化して独立の半導体デバイスとして組み込
むのでは々く、チップ自体をそのまま用いて絶縁フィル
ム31,34.311によ1>ノ々ツケージングし念状
態となっているので、タグシートを著しく薄くすること
ができる。
As described above, the tag sheet having the entire structure shown in FIG. 1 has the features of the tag sheet shown in FIG. 4 as they are. That is, since the second insulating film 34 is inserted as a spacer between the two opposing insulating films 31 and 38, the sheet surface has no irregularities and has excellent flatness. Therefore, it is suitable for use as a tag sheet in which product names, prices, etc. are printed on the surface. Moreover, the switch diode chip 33 is /
It is difficult to package the chip into a 4' package and incorporate it as an independent semiconductor device, but since the chip itself is used as it is and is being packaged with insulating films 31, 34, and 311, it is difficult to make the tag sheet extremely thin. can do.

ま念、上記実施例のタグシートは、二枚の対向する絶縁
フィルム31.38の導電性パターン32.39間の電
気的接続を、スペーサとして挿入されている絶縁フィル
ム34のスルーホール内に収容され念上記スルーホール
の深さと略同じ高さを有する導電体チップ36および導
電性接着剤37にエリ行なっているので、上記スルーホ
ール内に導電性ペーストのみを充填し之構造に比べて、
この導電性ペースト全印刷により形成する場合のレベリ
ングが困難であるという問題が生じる余地はなく、相対
向する二枚の絶縁フィルム31゜38の導電性パターン
32.39をAgペーストにより印刷する場合のレベリ
ングを容易に且つ正確に設定でき、量産性に富み、製造
歩留りが高く、コストダウンが可能になる。ま念、上記
実施例のタグシートは、弓なりに折り曲げた場合でも、
前記スルーホール内の導電体チップ36お工び導電性接
着剤37により相対向する導電性・9タ一ン相互間の機
械的接合および電気的接続が十分に維持されるので、オ
ープン不良が生じるおそれが少なく、信頼性が高い。
Please note that in the tag sheet of the above embodiment, the electrical connection between the conductive patterns 32 and 39 of two opposing insulating films 31 and 38 is accommodated in the through hole of the insulating film 34 inserted as a spacer. However, since the conductive chip 36 and the conductive adhesive 37 have approximately the same height as the depth of the through hole, compared to a structure in which only the conductive paste is filled in the through hole,
There is no problem of difficulty in leveling when the conductive paste is entirely printed, and when the conductive patterns 32 and 39 of the two facing insulating films 31 and 38 are printed using Ag paste. Leveling can be easily and accurately set, mass production is possible, manufacturing yield is high, and costs can be reduced. Please note that even when the tag sheet in the above example is folded into a bow,
Since the conductive chip 36 in the through hole and the conductive adhesive 37 sufficiently maintain the mechanical bond and electrical connection between the opposing conductive terminals, open defects occur. There is little risk and it is highly reliable.

なお、本発明の半導体素子内蔵シートは、上記実施例の
タグシートに限らず、半導体素子チップを内蔵し、所定
の回路を形成するための導電性パターンを有するシート
一般(ICカードも含む)に適用できる。
Note that the sheet with a built-in semiconductor element of the present invention is not limited to the tag sheet of the above embodiment, but can also be applied to sheets in general (including IC cards) that have a built-in semiconductor element chip and a conductive pattern for forming a predetermined circuit. Applicable.

[発明の効果コ 上述したように本発明の半導体素子内蔵シートによれば
、相対向する絶縁フィルムの導電性パターン相互間に硬
性の導電体チップを介在させて電気的に接続するように
し念ので、上記導電性/4’ターンを導電性ペーストの
印刷により形成する場合に上記導電体チップとの接続部
分のレベリング全容易且つ正確に行なうことができ、量
産性に富み、製造歩留′りが高くなる。しかも、上記シ
ートを弓なりに折り曲げた場合に、上記導電体チップを
介在させた導電性パターン相互接続部は電気的なオープ
ン不良になるおそれが少々く、信頼性が高くなる。
[Effects of the Invention] As described above, according to the sheet with built-in semiconductor elements of the present invention, a hard conductive chip is interposed between the conductive patterns of the opposing insulating films to make electrical connection. When the conductive/4' turn is formed by printing a conductive paste, the leveling of the connection part with the conductive chip can be easily and accurately performed, and it is suitable for mass production and has a low manufacturing yield. It gets expensive. Furthermore, when the sheet is bent into a bow, the electrically conductive pattern interconnections with the conductive chips interposed therebetween are less likely to cause electrical open failures, and thus have higher reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係るタグシートを示す断面
図、第2図(4)は従来のタグシートの内部の回路ツヤ
ターンを透視して示す平面図、第2図(B)は同図(4
)のB−B線に溢う断面図、第2図(Cりは同図(4)
の回路/4’ターンの等価回路図、第3図はタグシート
ラ用いた盗1!防止システムを説明するために示す図、
第4図は現在提案中のタグシートを示す断面図である。 31・・・第1の絶縁フィルム、32.39・・・導電
性パターン、33・・・ダイオードチップ、34・・・
第2の絶縁フィルム、35・・・スルーホール、36・
・・導電体チップ(半田ポール)、37・・・導電性接
着剤、38・・・第3の絶縁フィルム。 出願人代理人  弁理士 鈴 江 武 彦ゴ ゴ1 第1図 vB      1 (A) (B)        (() 第2図
FIG. 1 is a sectional view showing a tag sheet according to an embodiment of the present invention, FIG. 2 (4) is a plan view showing the circuit glossy turn inside the conventional tag sheet, and FIG. 2 (B) is Same figure (4
) cross-sectional view along the line B-B, Figure 2 (C is the same figure (4)
Circuit / 4' turn equivalent circuit diagram, Figure 3 is a stealth 1 using tag sheeter! A diagram shown to explain the prevention system,
FIG. 4 is a sectional view showing a tag sheet currently being proposed. 31... First insulating film, 32.39... Conductive pattern, 33... Diode chip, 34...
second insulating film, 35... through hole, 36...
...Conductor chip (solder pole), 37...Conductive adhesive, 38...Third insulating film. Applicant's agent Patent attorney Takehiko Suzue Gogo 1 Figure 1vB 1 (A) (B) (() Figure 2

Claims (3)

【特許請求の範囲】[Claims] (1)片面に所定の導電性パターンが導電性ペーストの
印刷により形成された第1の絶縁フィルムと、この第1
の絶縁フィルムの導電性パターン形成面に貼り合わされ
、前記導電性パターンの所定位置に対応して複数のスル
ーホールが開孔された第2の絶縁フィルムと、この第2
の絶縁フィルムのスルーホールの一部に収容されて前記
導電性パターン上にマウントされ、上記第2の絶縁フィ
ルムと略同じ高さを有する半導体素子チップと、同じく
前記第2の絶縁フィルムのスルーホールの一部に収容さ
れて前記導電性パターン上にマウントされ、上記第2の
絶縁フィルムと略同じ高さを有する硬性の導電体チップ
と、この導電体チップを収容している前記スルーホール
に充填された導電性接着剤と、片面に所定の導電性パタ
ーンが導電性ペーストの印刷により形成され、この導電
性パターンの一部が前記半導体素子チップの上端部電極
および前記導電体チップにそれぞれ電気的に接続された
状態で前記第2の絶縁フィルム上に貼り合わされた第3
の絶縁フィルムとからなることを特徴とする半導体素子
内蔵シート。
(1) A first insulating film having a predetermined conductive pattern formed on one side by printing conductive paste;
a second insulating film bonded to the conductive pattern forming surface of the insulating film and having a plurality of through holes opened corresponding to predetermined positions of the conductive pattern;
a semiconductor element chip that is housed in a part of the through hole of the insulating film and mounted on the conductive pattern and has approximately the same height as the second insulating film; and a through hole of the second insulating film. a hard conductive chip mounted on the conductive pattern and having approximately the same height as the second insulating film; and filling the through hole housing the conductive chip. A predetermined conductive pattern is formed on one side of the conductive adhesive by printing a conductive paste, and a part of this conductive pattern is electrically connected to the upper end electrode of the semiconductor element chip and the conductive chip, respectively. a third insulating film bonded to the second insulating film while being connected to the third insulating film;
A sheet with a built-in semiconductor element, characterized by comprising an insulating film.
(2)前記導電体チップは球状の半田であることを特徴
とする特許請求の範囲第1項記載の半導体素子内蔵シー
ト。
(2) A sheet with a built-in semiconductor element according to claim 1, wherein the conductor chip is a spherical solder.
(3)前記半導体素子チップはショットキーダイオード
チップであり、前記第1の絶縁フィルムの導電性パター
ン、第3の絶縁フィルムの導電性パターン、前記ショッ
トキーダイオードチップおよび前記導電体チップが接続
された回路は、LC共振回路とこれに接続された受信ア
ンテナおよび送信アンテナを構成していることを特徴と
する前記特許請求の範囲第1項または第2項記載の半導
体素子内蔵シート。
(3) The semiconductor element chip is a Schottky diode chip, and the conductive pattern of the first insulating film, the conductive pattern of the third insulating film, the Schottky diode chip, and the conductive chip are connected. 3. The semiconductor element built-in sheet according to claim 1, wherein the circuit comprises an LC resonant circuit and a receiving antenna and a transmitting antenna connected to the LC resonant circuit.
JP18901086A 1986-03-07 1986-08-12 Sheet with built-in semiconductor device Granted JPS6344752A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18901086A JPS6344752A (en) 1986-08-12 1986-08-12 Sheet with built-in semiconductor device
US07/021,701 US4783646A (en) 1986-03-07 1987-03-04 Stolen article detection tag sheet, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18901086A JPS6344752A (en) 1986-08-12 1986-08-12 Sheet with built-in semiconductor device

Publications (2)

Publication Number Publication Date
JPS6344752A true JPS6344752A (en) 1988-02-25
JPH0530306B2 JPH0530306B2 (en) 1993-05-07

Family

ID=16233788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18901086A Granted JPS6344752A (en) 1986-03-07 1986-08-12 Sheet with built-in semiconductor device

Country Status (1)

Country Link
JP (1) JPS6344752A (en)

Also Published As

Publication number Publication date
JPH0530306B2 (en) 1993-05-07

Similar Documents

Publication Publication Date Title
JP4494771B2 (en) Smart label and smart label web
EP1117067B1 (en) Ic card
JP5444261B2 (en) Method for manufacturing a chip module
JP2700172B2 (en) Method and apparatus for continuously assembling strips having a pattern
US9960512B2 (en) Flexible circuit board and device
US6367143B1 (en) Coil element and method for manufacturing thereof
JP4071626B2 (en) Smart label web and manufacturing method thereof
US20060249832A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2005129019A (en) Ic card
JP2001043336A (en) Ic card
JP2001028036A (en) Semiconductor device and its manufacture
US20020018880A1 (en) Stamping foils for use in making printed circuits and radio frequency antennas
JP2001217380A (en) Semiconductor device and its manufacturing method
US20090173793A1 (en) Ic module, ic inlet, and ic mounted body
US20030016506A1 (en) Non-contact type IC card and flat coil used for the same
JPH08138022A (en) Thin composite ic card and its production
JPH11250214A (en) Method for mounting parts, ic card and its manufacture
JP2000235635A (en) Capacitor built-in non-contact type ic card and its manufacture
JP4774636B2 (en) IC module, IC card having IC module, and manufacturing method
JP2009302707A (en) Semiconductor device and substrate
JPS6344752A (en) Sheet with built-in semiconductor device
JP2002280744A (en) Method for manufacturing part with already mounted multilayer electronic component, completed product with already mounted multilayer electronic component and method for manufacturing the same
JP2001093934A (en) Method of manufacturing parts mounted with semiconductor part and finished product mounted with semiconductor part, and finished product mounted with semiconductor part
JPH0773282A (en) High frequency circuit device
KR20070055606A (en) Method for micropackaging of electrical or electromechanical devices and micropackage