JPS634194B2 - - Google Patents

Info

Publication number
JPS634194B2
JPS634194B2 JP55141411A JP14141180A JPS634194B2 JP S634194 B2 JPS634194 B2 JP S634194B2 JP 55141411 A JP55141411 A JP 55141411A JP 14141180 A JP14141180 A JP 14141180A JP S634194 B2 JPS634194 B2 JP S634194B2
Authority
JP
Japan
Prior art keywords
rhythm
counter
signal
octave
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55141411A
Other languages
Japanese (ja)
Other versions
JPS5764792A (en
Inventor
Koichi Uryu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawai Musical Instrument Manufacturing Co Ltd
Original Assignee
Kawai Musical Instrument Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawai Musical Instrument Manufacturing Co Ltd filed Critical Kawai Musical Instrument Manufacturing Co Ltd
Priority to JP55141411A priority Critical patent/JPS5764792A/en
Publication of JPS5764792A publication Critical patent/JPS5764792A/en
Publication of JPS634194B2 publication Critical patent/JPS634194B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 本発明は自動アルペジオ装置に関し、とくにリ
ズムカウンタからの所定計数値を押鍵検出回路か
らのオクターブ信号に前記計数値と同期して加算
し、たとえばアルペジオ音が32音符毎に出力され
るとともに4分音符毎にオクターブが上昇してい
く自動アルペジオ装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic arpeggio device, and more particularly to an automatic arpeggio device that adds a predetermined count value from a rhythm counter to an octave signal from a key press detection circuit in synchronization with the count value, so that, for example, an arpeggio tone is added every 32 notes. This relates to an automatic arpeggio device that outputs an octave and raises the octave for each quarter note.

従来、アルペジオ音を自動的に得る方法とし
て、本出願人により特開昭51−78316、特開昭49
−118412、特開昭49−101013等が提案されている
が、いずれも多数のゲート回路と多数の配線数に
より配線作業が煩雑となり信頼性にも問題を生
じ、また楽音信号ラインを長く引き回すため雑音
に対する配慮も必要となる。また集積回路に不適
な構成であり、回路の信頼性の向上と小形化を妨
げる結果となつている。
Conventionally, as a method for automatically obtaining arpeggio sounds, the present applicant has disclosed Japanese Patent Application Laid-Open Nos. 51-78316 and 1973
-118412, JP-A-101013, etc. have been proposed, but in both cases the wiring work is complicated due to the large number of gate circuits and the large number of wires, which causes problems in reliability. Consideration must also be given to noise. Furthermore, the structure is not suitable for integrated circuits, and this results in impeding improvements in reliability and miniaturization of circuits.

これに対し本出願人は特願昭52−6939号「パタ
ーン演奏装置」を提案し、カウンタを含む簡単な
回路によつて押鍵されたキースイツチによる良質
のアルペジオ音を複数オクターブに亘つて得るこ
とができた。
In response to this, the present applicant has proposed a pattern performance device in Japanese Patent Application No. 52-6939, which uses a simple circuit including a counter to produce high-quality arpeggio sounds over multiple octaves by pressing a key switch. was completed.

第1図はこの提案例を示したものである。その
概略を説明すると、高速クロツク発生器1のクロ
ツクはAND回路9を通し12進カウンタ2に入り
カウントされ、その数値は12ラインデコーダ3に
入り、出力端子〜のうちどれか1つの端子に
出力を出す。このラインデコーダ3の出力はそれ
ぞれ伴奏鍵盤の各キースイツチ5a〜5l,5m
〜5uのオクターブの各音対応に並列に接続され
ている。図では2オクターブ5a〜5lはC〜
B,5m〜5uはCH〜BHにそれぞれ対応して示
される。このようにしてキースイツチの接点5a
〜5uの一方をラインデコーダ3の出力端子に接
続し、他方を全てOR回路6に接続し、その出力
はラツチ回路7とフリツプフロツプ(FF)8の
リセツト端子に送られる。このようにして押鍵し
たキースイツチに対応したラインデコーダ3の出
力端子に“1”が出力されると、この信号はOR
回路6を通つてラツチ回路7へラツチ信号を送つ
てこの時のカウンタ2の出力を記憶保持するとと
もにFF8をリセツト状態に反転しAND回路9を
閉じる。このため、高速クロツクは1時停止し、
押されたキースイツチに対応した2進化信号が音
名指定信号として出力端子から取出される。
Figure 1 shows an example of this proposal. To explain the outline, the clock from the high-speed clock generator 1 passes through the AND circuit 9, enters the hexadecimal counter 2, and is counted.The resulting value enters the 12-line decoder 3, and is output to one of the output terminals. issue. The output of this line decoder 3 is transmitted to each key switch 5a to 5l, 5m of the accompaniment keyboard.
They are connected in parallel to correspond to each tone of the ~5u octave. In the figure, 2 octaves 5a-5l are C~
B, 5m to 5u are shown corresponding to C H to B H , respectively. In this way, the key switch contact 5a
5u is connected to the output terminal of the line decoder 3, and the other is connected to the OR circuit 6, the output of which is sent to the reset terminal of the latch circuit 7 and flip-flop (FF) 8. When "1" is output to the output terminal of the line decoder 3 corresponding to the key switch pressed in this way, this signal is OR
A latch signal is sent to the latch circuit 7 through the circuit 6 to store and hold the output of the counter 2 at this time, and also inverts the FF 8 to the reset state and closes the AND circuit 9. Therefore, the high-speed clock stops at 1 o'clock,
A binary signal corresponding to the pressed key switch is taken out from the output terminal as a pitch name designation signal.

この後、端子10からリズムパルスが入つてき
てFF8をセツトするまでカウンタ2はカウント
を停止したままである。リズムパルスが入つてき
てFF8がセツト状態になると、カウンタ2は再
びカウントを開始し次の押されているキースイツ
チを捜しにかかる。このように12進カウンタ2が
高速クロツクとリズムパルスにより12カウントを
行なうと4進カウンタ4の出力値が1つ増えオク
ターブが1つ上つたことを示す。すなわち、4進
カウンタ4の出力は“00”から“11”までの数値
を出力してオクターブの指定を行なう。この構成
により簡単な回路で数オクターブに亘るアルペジ
オ音が得られ、しかも多種多様なパターンが得ら
れる。さらに2進化信号で処理されるので集積回
路化にも適しており、また楽音信号を2進化信号
で得るようにしたので、多数のゲート回路を必要
とせず、配線数も減少し当初の自動アルペジオ装
置の欠点を解消することができた。
Thereafter, the counter 2 continues to stop counting until a rhythm pulse is input from the terminal 10 and FF8 is set. When a rhythm pulse is received and FF8 is set, the counter 2 starts counting again and searches for the next pressed key switch. When the hexadecimal counter 2 counts 12 in this way using the high speed clock and rhythm pulse, the output value of the quaternary counter 4 increases by one, indicating that the octave has gone up by one. That is, the quaternary counter 4 outputs numerical values from "00" to "11" to specify the octave. With this configuration, arpeggio sounds spanning several octaves can be obtained with a simple circuit, and a wide variety of patterns can also be obtained. Furthermore, since it is processed as a binary signal, it is suitable for integrated circuits, and since the musical tone signal is obtained as a binary signal, there is no need for many gate circuits and the number of wires is reduced, making it possible to create an automatic arpeggio. We were able to eliminate the shortcomings of the device.

通常リズムパルスは1小節を32区分し、32分音
符毎のパターンで打出し4分音符が1拍として構
成されている。
Normally, a rhythm pulse is divided into 32 sections, with each 32nd note being struck in a pattern, and each quarter note being one beat.

前記特願昭52−6939によれば、端子10から32
分音符のリズムパルスが入力される度に、高速ク
ロツクにより12ラインデコーダを動作させ押鍵し
たキースイツチを探す。そして、12ラインの走査
を順次繰り返し、その後にオクターブを上昇して
いく。このような構成であると、アルペジオ音を
リズムの32分音符毎に発音するが、オクターブが
上昇するタイミングは押鍵数により異なる。また
押鍵を3本にするにしても、3リズムパルス毎に
オクターブが上昇していくが、拍子または小節に
同期しないため音楽的に不自然なものとなる欠点
がある。
According to the above-mentioned patent application No. 52-6939, terminals 10 to 32
Every time a diacritic rhythm pulse is input, a 12-line decoder is activated by a high-speed clock to search for the pressed key switch. Then, the 12-line scan is repeated in sequence, and then the octave is ascended. With this configuration, an arpeggio sound is generated every 32nd note of the rhythm, but the timing at which the octave rises varies depending on the number of keys pressed. Furthermore, even if three keys are pressed, the octave rises every three rhythm pulses, but there is a drawback that the music is unnatural because it is not synchronized with the beat or bar.

本発明の目的は拍子等に同期してアルペジオ音
のオクターブを上昇するようにした自動アルペジ
オ装置を提供することである。
SUMMARY OF THE INVENTION An object of the present invention is to provide an automatic arpeggio device that increases the octave of an arpeggio sound in synchronization with a beat or the like.

前記目的を達成するため、本発明の自動アルペ
ジオ装置はリズムパルス発振器からのリズムパル
スを計数し、記憶回路に格納されたリズムパター
ンを読出すリズムカウンタ、押鍵に対応する鍵ス
イツチを前記リズムパルスに同期したパルスで走
査し、前記リズムカウンタの計数値に同期してオ
クターブ信号と音名信号とを出力する押鍵検出手
段、該押鍵検出手段からのオクターブ信号に、前
記リズムカウンタの所定の計数値を加算する手
段、該加算されたオクターブ信号と前記押鍵検出
手段からの音名信号とにより楽音を出力する音
源、該音源から出力される楽音を前記リズムカウ
ンタに同期したパルスで開閉するゲート回路、と
を具えたことを特徴とするものである。
In order to achieve the above object, the automatic arpeggio device of the present invention includes a rhythm counter that counts rhythm pulses from a rhythm pulse oscillator and reads out a rhythm pattern stored in a memory circuit, and a key switch that corresponds to a pressed key according to the rhythm pulses. key press detection means scans with a pulse synchronized with the count value of the rhythm counter and outputs an octave signal and a note name signal in synchronization with the count value of the rhythm counter; means for adding a counted value; a sound source for outputting a musical tone based on the added octave signal and the note name signal from the key press detection means; and opening and closing of the musical tone output from the sound source with pulses synchronized with the rhythm counter. The invention is characterized by comprising a gate circuit.

以下本発明を実施例につき詳述する。 The present invention will now be described in detail with reference to examples.

第2図は本発明の実施例の構成を示す説明図で
ある。
FIG. 2 is an explanatory diagram showing the configuration of an embodiment of the present invention.

本実施例では、1拍子に当る32分音符8個のう
ち数個で1オクターブ分を出力し、1拍毎に順次
オクターブを上昇していくものである。
In this embodiment, several of the eight 32nd notes corresponding to one beat output one octave, and the octave is sequentially increased for each beat.

同図において、リズムパルス発振器11からの
パルスをリズムカウンタ12によりカウントし、
32分音符、小節、拍子の各計数値をリズムパター
ン記憶回路13に送り対応するリズムパターンを
読出し、リズム音源14よりそのリズム音を増幅
器15を介しスピーカ16より放音する。この構
成は通常のリズム発生器のとおりである。
In the figure, pulses from a rhythm pulse oscillator 11 are counted by a rhythm counter 12,
The counted values of 32nd notes, bars, and beats are sent to the rhythm pattern storage circuit 13, the corresponding rhythm pattern is read out, and the rhythm sound is emitted from the rhythm sound source 14 through the amplifier 15 and the speaker 16. This configuration is the same as that of a normal rhythm generator.

次に鍵盤17で押鍵された鍵スイツチを押鍵検
出回路18で走査し押鍵を検出する。そしてリズ
ムカウンタ12からの32分音符に同期したパルス
を入力して該検出回路18よりオクターブ2ビツ
ト、音名4ビツトより成る押鍵信号を順次出力し
てそれぞれラツチ回路19に記憶させる。オクタ
ーブ信号はリズムカウンタ12からの拍子に対応
した計数値を加算器20により加算され、音名信
号と一縮に音源21に出力される。音源21から
の楽音信号はゲート回路22によりリズムカウン
タ12からの32分音符と同期がとられ出力され
る。
Next, a key switch pressed on the keyboard 17 is scanned by a key press detection circuit 18 to detect a key press. A pulse synchronized with the 32nd note from the rhythm counter 12 is input, and the detection circuit 18 sequentially outputs a key press signal consisting of 2 bits for an octave and 4 bits for a note name, and stores them in the latch circuit 19. The octave signal has a count value corresponding to the beat from the rhythm counter 12 added thereto by an adder 20, and is output to the sound source 21 together with the pitch name signal. The musical tone signal from the sound source 21 is synchronized with the 32nd note from the rhythm counter 12 by the gate circuit 22 and output.

いま、音名C、E、G、Bbの加算(C7コード)
の場合を考えると、最初の1拍子目の拍子計数値
は(0、0)を出力する。押鍵信号は最低オクタ
ーブ(00)〜最高オクターブ(11)とし、C〜Bを
(0000)から(1011)まで割当てる。C、E、G、
Bbを最低オクターブで押鍵したとすると、C
(000000)、E(000100)、G(000111)、Bb
(001010)の押鍵信号が32分音符に対応したリズ
ムカウンタ12のパルスに同期して押鍵検出回路
18より出力される。この押鍵信号は拍子計数値
の(00)と加算された後音源21に出力され、
CEGBbの音が順次出力される。
Now, add the note names C, E, G, B b (C 7 chord)
Considering the case, the first beat count value outputs (0, 0). The key press signal is the lowest octave (00) to the highest octave (11), and C to B are assigned from (0000) to (1011). C, E, G,
If you press B b in the lowest octave, then C
(000000), E (000100), G (000111), B b
A key press signal (001010) is output from the key press detection circuit 18 in synchronization with the pulse of the rhythm counter 12 corresponding to the 32nd note. This key press signal is added to the beat count value (00) and then output to the sound source 21.
The sounds of CEGB b are output sequentially.

次に2拍目では拍子計数値が(01)となり、1
オクターブ上のCEGBbが発音される。3拍目、
4拍目も同様にして順次オクターブが上昇する。
また、この例では最低オクターブを押鍵したが、
任意のオクターブを押鍵すればそのオクターブか
ら順次上昇する。
Next, on the second beat, the beat count value becomes (01), and 1
CEGB b , an octave higher, is pronounced. 3rd beat,
The octave increases in the same way on the fourth beat.
Also, in this example, I pressed the lowest octave key,
If you press a key in any octave, the octave will ascend sequentially from that octave.

第3図は第1図の実施例の要部の押鍵検出回路
の具体回路例である。
FIG. 3 shows a specific circuit example of the key press detection circuit which is the main part of the embodiment shown in FIG.

同図において、オクターブを表わす4進カウン
タ32と音名を表わす12進カウンタ31がクロツ
ク発振器(OSC)30からのクロツクにより後
述するAND回路40,41の制御を受けて駆動
される。12進カウンタ31からの4ビツトの音名
信号と、4進カウンタ32からの2ビツト信号を
2−4デコーダ33により変換した4ビツトのオ
クターブ信号とをそれぞれ4−12デコーダ341
〜344に入れ、各デコーダの12ビツト出力を鍵
スイツチ351〜354に入力して走査が行なわれ
る。走査の結果の押鍵信号をOR回路36を介し
第2図に示したラツチ回路19に入力し、12進カ
ウンタ31、4進カウンタ32の出力をラツチ信
号としてオクターブ信号と音名信号を保持し、そ
れぞれ加算器20と音源21へ出力する。
In the figure, a quaternary counter 32 representing an octave and a decimal counter 31 representing a pitch name are driven by a clock from a clock oscillator (OSC) 30 under the control of AND circuits 40 and 41, which will be described later. The 4-bit pitch name signal from the hexadecimal counter 31 and the 4-bit octave signal obtained by converting the 2-bit signal from the quaternary counter 32 by the 2-4 decoder 33 are respectively sent to the 4-12 decoder 34 1 .
344 , and the 12-bit output of each decoder is input to key switches 351 to 354 to perform scanning. The key press signal resulting from the scanning is inputted to the latch circuit 19 shown in FIG. 2 via the OR circuit 36, and the outputs of the hexadecimal counter 31 and the quaternary counter 32 are used as latch signals to hold the octave signal and the pitch name signal. , are output to the adder 20 and the sound source 21, respectively.

一方、リズムの1拍目の最初に第2図に示した
リズムカウンタ12から2分音符と同期したパル
スが微分回路37を介してフリツプフロツプ
(FF)38のセツト(S)端子に入力し、FF3
8のQ出力(※印)から高レベル信号が出力さ
れ、前述のクロツク発振器30のクロツクを制御
するAND回路40の一方に入力される。AND回
路40の他方には、リズムカウンタ12の拍数に
同期したパルスによりセツトされたフリツプフロ
ツプ(FF)39の端子からの高レベル信号が
入力される。この場合、リズムカウンタの拍数に
同期したパルスを入力する微分回路44の出力に
よりFF39がリセツトされると同時に12進カウ
ンタ31、4進カウンタ32をリセツトする。そ
してAND回路40の高レベル出力がAND回路4
1に入力されることにより、12進カウンタ31と
4進カウンタ32のカウントが開始され鍵スイツ
チを順に走査する。
On the other hand, at the beginning of the first beat of the rhythm, a pulse synchronized with the half note from the rhythm counter 12 shown in FIG.
A high level signal is output from the Q output (marked with *) of 8 and is input to one side of the AND circuit 40 which controls the clock of the clock oscillator 30 mentioned above. A high level signal from a terminal of a flip-flop (FF) 39, which is set by a pulse synchronized with the beat number of the rhythm counter 12, is input to the other side of the AND circuit 40. In this case, the FF 39 is reset by the output of the differentiating circuit 44 which inputs a pulse synchronized with the number of beats of the rhythm counter, and at the same time the decimal counter 31 and the quaternary counter 32 are reset. And the high level output of the AND circuit 40 is the AND circuit 4
1, the hexadecimal counter 31 and the quaternary counter 32 start counting and sequentially scan the key switches.

以上の構成において、押鍵があるとOR回路3
6にパルスが出力され、その時の押鍵信号に対応
する12進カウンタ31、4進カウンタ32からの
オクターブ信号と音名信号とをラツチ回路19で
ラツチする。またこのパルスはFF38のリセツ
ト(R)端子に出力され、AND回路40、AND
回路41を不成立にさせる。そして、リズムカウ
ンタ12からのリズムに同期した32分音符に対応
したパルスが微分回路37に入力される毎に順次
押鍵信号を検出してラツチする。鍵スイツチ35
の最高音からパルスが出力されると、FF39の
セツト端子に出力され、AND回路40、AND回
路41を不成立とし、次の拍に同期したパルスが
出力されるまで押鍵検出回路は不動作状態とな
る。そして拍数に同期したパルスが入力される度
に同じ手順が繰返えされる。
In the above configuration, when a key is pressed, OR circuit 3
A pulse is output at 6, and the latch circuit 19 latches the octave signal and note name signal from the hexadecimal counter 31 and the quaternary counter 32 corresponding to the key press signal at that time. This pulse is also output to the reset (R) terminal of FF38, AND circuit 40, AND
The circuit 41 is made to fail. Then, each time a pulse corresponding to a 32nd note synchronized with the rhythm from the rhythm counter 12 is input to the differentiating circuit 37, a key press signal is sequentially detected and latched. key switch 35
When a pulse is output from the highest note of 4 , it is output to the set terminal of FF39, making AND circuit 40 and AND circuit 41 fail, and the key press detection circuit is inactive until a pulse synchronized with the next beat is output. state. The same procedure is repeated every time a pulse synchronized with the beat rate is input.

本実施例ではリズムカウンタの1拍毎にオクタ
ーブ信号を上昇させているが、小節毎に上昇させ
てもよい。
In this embodiment, the octave signal is raised every beat of the rhythm counter, but it may be raised every bar.

以上説明したように、本発明によれば、リズム
カウンタからの所定計数値を押鍵検出回路からの
オクターブ信号に前記計数値に同期して加算し、
たとえばアルペジオ音が32分音符毎に出力される
とともに4分音符毎にオクターブが上昇していく
ものである。このようにリズム音の1拍または1
小節等に同期してアルペジオ音のオクターブが上
昇していくから音楽的に極めて快よい音感を与え
ることができるものである。
As explained above, according to the present invention, a predetermined count value from a rhythm counter is added to an octave signal from a key press detection circuit in synchronization with the count value,
For example, an arpeggio sound is output every 32nd note, and the octave rises every quarter note. In this way, one beat or one rhythm note
Since the octave of the arpeggio sound rises in synchronization with the measures, it can provide an extremely pleasant musical feel.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来提案例の説明図、第2図は本発明
の実施例の構成を示す説明図、第3図は第2図の
実施例の要部の具体回路例であり、図中、11は
リズムパルス発振器、12はリズムカウンタ、1
3はリズムパターン記憶回路、14はリズム音
源、15は増幅器、16はスピーカ、17は鍵
盤、18は押鍵検出回路、19はラツチ回路、2
0は加算器、21は音源、22はゲート回路を示
す。
FIG. 1 is an explanatory diagram of a conventionally proposed example, FIG. 2 is an explanatory diagram showing the configuration of an embodiment of the present invention, and FIG. 3 is a specific circuit example of the main part of the embodiment of FIG. 11 is a rhythm pulse oscillator, 12 is a rhythm counter, 1
3 is a rhythm pattern storage circuit, 14 is a rhythm sound source, 15 is an amplifier, 16 is a speaker, 17 is a keyboard, 18 is a key depression detection circuit, 19 is a latch circuit, 2
0 is an adder, 21 is a sound source, and 22 is a gate circuit.

Claims (1)

【特許請求の範囲】 1 リズムパルス発振器11からのリズムパルス
を計数し、記憶回路13に格納されたリズムパタ
ーンを読出すリズムカウンタ12、 押鍵に対応する鍵スイツチを前記リズムパルス
に同期したパルスで走査し、前記リズムカウンタ
12の計数値に同期してオクターブ信号と音名信
号とを出力する押鍵検出手段18、 該押鍵検出手段18からのオクターブ信号に、
前記リズムカウンタ12の所定の計数値を加算す
る手段20、 該加算されたオクターブ信号と前記押鍵検出手
段18からの音名信号とにより楽音を出力する音
源21、 該音源21から出力される楽音を前記リズムカ
ウンタに同期したパルスで開閉するゲート回路2
2、とを具えたことを特徴とする自動アルペジオ
装置。
[Scope of Claims] 1. A rhythm counter 12 that counts rhythm pulses from a rhythm pulse oscillator 11 and reads out a rhythm pattern stored in a memory circuit 13; a pulse that synchronizes a key switch corresponding to a pressed key with the rhythm pulse; key press detection means 18 which scans the rhythm counter 12 and outputs an octave signal and a note name signal in synchronization with the count value of the rhythm counter 12;
means 20 for adding a predetermined count value of the rhythm counter 12; a sound source 21 for outputting a musical tone based on the added octave signal and the note name signal from the key press detection means 18; a musical tone output from the sound source 21; a gate circuit 2 that opens and closes with pulses synchronized with the rhythm counter;
2. An automatic arpeggio device comprising:
JP55141411A 1980-10-09 1980-10-09 Automatic arpeggio unit Granted JPS5764792A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55141411A JPS5764792A (en) 1980-10-09 1980-10-09 Automatic arpeggio unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55141411A JPS5764792A (en) 1980-10-09 1980-10-09 Automatic arpeggio unit

Publications (2)

Publication Number Publication Date
JPS5764792A JPS5764792A (en) 1982-04-20
JPS634194B2 true JPS634194B2 (en) 1988-01-27

Family

ID=15291373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55141411A Granted JPS5764792A (en) 1980-10-09 1980-10-09 Automatic arpeggio unit

Country Status (1)

Country Link
JP (1) JPS5764792A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5296525A (en) * 1976-02-09 1977-08-13 Matsushita Electric Ind Co Ltd Automatic arpeggio apparatus
JPS53106019A (en) * 1977-02-26 1978-09-14 Nippon Gakki Seizo Kk Electronic musical instrument

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5296525A (en) * 1976-02-09 1977-08-13 Matsushita Electric Ind Co Ltd Automatic arpeggio apparatus
JPS53106019A (en) * 1977-02-26 1978-09-14 Nippon Gakki Seizo Kk Electronic musical instrument

Also Published As

Publication number Publication date
JPS5764792A (en) 1982-04-20

Similar Documents

Publication Publication Date Title
US3929051A (en) Multiplex harmony generator
US4112802A (en) Organ circuitry for providing fill notes and method of operating the organ
US4220068A (en) Method and apparatus for rhythmic note pattern generation in electronic organs
JPS634194B2 (en)
JPS5913755B2 (en) automatic accompaniment device
US5144876A (en) Electronic musical instrument capable of performing a tone control responsive to an after-touch operation
US4296665A (en) Fill note generator for electronic organ
JPS6220552B2 (en)
JPS6048760B2 (en) Note clock generator for electronic musical instruments
US4018123A (en) Automatic rhythm performing apparatus capable of expressing stressed and relaxed beats of rhythm
JP2722665B2 (en) Tone generator
US4643068A (en) Electronic musical instrument with automatic rhythm playing unit
US4312257A (en) Automatic accompaniment apparatus
US4429604A (en) Fill note generation system for microcomputer controlled organ
JPH064397Y2 (en) Automatic accompaniment device
JPS631595B2 (en)
JPS5947320B2 (en) automatic accompaniment device
JPS5936756B2 (en) electronic musical instruments
JPS6213679B2 (en)
JPS6252877B2 (en)
JPS6242519B2 (en)
US4220067A (en) Automatic musical performance instrument
EP0043666A1 (en) Generation of musical tones from multiplexed serial data
JPS6329273B2 (en)
JPH0437993B2 (en)