JPS6339784Y2 - - Google Patents

Info

Publication number
JPS6339784Y2
JPS6339784Y2 JP20165782U JP20165782U JPS6339784Y2 JP S6339784 Y2 JPS6339784 Y2 JP S6339784Y2 JP 20165782 U JP20165782 U JP 20165782U JP 20165782 U JP20165782 U JP 20165782U JP S6339784 Y2 JPS6339784 Y2 JP S6339784Y2
Authority
JP
Japan
Prior art keywords
output
input
ports
transistor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20165782U
Other languages
Japanese (ja)
Other versions
JPS59104256U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP20165782U priority Critical patent/JPS59104256U/en
Publication of JPS59104256U publication Critical patent/JPS59104256U/en
Application granted granted Critical
Publication of JPS6339784Y2 publication Critical patent/JPS6339784Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Information Transfer Systems (AREA)

Description

【考案の詳細な説明】 産業上の利用分野 本考案はマイクロコンピユータ応用機器、特に
4ビツトマイクロコンピユータの入出力拡張装置
に関する。
[Detailed Description of the Invention] Industrial Application Field The present invention relates to microcomputer application equipment, particularly to an input/output expansion device for a 4-bit microcomputer.

従来例の構成とその問題点 1チツプマイクロプロセツサーの従来例を第1
図で、1チツプマイクロコンピユータの従来例を
第2図を用いて説明する。1チツプマイクロプロ
セツサーはCPUが1ケのICで構成されており、
ROM,RAM,I/Oは別のICで構成されてお
るものをいい、インテル8080,モトローラ6800
(共に商品名)等をさす。又マイクロコンピユー
タはインテル8048,松下MN1400(共に商品名)
等のCPU,ROM,RAM,I/Oが1つのICで
構成されたものをさす。
The configuration of conventional examples and their problems The conventional example of a 1-chip microprocessor is
A conventional example of a one-chip microcomputer will be explained with reference to FIG. A 1-chip microprocessor consists of a CPU and one IC.
ROM, RAM, and I/O are composed of separate ICs, such as Intel 8080 and Motorola 6800.
(both product names) etc. The microcomputers are Intel 8048 and Matsushita MN1400 (both product names).
Refers to an IC that consists of a CPU, ROM, RAM, and I/O such as a single IC.

第1図は、1チツプマイクロプロセツサー1の
概略構成図である。2,3,4,5はI/Oであ
り、2,4は3ステイト出力を有するバスドライ
バーIC、3,5はデータラツチICである。矢印
6は1チツプマイクロプロセツサー1とバスドラ
イバー2,4あるいは、データラツチ3,5を結
合する双方向のデータバスと呼ばれるものであ
り、破線矢印7ははコントロールバスと呼ばれる
ものである。(通常コントロールバスの出力をデ
コードした出力をI/Oに接続するが、第1図で
は省略する)。
FIG. 1 is a schematic diagram of a one-chip microprocessor 1. As shown in FIG. 2, 3, 4 and 5 are I/Os, 2 and 4 are bus driver ICs with 3-state outputs, and 3 and 5 are data latch ICs. The arrow 6 indicates a bidirectional data bus connecting the 1-chip microprocessor 1 and bus drivers 2, 4 or data latches 3, 5, and the dashed arrow 7 indicates a control bus. (Normally, the output obtained by decoding the output of the control bus is connected to the I/O, but this is omitted in FIG. 1).

例えば、スイツチ8,9,10の情報を入力す
るには、コントロールバス(アドレスバスを含
む)にバスドライバー2をセレクトする出力を出
すと共に、マイクロプロセツサー1のデータバス
の部分が入力になり、スイツチ8,9,10の状
態すなわちON−OFFが入力される。
For example, to input information from switches 8, 9, and 10, an output to select bus driver 2 is output to the control bus (including the address bus), and the data bus portion of microprocessor 1 is input. , the states of switches 8, 9, and 10, ie, ON-OFF, are input.

又、データラツチ3の出力のLEDを点灯ある
いは消灯するには、コントロールバス(アドレス
バスをも含む)でもつてデータラツチ3をセレク
トし、マイクロプロセツサー1のデータバスを出
力にし、必要なデータを出力することにより、す
なわちマイクロプロセツサー1のプログラムで指
令した情報をラツチ3にホールドさせればよい。
例えば発光ダイオード12あるいは14を点灯さ
せるには、それにつながるラツチにLowの信号
をマイコンから送れば、トランジスタ11あるい
は13はONし、発光ダイオード12あるいは1
4点灯する。
Also, to turn on or off the LED of the output of data latch 3, select data latch 3 using the control bus (including the address bus), make the data bus of microprocessor 1 an output, and output the necessary data. In other words, the information commanded by the program of the microprocessor 1 can be held in the latch 3.
For example, to light up the light emitting diode 12 or 14, send a Low signal from the microcomputer to the latch connected to it, the transistor 11 or 13 will turn on, and the light emitting diode 12 or 1 will turn on.
4 Lights up.

8ビツトマイクロプロセツサーであれば、デー
タバスは通常8ビツトであり、8ケのスイツチの
状態を同時に入力することが可能である。第1図
においては、ラツチ2ケ,バスドライバー2ケし
か記してないが、基本的には数10ケ程度接続する
ことが可能であり、入出力数を拡張することが可
能である。
For an 8-bit microprocessor, the data bus is usually 8 bits, and the states of 8 switches can be input simultaneously. Although only two latches and two bus drivers are shown in FIG. 1, it is basically possible to connect about ten, and the number of inputs and outputs can be expanded.

しかしながらこの様な形式のものは、マイクロ
プロセツサー1の周辺に第1図に示す以外の部品
を多く必要とし、家庭用機器あるいは小型機器に
は適さない。
However, this type of device requires many parts other than those shown in FIG. 1 around the microprocessor 1, and is not suitable for household equipment or small-sized equipment.

第2図は、1チツプコンピユータ15に従来も
ちいられている入力拡張の方法である。すなわち
P00〜P03は出力ポートであり、P10〜P
13は入力ポートである。例えば、スイツチ16
〜19がONしているか否かチエツクするために
は出力ポートP00の出力をLowレベルにし、
出力ポートP01〜P03の出力をHIGHレベル
にするようにマイクロコンピユータ15より同時
に出力する。マイクロコンピユータ15より前記
の様に出力すると、トランジスタ32は導通し、
トランジスタ33〜35は非導通となる。このと
きスイツチ16〜18のうちスイツチ16がON
状態であると、トランジスタ32,スイツチ1
6,ダイオード50,抵抗36と電流が流れ、抵
抗36の両端に電圧が発生する。そこで、入力ポ
ートP10〜P13より入力すると、入力ポート
P10はHighレベル、P11〜P13はLowレ
ベルとなる。このとき、スイツチ20〜23を
ONにしてもトランジスタ33がOFFであるの
で、抵抗36〜39に電流が流れない為に、入力
ポートP10〜P13を入力してもLowである。
このようにP00〜P03の内の1ケをLowに
して、4ケづつスイツチのON−OFFをチエツク
することができる。
FIG. 2 shows an input expansion method conventionally used in the one-chip computer 15. That is, P00 to P03 are output ports, and P10 to P03 are output ports.
13 is an input port. For example, switch 16
To check whether ~19 is ON, set the output of output port P00 to low level,
The microcomputer 15 simultaneously outputs the outputs of the output ports P01 to P03 to a HIGH level. When the microcomputer 15 outputs the output as described above, the transistor 32 becomes conductive.
Transistors 33-35 become non-conductive. At this time, switch 16 of switches 16 to 18 is ON.
state, transistor 32, switch 1
6, a current flows through the diode 50 and the resistor 36, and a voltage is generated across the resistor 36. Therefore, when input from input ports P10 to P13, input port P10 becomes High level and P11 to P13 become Low level. At this time, switch 20-23
Even if the transistor 33 is turned on, the transistor 33 is turned off, so no current flows through the resistors 36 to 39, so that the input to the input ports P10 to P13 is Low.
In this way, by setting one of P00 to P03 to Low, it is possible to check ON/OFF of four switches at a time.

次に、スイツチとシリーズにダイオード50〜
65がついている理由を説明する。例えば、トラ
ンジスタ32が導通しているとする。そのときス
イツチ16,20,21を同時にONさせると、
抵抗36と37に電流が流れ、入力ポートP10
とP11がHighとなり、スイツチ16と17が
ONであると検出してしまう。すなわち、トラン
ジスタ32,スイツチ20,スイツチ21,抵抗
37と電流が流れる為である。ところが、ダイオ
ード57をつけることにより、トランジスタ32
のコレクタからトランジスタ33のコレクタへ電
流を流れるのを禁止することができる。又、マイ
クロコンピユータの電源は5Vであり、+Bにも
5Vをつなぐと、P10〜P13の入力部の電圧
は、トランジスタのVCE(S)とダイオードのドロツ
プ分を引いた電圧約4.2V程度になるので、十分
入力をHighと読みとるレベルになる。
Next, add a diode 50~ in series with the switch.
I will explain the reason why 65 is added. For example, assume that transistor 32 is conductive. At that time, if switches 16, 20, and 21 are turned on at the same time,
Current flows through resistors 36 and 37, and input port P10
and P11 becomes High, and switches 16 and 17 become high.
It will be detected as ON. That is, this is because current flows through the transistor 32, switch 20, switch 21, and resistor 37. However, by adding the diode 57, the transistor 32
It is possible to prohibit current from flowing from the collector of the transistor 33 to the collector of the transistor 33. Also, the power supply of the microcomputer is 5V, and +B is also
When 5V is connected, the voltage at the input section of P10 to P13 becomes approximately 4.2V, which is the voltage calculated by subtracting the V CE(S) of the transistor and the drop of the diode, which is sufficiently high to read the input as High.

先にも説明したように、出力ポートP00〜P
03にLowレベルを1ケしか出さない様にする、
あるいは出力ポートP00〜P03に出力した
後、入力ポートP10〜P13の入力をマイコン
が読みとる様にする等のマイコンプログラム設計
上の注意は必要である。この方式によつて、入力
4ケ,出力4ケで16ケの入力に拡張することが可
能となる。しかし、機器によつては、マイコンの
入出力ポートを第2図の程度の拡張では、まだ不
足になる。
As explained earlier, output ports P00 to P
Make sure that only one low level is output on 03,
Alternatively, care must be taken in designing the microcomputer program, such as allowing the microcomputer to read the input from the input ports P10 to P13 after outputting to the output ports P00 to P03. This method allows expansion to 16 inputs with 4 inputs and 4 outputs. However, depending on the device, expanding the input/output ports of the microcomputer to the extent shown in FIG. 2 may still be insufficient.

考案の目的 本考案は、従来の欠点を改良し、より入出力ポ
ートをより拡張するとともに、拡張時に、入力ス
イツチに、タツチスイツチ等のモーメンタリース
イツチだけでなく、スライドスイツチ等のアルタ
ネイトタイプのスイツチを用いた場合において
も、電流消費の少ないコンピユータの入出力拡張
装置を提案することを目的とするものである。
Purpose of the invention This invention improves the conventional drawbacks, expands the input/output ports further, and when expanding, the input switch is not only a momentary switch such as a touch switch, but also an alternate type switch such as a slide switch. The purpose of this invention is to propose an input/output expansion device for a computer that consumes less current even when used.

考案の構成 上記目的を達成するために、本考案は、パツケ
ージのピン数で入出力ポートの数を限定されるマ
イクロコンピユータであつて、複数の出力専用ポ
ートと、複数の入力専用ポートと、複数個の制御
専用ポートとを設定し、各出力専用ポートは、制
御専用ポートの数より1ケ少ないデータラツチに
接続すると共に、スイツチマトリツクスの電源を
供給する複数の第1のトランジスタに接続し、入
力専用ポートは、前記複数の第1のトランジスタ
よりスイツチとダイオードを介して接続し、複数
の制御専用ポートは、各データラツチに一本づつ
接続すると共に、前記スイツチマトリツクスの電
源を供給するトランジスタに電源を供給するため
に設けた第2のトランジスタを制御専用ポートの
一本を接続し、この一本の制御専用ポートの出力
で前記第2のトランジスタをON/OFFさせるよ
うに構成したものであり、これにより、接続する
ことに限られたマイクロコンピユータの入出力を
拡張することができるとともに、スイツチマトリ
ツクスのスイツチとしてスライドスイツチ等のア
ルタネイトタイプのスイツチを混在させても省電
力化をはかれるものである。
Structure of the Invention In order to achieve the above object, the present invention is a microcomputer in which the number of input/output ports is limited by the number of pins of the package, and which has multiple output-only ports, multiple input-only ports, and multiple output-only ports. Each output-only port is connected to one data latch less than the number of control-only ports, and is connected to a plurality of first transistors that supply power to the switch matrix. The dedicated port is connected to the plurality of first transistors via a switch and a diode, and the plurality of control dedicated ports are connected to each data latch, one by one, and are connected to the transistors that supply power to the switch matrix. A second transistor provided for supplying is connected to one control-only port, and the second transistor is turned on/off by the output of this one control-only port, This makes it possible to expand the input and output of microcomputers that are limited to connections, and also to save power even when alternate type switches such as slide switches are used as switches in the switch matrix. be.

実施例の説明 以下本考案の一実施例を図面に基づいて説明す
る。第3図において、15は1チツプマイクロコ
ンピユータであり、P00〜P03,P10〜P
13,P20〜P23は入出力ポートであり、P
00〜P03は出力専用ポート、P10〜P13
は入力専用ポート、P20〜P23は制御専用ポ
ートである。
DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below based on the drawings. In Fig. 3, 15 is a 1-chip microcomputer, P00~P03, P10~P
13, P20 to P23 are input/output ports, and P
00~P03 are output-only ports, P10~P13
is an input-only port, and P20 to P23 are control-only ports.

P00はスイツチ電源供給トランジスタ32、
データラツチ40のDO、データラツチ41の
DO、データラツチ42のDOに接続されている。
同様にP01はトランジスタ33、データラツチ
40,41,42のD1に、P02はトランジス
タ34、データラツチ40,41,42のD2
に、P03はトランジスタ35、データラツチ4
0,41,42のD3に接続されている。又、P
20はデータラツチ40のチツプセレクトCSに、
P22はデータラツチ41のCSに、P23はデ
ータラツチ42のCSに接続されている。P21
はトランジスタ48に接続されている。データラ
ツチ40のD1入力に対応する出力O1は抵抗を
介してトランジスタ43に接続されている。すな
わち、出力O1がLowレベルになれば、トラン
ジスタ43はONし、発光ダイオード44は点灯
する。この発光ダイオードを消灯するには、P0
1にHighレベルの出力を出し、そのあとP20
をLowにし、その後P20をHighにすれば、デ
ータラツチ40の出力O1はHighになり、その
後データラツチ40のCSがLowになり、P01
の出力がLowになるまで、出力O1はHighの状態
を保ちつづける。すなわち、発光ダイオード44
はトランジスタ43がOFF状態になるので、消
えたままである。又、第4図a〜dに示す毎くP
20,P22,P23,P21は同時にLowを
出力しない。ただし、第4図のe〜hのP00〜
P03のレベルは、P21の出力がLowレベル
のときの対応を後に説明するために示しているだ
けで、P20,P22,P23がLowレベルの
時のデータは示していない。
P00 is a switch power supply transistor 32,
DO of data latch 40, DO of data latch 41
DO, connected to DO of data latch 42.
Similarly, P01 is connected to D1 of the transistor 33 and data latches 40, 41, 42, and P02 is connected to D2 of the transistor 34 and data latches 40, 41, 42.
, P03 is transistor 35, data latch 4
Connected to D3 of 0, 41, and 42. Also, P
20 is the chip select CS of data latch 40,
P22 is connected to CS of data latch 41, and P23 is connected to CS of data latch 42. P21
is connected to transistor 48. An output O1 corresponding to the D1 input of data latch 40 is connected to transistor 43 via a resistor. That is, when the output O1 becomes Low level, the transistor 43 turns on and the light emitting diode 44 lights up. To turn off this light emitting diode, P0
1 outputs a high level output, then P20
If P20 is set to Low and then P20 is set to High, the output O1 of data latch 40 becomes High, then CS of data latch 40 becomes Low, and P01
The output O1 remains high until the output of O1 goes low. That is, the light emitting diode 44
remains off because the transistor 43 is turned off. Also, as shown in Fig. 4 a to d, P
20, P22, P23, and P21 do not output Low at the same time. However, P00~ of e~h in Figure 4
The level of P03 is only shown for later explanation of what happens when the output of P21 is at low level, and data when P20, P22, and P23 are at low level is not shown.

同様にデータラツチ41の出力00、01は第
1のモータ駆動回路45,出力02,03は第2
のモータ駆動回路46に接続されている。モータ
駆動回路45,46の入力00,02にLowレ
ベルが出力されればモータが正回転し、01,0
3にLowレベルが出力されればモータが逆回転
し、00,01あるいは02,03にLowレベ
ルあるいはHighレベルが同時に出力されれば、
モータが停止されるような構成になつている。
Similarly, the outputs 00 and 01 of the data latch 41 are the first motor drive circuit 45, and the outputs 02 and 03 are the second motor drive circuit 45.
The motor drive circuit 46 is connected to the motor drive circuit 46 of FIG. If a low level is output to the inputs 00, 02 of the motor drive circuits 45, 46, the motor will rotate forward, and the output will be 01, 0.
If low level is output to 3, the motor will rotate in reverse, and if low level or high level is output to 00, 01 or 02, 03 at the same time,
The configuration is such that the motor is stopped.

同様にデータラツチ42の出力00〜03を変
えるには、P00〜P03に出力すべき情報をセ
ツトし、P23をLowにすれば、データラツチ
42にデータがセツトされる。このようにすれば
出力側の拡張が可能となり、回路47を駆動でき
る。
Similarly, to change the outputs 00 to 03 of the data latch 42, set the information to be output to P00 to P03, set P23 to Low, and data is set in the data latch 42. In this way, the output side can be expanded and the circuit 47 can be driven.

次に入力側の拡張について説明する。もちろん
入力のスイツチ情報も入力が4ビツトP10〜P
13であるので、4ビツト毎に入力をチエツクす
ることになる。スイツチ16〜19を調べるに
は、P21にLowレベルを出力し、トランジス
タ48をONさせる。
Next, expansion on the input side will be explained. Of course, the input switch information is 4 bits P10 to P10.
13, the input is checked every 4 bits. To check the switches 16 to 19, output a low level to P21 and turn on the transistor 48.

次にP00にLowレベル、P01〜P03の
出力にHighレベルを出力する。するとトランジ
スタ32がONになり、スイツチの一端には、+
Bよりトランジスタ48,32のVCEの飽和電圧
を引いた電圧が印加される。それ故スイツチ16
がONしていれば、+Bよりトランジスタ48、
トランジスタ32、スイツチ16、ダイオード5
0を介して抵抗36に電流が流れる。その際、P
10がHighレベルとなる。すなわち、P21に
Low,P20,P22,P23Highレベル,P
00にLowレベル,P01〜P03にHighレベ
ルを出力した後、P10〜P13を入力すれば、
スイツチ16がON状態であることをマイコンが
入力できる。同様にP21をLowにして、P0
1にLowレベル、P00,P02,P03に
Highレベルを出力すればスイツチ20〜23の
ON/OFFの状態をマイコンが読みとることが可
能である。すなわち、第4図a,b,cの如く、
P20,P22,P23をHighにし、dの如く
P21をLowにし、e,f,g,hの如く順次
Lowレベルにし、Lowを出力するごとにiの如
きタイミングでP10〜P13を入力すれば、ス
イツチのON/OFFを読みとることができる。
Next, a low level is outputted to P00, and a high level is outputted to the outputs of P01 to P03. Then, transistor 32 turns on, and one end of the switch has +
A voltage obtained by subtracting the saturation voltage of V CE of transistors 48 and 32 from B is applied. Therefore switch 16
If is ON, transistor 48,
Transistor 32, switch 16, diode 5
Current flows through the resistor 36 through 0. At that time, P
10 is a high level. That is, on P21
Low, P20, P22, P23 High level, P
After outputting low level to 00 and high level to P01 to P03, inputting P10 to P13,
The microcomputer can input that the switch 16 is in the ON state. Similarly, set P21 to Low and P0
Low level to 1, P00, P02, P03
If high level is output, switches 20 to 23
The microcontroller can read the ON/OFF status. That is, as shown in Figure 4 a, b, and c,
Set P20, P22, P23 to High, set P21 to Low as in d, and sequentially as in e, f, g, h.
If you set it to Low level and input P10 to P13 at a timing like i every time you output Low, you can read whether the switch is ON or OFF.

これまでの説明で明らかなように、トランジス
タ48はスイツチマトリツクスのチツプセレクト
であり、これを設けることにより、スイツチ16
〜31にスラスドスイツチを用いても、不用な電
流が消費されない。すなわち、P00〜P03は
データバスであるので、データラツチ40,4
1,42にデータをおくる際、常にHighである
とはかぎらない。それ故、トランジスタ32,3
3,34,35のエミミツタが+Bに接続されて
いれば、データラツチに情報を送る際にも、
Lowがあれば、先のトランジスタはONになり、
スライドスイツチ等のアルタネイト等のスイツチ
であれば、抵抗36〜39に電流が流れる。これ
は不要な電流である。特にマイコンによつては、
入力ポートの流出電流の関係で、抵抗36〜39
の抵抗値を大きく出きない場合には、特に電流の
ロスが大きい。
As is clear from the above description, the transistor 48 is a chip selector of the switch matrix, and by providing this, the switch 16
Even if a thrust switch is used in 31, no unnecessary current is consumed. That is, since P00 to P03 are data buses, data latches 40 and 4
When sending data to 1 and 42, it is not always High. Therefore, transistor 32,3
If emitters 3, 34, and 35 are connected to +B, when sending information to the data latch,
If it is low, the previous transistor is turned on,
If the switch is an alternate switch such as a slide switch, current flows through the resistors 36 to 39. This is an unnecessary current. Especially depending on the microcontroller,
Due to the outflow current of the input port, resistors 36 to 39
If the resistance value cannot be increased, the current loss is particularly large.

本実施例によれば、入力4ビツト、出力8ビツ
トでもつて、出力12ビツト、入力16ビツトに拡張
が可能である。ただし同様の考え方で入力を8ビ
ツト、出力8ビツトで、出力12ビツト、入力32ビ
ツトに拡張することも、もちろん可能である。こ
れは、第3図において、トランジスタ32〜35
に4ケずつ同様な形式でスイツチを接続すればよ
い。
According to this embodiment, 4 bits of input and 8 bits of output can be expanded to 12 bits of output and 16 bits of input. However, it is of course possible to extend the input to 8 bits and output to 8 bits to 12 bits for output and 32 bits for input using the same idea. This corresponds to transistors 32 to 35 in FIG.
All you have to do is connect four switches in the same way.

又、第4図のタイミングチヤートは、説明のた
め一参考図であり、データラツチ40,41,4
2にそれぞれデータを送り、その後、スイツチ1
6〜19、スイツチ20〜23、スイツチ24〜
27、スイツチ28〜31のON/OFFを入力し
ているようになつているが、常にこういうような
順にする必要はない。必要に応じて、入出力すれ
ばよいのはもちろんである。
Also, the timing chart in FIG. 4 is a reference diagram for explanation, and the timing chart in FIG.
Send data to each switch 2, then switch 1
6-19, switch 20-23, switch 24-
27. Switches 28 to 31 are set to be ON/OFF, but it is not always necessary to use them in this order. Of course, input and output can be performed as necessary.

考案の効果 本考案によれば、1チツプマイクロプロセツサ
ーの入出力を拡張することが可能になると共に、
拡張時の入力部における節電効果をも得ることが
できる。
Effects of the invention According to the invention, it becomes possible to expand the input and output of a one-chip microprocessor, and
It is also possible to save power in the input section during expansion.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は1チツプマイクロプロセツサーを用い
たときの入力拡張を説明するための従来例の構成
図、第2図は1チツプマイコンを用いたときの入
力拡張を説明するための従来例の構成図、第3図
は本考案の一実施例を示す構成図、第4図は第3
図の動作タイミングを示す一例図である。 15……1チツプマイクロコンピユータ、16
〜31……スイツチ、32〜35……トランジス
タ、36〜39……抵抗、40〜42……データ
ラツチ、48……トランジスタ、P00〜P03
……出力専用ポート、P10〜P13……入力専
用ポート、P20〜P23……制御専用ポート。
Figure 1 is a configuration diagram of a conventional example to explain input expansion when using a 1-chip microprocessor, and Figure 2 is a configuration diagram of a conventional example to explain input expansion when using a 1-chip microprocessor. 3 is a configuration diagram showing an embodiment of the present invention, and FIG. 4 is a configuration diagram showing an embodiment of the present invention.
It is an example figure which shows the operation timing of a figure. 15...1 chip microcomputer, 16
~31...Switch, 32-35...Transistor, 36-39...Resistor, 40-42...Data latch, 48...Transistor, P00-P03
...Output-only ports, P10-P13...Input-only ports, P20-P23...Control-only ports.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] パツケージのピン数で入出力ポートの数を限定
されるマイクロコンピユータであつて、複数の出
力専用ポートと、複数の入力専用ポートと、複数
個の制御専用ポートとを設定し、各出力専用ポー
トは、制御専用ポートの数より1ケ少ないデータ
ラツチに接続すると共に、スイツチマトリツクス
の電源を供給する複数の第1のトランジスタに接
続し、入力専用ポートは、前記複数の第1のトラ
ンジスタよりスイツチとダイオードを介して接続
し、複数の制御専用ポートは、各データラツチに
1本づつ接続すると共に、前記スイツチマトリツ
クスの電源を供給する複数の第1のトランジスタ
に電源を供給するために設けた第2のトランジス
タを制御専用ポートの一本を接続し、この一本の
制御専用ポートの出力で前記第2のトランジスタ
をON/OFFさせるようにしたマイクロコンピユ
ータの入出力拡張装置。
It is a microcomputer whose number of input/output ports is limited by the number of pins on the package, and it is configured with multiple output-only ports, multiple input-only ports, and multiple control-only ports, and each output-only port is , is connected to one data latch less than the number of control-only ports, and is connected to a plurality of first transistors that supply power to the switch matrix, and the input-only port is connected to one data latch less than the number of control-only ports, and is connected to a plurality of first transistors that supply power to the switch matrix. A plurality of control-only ports are connected to each data latch, one at a time, and a second control port is provided to supply power to a plurality of first transistors that supply power to the switch matrix. An input/output expansion device for a microcomputer, in which a transistor is connected to one control-only port, and the second transistor is turned ON/OFF by the output of this one control-only port.
JP20165782U 1982-12-29 1982-12-29 Microcomputer input/output expansion device Granted JPS59104256U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20165782U JPS59104256U (en) 1982-12-29 1982-12-29 Microcomputer input/output expansion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20165782U JPS59104256U (en) 1982-12-29 1982-12-29 Microcomputer input/output expansion device

Publications (2)

Publication Number Publication Date
JPS59104256U JPS59104256U (en) 1984-07-13
JPS6339784Y2 true JPS6339784Y2 (en) 1988-10-19

Family

ID=30427151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20165782U Granted JPS59104256U (en) 1982-12-29 1982-12-29 Microcomputer input/output expansion device

Country Status (1)

Country Link
JP (1) JPS59104256U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59188959A (en) * 1983-04-11 1984-10-26 Hitachi Ltd Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPS59104256U (en) 1984-07-13

Similar Documents

Publication Publication Date Title
JPH0738566A (en) Muliplex transmitter
JP3740746B2 (en) Programmable controller with expansion unit
EP0194673A2 (en) Multiplex transmission system
JPS6339784Y2 (en)
US4635257A (en) Fail safe circuit for multi-signal transmission system
JP2851003B2 (en) In-vehicle network control device
JPS6152722A (en) Power econimizing system
KR900003884A (en) Large scale semiconductor integrated circuit device
US5179668A (en) Signal processor
JP2503299Y2 (en) Power board start control circuit
SU693439A1 (en) Redundancy shifting register
JPH0241793B2 (en)
JPH02275558A (en) Electronic apparatus
JPS6033390U (en) Signal light blinking control device
JPH036037Y2 (en)
JPH0222928A (en) Input circuit for processor
JPH0520767B2 (en)
JPH0542464Y2 (en)
CN114268132A (en) Converter, parallel converter system and control method
JPS61147362A (en) Mode setting system of one-chip microcomputer
JPS6043918U (en) Heater temperature control circuit
JPH0454510Y2 (en)
CN113625624A (en) Universal substrate management control system and control method
KR20000008278U (en) ROM selection device and electronic device having same
JPH0748580B2 (en) Printed circuit board circuit