JPS6338269A - End face type photodiode - Google Patents

End face type photodiode

Info

Publication number
JPS6338269A
JPS6338269A JP61182995A JP18299586A JPS6338269A JP S6338269 A JPS6338269 A JP S6338269A JP 61182995 A JP61182995 A JP 61182995A JP 18299586 A JP18299586 A JP 18299586A JP S6338269 A JPS6338269 A JP S6338269A
Authority
JP
Japan
Prior art keywords
layer
type
light
optical waveguide
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61182995A
Other languages
Japanese (ja)
Inventor
Morio Kobayashi
盛男 小林
Akira Himeno
明 姫野
Hiroshi Terui
博 照井
Makoto Yamada
誠 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61182995A priority Critical patent/JPS6338269A/en
Publication of JPS6338269A publication Critical patent/JPS6338269A/en
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PURPOSE:To be able to input an input light from the end face of an element and to easily hybrid integrate it thereby to obtain a high sensitivity in an end face type photodiode by forming an optical guide structure made of an N-type semiconductor buffer layer, an N-type semiconductor optical absorption core layer and a P-type diffused layer. CONSTITUTION:The structure of an end face type photodiode is formed by sequentially laminating an N-type InP buffer layer 33 (3mum thick) having 10<16>/cm<3> of carrier concentration, an N-type InGaAsP optical absorption core layer 34 (2mum thick) having 10<14>/cm<3> of carrier concentration and a P-type diffused region 35 (Zn-diffused InP of 3mum thick) having 10<18>/cm<3> of carrier concentration on an N<+> type InP substrate 32 having 10<18>/cm<3> of carrier concentration. The layer 34 has larger refraction than the layer 33 disposed therearound, the region 35 and an N-type InP upper layer 42. Thus, a planar optical guide 43 is formed. N-type InP window layers (5mum of thick in (z) direction) having 10<15>/cm<3> of carrier concentration are provided to protect the ed face (boundaries cd and ef) at both ends of the guide 43.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ハイブリッド光集積回路用の端面型フォト
ダイオードに関するしのである。
DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to an edge-type photodiode for a hybrid optical integrated circuit.

「従来の技術」 近年、光通信や光情報処理の分野で用いられろ光部品は
、高機能化、量産化、小型化なとの観点から、従来のミ
ラー、レンズ、プリズムを基本としたバルク形光部品か
ら、光導波路を基本とした光集積回路へと発展してきて
いる。光集積回路には、■−■族半導体基板I−に半導
体膜を積層加工して受発光素子や光導波路を−・体止形
成するモノリシック光集積回路と、L i N 110
 、J光導波路や6芙系光導波路の中に受発光素子など
の各種個別光要素部品を組み込んで行くハイブリッド光
集積回路かある。ハイブリッド光集積回路(J、受発光
や先導波などに最適の材料で製作した光要素部品や先導
波回路を組み合わせられるため高機能か得やすいという
特徴がある。
``Conventional technology'' In recent years, optical components used in the fields of optical communication and optical information processing have been developed in bulk, based on conventional mirrors, lenses, and prisms, from the viewpoint of higher functionality, mass production, and miniaturization. It has evolved from shaped optical components to optical integrated circuits based on optical waveguides. Optical integrated circuits include monolithic optical integrated circuits in which a semiconductor film is laminated on a ■-■ group semiconductor substrate I- to form light-receiving and emitting elements and optical waveguides, and LiN 110.
There are hybrid optical integrated circuits in which various individual optical components such as light receiving and emitting elements are incorporated into a J optical waveguide or a 6F optical waveguide. Hybrid optical integrated circuits (J) have the characteristic of being highly functional and easy to obtain because they can be combined with optical components and leading wave circuits made from materials that are optimal for receiving, emitting, and leading waves.

この、J、うなハ・rブリッド光集積回路に用いられる
受)し素子としては、P T Nフォトダイオードとア
バランンエフォトダイオートが候補としてあがっている
。アバランンエフォトダイオードは駆動電圧が数十■と
高いのに対して、P I Nフォトダイ君−Fは数■と
低いのでハイブリット光集積回路に適している。
PTN photodiodes and avalanche photodiodes have been proposed as receiving elements for use in this J, UNA hybrid optical integrated circuit. The driving voltage of the avalanche photodiode is as high as several tens of square meters, whereas the drive voltage of the PIN photodiode-F is as low as several square meters, making it suitable for hybrid optical integrated circuits.

第4図に、波長1μm以−1−の長波長帯用受光素子と
して用いられろ従来の平面型フォトダイオードの一例と
して、In Ga As P−P INフォトクー(オ
ードの構]ムを示す。図中1はn+−1nP基板、2!
J:n1nPバッファ層、3はn−r n GaAs 
I)光吸収層、4はn−1nP窓層、5はp−拡散領域
、6 iJ表面保護を兼ねた5iaN4絶縁膜、7は」
−電極極、8は下部電極、9は駆動電源、10は負荷抵
抗、11はカップリングコンデンザー、12は出力端子
、13は入力光である。駆動電源9によ−)て逆バイア
スされたPrNフォトダイオードに入力光13が導入さ
れろと、n−InGaAsP光吸収層3て電子とポール
が生成され光電流となり、負荷抵抗10わよびカップリ
ングコンデンザ11を介して出力’J:Ai (12か
ら電気信号が出力される。
FIG. 4 shows an InGaAs P-P IN photocoup (ode structure) as an example of a conventional planar photodiode used as a light-receiving element for a long wavelength band of 1 μm or more. Middle 1 is n+-1nP substrate, 2!
J: n1nP buffer layer, 3 is n-r n GaAs
I) Light absorption layer, 4 is n-1nP window layer, 5 is p-diffusion region, 6 is 5iaN4 insulating film that also serves as iJ surface protection, 7 is
- electrode pole, 8 is a lower electrode, 9 is a drive power source, 10 is a load resistor, 11 is a coupling capacitor, 12 is an output terminal, and 13 is input light. When the input light 13 is introduced into the PrN photodiode which is reverse biased by the driving power source 9, electrons and poles are generated in the n-InGaAsP light absorption layer 3 and become a photocurrent, which causes the load resistance 10 and the coupling. Output 'J: Ai (an electrical signal is output from 12) via the capacitor 11.

この上−)な平面型のl n Ga As P−1’ 
I Nフィトダイオードを先導波回路にハイブリッド集
積化するための従来の方法を第5図(a)、(h)に示
す。
Above this -) planar l n Ga As P-1'
A conventional method for hybrid integration of an IN phytodiode into a leading wave circuit is shown in FIGS. 5(a) and 5(h).

図中14は平面型1) I Nフィトダイオード、15
は基板、16iJ光導波回路を構成4°る光導波路、1
7はコア、18はクラット、19は反射ミラーブロック
、20は反射面、21は導波光である。
In the figure, 14 is a planar type 1) I N phytodiode, 15
is a substrate, a 4° optical waveguide constituting a 16iJ optical waveguide circuit, 1
7 is a core, 18 is a crat, 19 is a reflective mirror block, 20 is a reflective surface, and 21 is a guided light.

反射ミラーブロック19(」、Δ1などをガラスブロッ
クの45°傾斜面に蒸着して反射ミラーとした反射面2
0を有する。ごの反射ミラーブ「Jツク1つを光導波路
1Gの端部に押し1′1てて固定し、更にその」一部に
、平面型P I NフォトダイオードI4をその受光面
を下側にして配置した構成のハイブリット集積化が行わ
れている。導波光21は、反射面20で反射されて平面
型1)I N −/ t トダイオート14に入射し電
気信号になる。1しかし、この方法では、反射ミラーブ
〔1ツク19を用怠オろ8反かあること、および光導波
路16と反射ミラーブロック19と平面型PINフォト
ダイオード14を精密に位置合uして固定する必要があ
ることのため、工程か複雑で量産性に欠け、また構成が
複雑なため小型化か難しいという欠点がある。
Reflection mirror block 19 ('', Δ1, etc. is deposited on the 45° inclined surface of the glass block to form a reflection mirror. Reflection surface 2
has 0. Push one reflective mirror beam onto the end of the optical waveguide 1G and fix it, and then place a flat PIN photodiode I4 on a part of it with its light-receiving surface facing down. Hybrid integration of arranged configurations is being carried out. The guided light 21 is reflected by the reflecting surface 20 and enters the planar type 1) I N −/t todium auto 14 to become an electrical signal. 1. However, in this method, it is necessary to use the reflective mirror block [19] and the optical waveguide 16, the reflective mirror block 19, and the flat PIN photodiode 14 must be precisely aligned and fixed. Because of the necessity, the process is complicated and mass production is difficult, and the complicated structure makes it difficult to miniaturize.

このような欠点を解決する方法としては、端面型PIN
フォトダイオードを光導波路端に直接ホンディングによ
りハイブリッド集積する方法が考えられる。第6図(a
)は端面直接ボンディングを説明するための斜視図、同
図(b)は断面図である。
As a way to solve these drawbacks, the edge-type PIN
A method of hybrid integration of photodiodes by direct bonding at the end of an optical waveguide is considered. Figure 6 (a
) is a perspective view for explaining the end face direct bonding, and FIG. 2(b) is a sectional view.

図中22は端面型P I Nフォトダイオ−1ζ、23
はフォトダイオード固定用の低融点金属薄膜(例えばA
u−Zn蒸着膜)である。端面型PINフォトダイオー
ド22は端面から光を入力する受光素子である。この端
面型PINフォトダイオード22を基板15上にのせて
、光導波路16との位置合せをした後、拮板15を加熱
して低融点金属膜23を融か4−ことにより、端面型P
INダイオード22を固定する。このようなハイブリッ
ド集積法によれば量産性に富み、小型化できる利点があ
る。
In the figure, 22 is an end face type PIN photodiode-1ζ, 23
is a low melting point metal thin film for fixing the photodiode (for example, A
u-Zn vapor deposited film). The end face type PIN photodiode 22 is a light receiving element that inputs light from the end face. After placing this end face type PIN photodiode 22 on the substrate 15 and aligning it with the optical waveguide 16, the end face type PIN photodiode 22 is heated and the low melting point metal film 23 is melted.
The IN diode 22 is fixed. Such a hybrid integration method has the advantage of being highly mass-producible and capable of miniaturization.

ところで、このような端面直接ホンディングによるハイ
ブリッド集積に適した専用のフ」]・グイオードは未た
開発されていない。わ−4゛かに、簡易な双方向ピンポ
ン光通信方式において、波長0゜8μm帯のAI Ga
 Asレーザグイオー1・を端面型フォトダイオードと
して利用した例が報告されているにすぎない。〔人、A
lping and R,Tc11.100 Mbit
/s Sem1duplex 0ptical Fib
er TransmissionJ、Lightwav
e Tcch、 Experimcnt Ijsing
 GaAs/GaAlAs 1.aser Trans
ceivers LT−2,663(1984)、)第
7図に、端面型フォ)・ダイオードとして使われたAl
GaAs C3P(Chanr+aled 5ubst
raLeplanar)レーザダイオードの構造を示す
。図中24 fin −GaAs基板、25はn−Δl
GaΔSバッフY層、26はAt Ga As活性層、
27 iJ: p−Δ1GaAsクラット層、28はn
−GaAsギャップ層、29はp−拡散領域、30(J
上部7u極、31は土部電極である。
By the way, a dedicated film guide suitable for hybrid integration by such direct end-face bonding has not yet been developed. 4. In a simple two-way ping-pong optical communication system, AI Ga in the 0°8 μm wavelength band
There have been only reports of examples in which the As laser diode 1 is used as an edge-type photodiode. [person, A
lping and R, Tc11.100 Mbit
/s Sem1duplex 0ptical Fib
er TransmissionJ, Lightwav
e Tcch, Experimentimcnt Ijsing
GaAs/GaAlAs 1. aser Trans
ceivers LT-2, 663 (1984), ) Figure 7 shows the Al
GaAs C3P (Chanr+aled 5ubst
raLeplanar) shows the structure of a laser diode. In the figure, 24 is a fin-GaAs substrate, 25 is n-Δl
GaΔS buffer Y layer, 26 is AtGaAs active layer,
27 iJ: p-Δ1GaAs crat layer, 28 is n
-GaAs gap layer, 29 is p-diffused region, 30 (J
The upper 7u pole, 31, is a soil part electrode.

このようなレーザダイオ−1・は、順方向に電流を流し
て使用する素子のため素子の抵抗値か低く、逆バイアス
に弱いので零バイアス状態で使用し、1)−−拡散領域
29直下のAl Ga As活性層26に光を入射りて
、受光感度0.15A/W、応答速度100Mb/sを
報告している。
Since such a laser diode 1 is used by passing current in the forward direction, the resistance value of the element is low and it is weak against reverse bias, so it is used in a zero bias state. When light is incident on the GaAs active layer 26, a light receiving sensitivity of 0.15 A/W and a response speed of 100 Mb/s are reported.

I−解決し、)二うとする問題点] ところか、このようなレーザダイオードをフォトダイオ
ードとして使用した場合には、光を吸収4−るAlGa
As活性層26の厚さが0.37zm以上と極めて薄い
ために、充分に入力光を吸収でき4゛、受光感度が悪い
という欠点がある。
I-Problems to be Solved and)] However, when such a laser diode is used as a photodiode, the light-absorbing AlGa
Since the As active layer 26 has a very thin thickness of 0.37 zm or more, it cannot sufficiently absorb input light by 4.0 mm, and has the drawback of poor light receiving sensitivity.

また、通常AI Ga As活性層26はP型になって
おり、n Δ1GaAsバッファ層25との境界(第7
図中にa、bで示した境界)にpn接合が形成され静電
容量として働く。このようなpn接合は、図示するよう
にp−拡散領域29の直下だ(」てはなくレーザダイオ
ードの左端aから右端1)まで長い距離にll!、]ζ
形成されるため、静電容量が大きくなる3、1 ill
、上記のようにレーザダイオードけ、逆バイアスかかけ
られないこと、お上(Jn−ΔlGaΔSバッーノγ層
26のキ中26密度が高いことのため、通常の)4トタ
イオートで得られるような厚い空乏層(電−r−やポー
ルの密度の極めて低い層)の形成がなく 、l’l I
+接合部の静電容量が大きくなる。−1−記二一ノの理
由による大きな静電容量は、応答速度をI (1(l 
Ml+ / s程度に制限するという問題を〕1しる1
゜ 以」−(」、ΔlGaΔSレーザダイオードをフォトダ
イオードに使用した場合を述へたが、長波長用のI n
 Ga As Pレーザグイオー1・をITIいた場合
も全く同じ問題を生じろ、。
In addition, the AI GaAs active layer 26 is normally of P type, and the boundary with the n Δ1 GaAs buffer layer 25 (the seventh
A pn junction is formed at the boundary indicated by a and b in the figure) and acts as a capacitance. Such a p-n junction is directly under the p-diffusion region 29 as shown in the figure (instead of from the left end a to the right end 1 of the laser diode) over a long distance ll! , ]ζ
3,1 ill, which increases the capacitance due to the formation of
, as mentioned above, the laser diode cannot be reverse biased, and the thick depletion that can be obtained with a normal 4-layer auto There is no formation of a layer (a layer with extremely low density of electrons and poles), and l'l I
+The capacitance of the junction increases. -1-Large capacitance due to the reason in Section 21 reduces the response speed I (1(l
[1] The problem of limiting to about Ml+ / s1
We have described the case where a ΔlGaΔS laser diode is used as a photodiode.
Exactly the same problem will occur if a GaAs P laser is used for ITI.

この発明は、この、にうな事情を尤慮してなされたムの
である。
This invention was made with these circumstances in mind.

この発明の1−1的は、)し導波路端部がらの出射光を
直接受光でき、か−ノ受光感度を高く応答速度を速くす
るために出射光を充分吸収し、しが乙p 11接合容量
か少なくて、逆ハイ)′スを印加できるようにした新構
造の端面型フ(トグイオートを提(1(することにある
1-1 of this invention is to be able to directly receive the emitted light from the end of the waveguide, to sufficiently absorb the emitted light in order to increase the light receiving sensitivity and to increase the response speed. The purpose of the present invention is to present an end-face type autotomate with a new structure that allows the application of reverse high voltage with low junction capacitance.

1−問題点を解決するための1段( 第1の発明の端部型フォトダイオードは、半導体((料
からなるn型のバッファ層と、n型の光吸収=1ア層と
、p型の拡散領域と、n型の上部層からなるプレーナ光
導波路を有し、該プレーナ光導波路の両端に半導体窓層
を設(J、前記拡散領域の端部かiij記半導体窓層内
部に位置するように構成したことを特徴とする。
1-One stage for solving the problem (The edge-type photodiode of the first invention consists of an n-type buffer layer made of a semiconductor ((() material, an n-type light absorption=1a layer, and a p-type has a planar optical waveguide consisting of a diffusion region of It is characterized by being configured as follows.

第2の発明の端面型フォトダイオードは、半導体+A 
f=4からなるn型のバッファ層と、矩形状のn型の光
吸収コア層と、p型の拡散領域と、前記バッファ層の一
部、前記光吸収コア層、お3Lび前記拡散領域の両側面
を埋めろn型の埋込み層からなるチャネル光導波路を(
1°し、該チャネル光導波路の両端にコ1′導体窓層を
設(J、r)ir記拡散領域の端部が+’+if記半導
体窓層の内部および前記埋込み層の内部に位置するよう
に構成したことを特徴とする。
The edge type photodiode of the second invention is a semiconductor +A
an n-type buffer layer consisting of f=4, a rectangular n-type light absorption core layer, a p-type diffusion region, a part of the buffer layer, the light absorption core layer, 3L and the diffusion region. Fill both sides of the channel optical waveguide consisting of an n-type buried layer (
1°, and a co-1' conductor window layer is provided at both ends of the channel optical waveguide (J, r), the end of the ir diffusion region is located inside the +'+if semiconductor window layer and the buried layer. It is characterized by being configured as follows.

この発明に係る端面型フォトダイオードは、構造面にお
いては、端部から光を入力できるように光吸収領域をコ
アと4−ろ導波構造にしたことと、信頼wI向1.の丸
めの窓層を端部に設けたこと、およびpn接合領域を少
なくした点に主要な特徴てあり、それによって高い受光
感度と高速V)応答速度を有する。従来の平面型フ、l
トダイオート(」、素子表面に垂直に光を人力−・4゛
ろのに適・(−7,、l〕)に、光吸収領域と窓層を単
に積層しであるのにλ・1して、この発明では」1記の
光吸収領域を二Jアと・1”ろ光導波路と窓層を素子の
横方向に・11ζべた構造である点が異なり、またそれ
に伴い充分な逆バイアス電■1を印加てきるようにpn
接合領域を最適構造に−1゜失しである点が異なる3゜ またレーザダイオードを端面型フォトダイオードとして
用いた場合とは、光吸収領域の導波横進を受光に適した
構造に変えていること、窓層を設けていること、pn接
合領域が極小になる構造にしであること逆バイアス電+
i>を印加てさるように高抵抗の半導体十オ利を使用し
てぃろごとが1」°4なろ。1[作用1 この発明に係る端部型)t l−グイオート(J、光導
波路の両端に設けた゛1′、導体窓層がら光を人力12
、pn接合に、Lろ静電容11tの影響を受(j4−に
、高感度に光を吸収する。
In terms of structure, the edge type photodiode according to the present invention has a light absorption region having a core and a 4-waveguide structure so that light can be input from the edge, and a 1. The main features are that a rounded window layer is provided at the end and that the pn junction area is reduced, resulting in high light receiving sensitivity and high response speed. Conventional planar type
The light absorbing region and the window layer are simply laminated at λ 1 (−7,, l), which is suitable for directing light perpendicular to the element surface manually by 4 ゛. In this invention, the structure differs in that the light absorption region described in ``1'' has a structure in which the optical waveguide and the window layer are oriented in the lateral direction of the element. pn so that 1 is applied
The difference is that the junction region has a −1° loss from the optimal structure.Also, when the laser diode is used as an edge-type photodiode, the lateral propagation of the waveguide in the light absorption region is changed to a structure suitable for light reception. The reverse bias voltage is
Using a high-resistance semiconductor resistor so that i> is applied, the angle becomes 1"°4. 1 [Function 1 End type according to the present invention) t l-guiot (J,
, pn junction, is affected by the L capacitance 11t (j4-, and absorbs light with high sensitivity.

[実施例] 以下、この発明の実施例を第1図ないし第3図に基づい
て説明する。
[Example] Hereinafter, an example of the present invention will be described based on FIGS. 1 to 3.

第1図、第2図は第1の発明の一実施例を説明する丸め
の図であり、同図(a)は斜視図、同図(b)は同図(
a)のA−A′線に沿って切断した断面図、同図(c)
は同図(a)のB−B’線に沿って切断した断面図であ
る。
1 and 2 are rounded diagrams illustrating an embodiment of the first invention, in which figure (a) is a perspective view and figure (b) is a figure (
Cross-sectional view taken along line A-A' in a), same figure (c)
is a sectional view taken along line BB' in FIG.

図中32はn”−1nP基板、33はn−InPバッフ
ァ層、3/Iはn−In Ga As P光吸収コア層
、35はP−拡散領域、36はn−InP窓層、37は
Si3N4絶縁膜、38は上部電極、39は下部電極、
40は無反射コーテイング膜、4Xは入力光、42はn
−TnP上部層、43はプレーナ光導波路である。ここ
では、第6図に示した光導波路16として、(8μm厚
)x(15μm幅)のコア17と、3μm厚のクラッド
18を有する石英系光導波路を用い、この光導波路16
に第1図に示したこの発明の長波長帯用(波長1μm以
」二)の端面型フォートダイオードをハイブリッド集積
する場合について説明゛4−ろ。
In the figure, 32 is an n''-1nP substrate, 33 is an n-InP buffer layer, 3/I is an n-In Ga As P light absorption core layer, 35 is a P-diffusion region, 36 is an n-InP window layer, and 37 is an n-InP window layer. Si3N4 insulating film, 38 is an upper electrode, 39 is a lower electrode,
40 is a non-reflection coating film, 4X is input light, 42 is n
-TnP upper layer, 43 is a planar optical waveguide. Here, as the optical waveguide 16 shown in FIG.
Now, the case of hybrid integration of the end-face type fort diode for long wavelength band (wavelength 1 μm or more) according to the present invention shown in FIG. 1 will be explained.

本例の端面型フ1−トダイオ−1・の構造は、第1図(
b)において、キャリア濃1i 10 ” / cll
l”のn”1nPJil;板32の上方に、ギートリア
濃度IQ l[l 70m3のn−1nPバッファ層3
3 (、’(ttm7)、ギヤリア濃度10日/cm’
のn−1nGaAsP光吸収コア層34(2)im厚)
、;1−ヤリア濃度IQ18/cm’のp −拡散領域
35(、’l Itm F;(のZn拡散In P)の
順に積層しノこ構造てある。
The structure of the end face type foot diode 1 of this example is shown in Figure 1 (
In b), carrier concentration 1i 10”/cll
l” of n”1nPJil; Above the plate 32, an n-1nP buffer layer 3 of Geetria concentration I
3 (,'(ttm7), Gearia concentration 10 days/cm'
n-1nGaAsP light-absorbing core layer 34(2)im thick)
The p-diffusion region 35 (,'l Itm F; (Zn-diffused InP) having a 1-Year concentration IQ18/cm' is laminated in this order in a sawtooth structure.

ここで、光吸収コア層の吸収端を1.55μmとし、n
   I n o、5eGa n、++ΔS Q、9.
+)o、fl11光吸収コア層34を用いた。n−Tn
 Ga As P光吸収コツ層34は、周囲のn−1n
Pバッファ層33とp−拡散領域35およびn−TnP
l=部層42(図(c)参照)より屈折が大きく、これ
らにj;ってプレーナ光導波路43を形成している。こ
のプレーナ光導波路43の両端部に端面(図中c dお
よびefの界面)保護のためのキャリア濃度10’ 5
 / c m 3のn−In P窓層(X方向の厚さ5
μm)36を設ける。更に、素子上面の保護と電気絶縁
のために、n−TnP窓層36の上部およびp−拡散領
域35の端部の上部にSi3N+絶縁膜37を形成し、
この5isN4絶縁膜37の一部を含めてp−拡散領域
35の−に部にAu−Znの上部電極38を設ける。ま
たn−In P基板32の底面にAu−8nの下部電極
39を設ける。入力光41が入力される側には無反射コ
ーテイング膜40を蒸着する。
Here, the absorption edge of the light absorption core layer is 1.55 μm, and n
I n o, 5eGa n, ++ΔS Q, 9.
+) o, fl11 light absorption core layer 34 was used. n-Tn
The GaAsP light absorption layer 34 is formed by surrounding n-1n
P buffer layer 33, p-diffusion region 35 and n-TnP
l = larger refraction than the sublayer 42 (see figure (c)); these form a planar optical waveguide 43; At both ends of this planar optical waveguide 43, a carrier concentration of 10' 5 is applied to protect the end faces (interfaces c, d and ef in the figure).
/ cm 3 n-In P window layer (thickness in X direction 5
μm) 36 is provided. Furthermore, in order to protect and electrically insulate the upper surface of the element, an Si3N+ insulating film 37 is formed on the n-TnP window layer 36 and on the end of the p-diffusion region 35.
An upper electrode 38 of Au--Zn is provided on the - side of the p- diffusion region 35, including a part of this 5isN4 insulating film 37. Further, a lower electrode 39 of Au-8n is provided on the bottom surface of the n-In P substrate 32. A non-reflective coating film 40 is deposited on the side where input light 41 is input.

InPの屈折率をNs、空気の屈折率をNaとすると、
(Na −Ns )”5の屈折率値を持っ膜厚λ/[4
・(Na Ns )”’)の膜を付加したとき反射率を
極小にできることが光学において知られている。ここで
λは真空中での波長である。素子製作においては、波長
1.3μmで使用するため、屈折率1.789のSi 
OX膜を0.182μm厚に蒸着した。
If the refractive index of InP is Ns and the refractive index of air is Na, then
(Na −Ns)” has a refractive index value of 5 and a film thickness λ/[4
It is known in optics that the reflectance can be minimized when a film of (Na Ns )"') is added. Here, λ is the wavelength in vacuum. In device manufacturing, For use, Si with a refractive index of 1.789
An OX film was deposited to a thickness of 0.182 μm.

p−拡散領域35の構造は、逆バイアス電圧の耐圧性と
pn接合の静電容量低減を考慮して決める。すなわち、
p−拡散領域35がn−InP窓層36の内部に入り込
む、Lうにして逆バイアス電圧の耐圧性を得ている。プ
レーナ光導波路43の端部(図中cdとerの界面)を
エツチングプロセスで形成する際の結晶性の劣化は避け
られないので、この端部の界面にp−拡散領域35の界
面が一致した場合には、この界面に形成されるpn接合
の逆バイアス電圧の耐圧性が悪くなり、充分な動作電圧
を印加できなくなる。そこで、結晶性のよいn−TnP
窓層36の中にpn接合が形成されるようにp−拡散領
域35を形成して、プレーナ光導波路43の端部には逆
バイアス電圧が印加されないようにしている。具体的に
は、p−拡散領域が約2μm入り込むようにした。素子
の横方向(X方向)については、pn接合によって生じ
る静電容量低減のため、図(c)に示すように、n−1
++C;aAsP光吸収コア層34−ヒに積層したn−
[nP上部層42の全面にZnを拡散するのではなく、
必要最小限の幅にとどめる。具体的には20μm幅にし
た。また、深さ方向(X方向)については、n−1nG
aΔsP光吸収コア層34にpn接合による空乏層が形
成されるように、p 拡散領域35の界面をn−1nG
aAsP光吸収コア層34の」二面と一致させる。
The structure of the p-diffusion region 35 is determined in consideration of reverse bias voltage resistance and reduction of capacitance of the pn junction. That is,
The p-diffusion region 35 penetrates into the n-InP window layer 36, thereby obtaining reverse bias voltage resistance. Since deterioration of crystallinity is unavoidable when forming the end of the planar optical waveguide 43 (interface between cd and er in the figure) by an etching process, the interface of the p-diffusion region 35 coincides with the interface of this end. In this case, the reverse bias voltage resistance of the pn junction formed at this interface deteriorates, making it impossible to apply a sufficient operating voltage. Therefore, n-TnP with good crystallinity
The p-diffusion region 35 is formed so that a pn junction is formed in the window layer 36, so that no reverse bias voltage is applied to the end of the planar optical waveguide 43. Specifically, the p- diffusion region was made to penetrate approximately 2 μm. In the lateral direction (X direction) of the element, in order to reduce the capacitance caused by the pn junction, as shown in Figure (c), n-1
++C; n- layered on the aAsP light absorption core layer 34-A
[Instead of diffusing Zn over the entire surface of the nP upper layer 42,
Keep the width to the minimum necessary. Specifically, the width was set to 20 μm. In addition, in the depth direction (X direction), n-1nG
The interface of the p diffusion region 35 is set to n-1nG so that a depletion layer is formed in the aΔsP light absorption core layer 34 by a pn junction.
The two surfaces of the aAsP light absorption core layer 34 are aligned with each other.

次に、作用にって説明する。Next, the action will be explained.

入力光41は、無反射コーテイング膜40とn−l n
 P窓層36を通過し、プレーナ光導波路43と光結合
した後、徐々に光吸収されながらこの導波路中を伝搬し
て行く。光吸収は、n−1nGa As P光吸収コア
層34によってのみ行われる。
The input light 41 passes through the non-reflection coating film 40 and n-l n
After passing through the P window layer 36 and being optically coupled to the planar optical waveguide 43, the light propagates through this waveguide while being gradually absorbed. Light absorption is performed only by the n-1nGaAsP light absorbing core layer 34.

n−1nPバッファ層33とp−拡散領域35は透明で
ある。n−InGaAsP光吸収層34に吸収された光
によって発生した電子−正孔対は光電流となり、電気信
号として検出される。入力光4Iの光エネルギーをPO
とすると、光導波路で吸収されろ光エネルギーPaは、 一α1、 r’a =Po (1−a   )である。
The n-1nP buffer layer 33 and the p-diffusion region 35 are transparent. Electron-hole pairs generated by the light absorbed by the n-InGaAsP light absorption layer 34 become photocurrents, which are detected as electrical signals. The optical energy of input light 4I is PO
Then, the optical energy Pa absorbed in the optical waveguide is - α1, r'a = Po (1-a).

ここで、αはプレーナ光導波路43における吸収係数、
■7はプレーナ光導波路43の長さである(図中ceの
長さ)。吸収係数αは、プレーナ光導波路43中の伝搬
光の界分布と、n−rnGaAsP材料自身のもつ吸収
係数(約1000/cm)から算出され、約200/c
mである。充分に逆バイアス電圧を印加して、n−In
 Ga AsP光吸収層34の厚さ方向全域に空乏層を
拡げたときの受光感度S(A/W)は、 一α1゜ S=q/hν(1−e  )でり、えられる。ここで、
qは電子の電荷、11ν(」光子エネルギーである。
Here, α is the absorption coefficient in the planar optical waveguide 43,
(2) 7 is the length of the planar optical waveguide 43 (length ce in the figure). The absorption coefficient α is calculated from the field distribution of propagating light in the planar optical waveguide 43 and the absorption coefficient (approximately 1000/cm) of the n-rnGaAsP material itself, and is approximately 200/c.
It is m. By applying a sufficient reverse bias voltage, the n-In
The light-receiving sensitivity S (A/W) when the depletion layer is expanded over the entire thickness direction of the GaAsP light absorption layer 34 is given by -α1°S=q/hν(1-e). here,
q is the electron charge, 11ν('' photon energy.

第2図に、光導波路長を変えたときの理想状態(光が完
全に吸収され、全て光電流にな−、た状e)の光受光感
度の計算値(実線)と、実験値(白丸。
Figure 2 shows the calculated value (solid line) and experimental value (white circle) of the light receiving sensitivity in the ideal state (light is completely absorbed and all becomes photocurrent, vertical shape e) when the optical waveguide length is changed. .

点線)を示す。入力光には面述の石英系)し導θν路か
ら出射された光を用いた。実験値の感度の方が低下して
いるのは、n−In Ga As P光吸収層34で生
成された電子−正孔対の一部が再結合して光電流に寄与
しないことが1:、原因である。通常のフォートダイオ
ードでは理想状態での受光感度の80%以下になると、
ヤわれている。図から、ブレーナ光導波路43を長くす
るとともに受光感度が向」−シているが、しかし、それ
とともにp−拡散領域35の界面に形成されるpn接合
による静電容量が増加するので応答速度が遅くなる。そ
こで、実際の素子製作にあたっては、感度と応答速度の
兼ね合いから光導波路長を定める。具体的には、感度0
.7 A/W、応答速度IGb/s(+)n接合静電容
ill PF以下、パッケージ時に付加される静電容量
0.5PF)を得るため、光導波路長を90μmとして
設計通りの性能を得た。
dotted line). As the input light, the light emitted from the quartz-based θν path described above was used. The reason why the sensitivity of the experimental value is lower is that some of the electron-hole pairs generated in the n-InGaAsP light absorption layer 34 recombine and do not contribute to the photocurrent. ,Responsible. In a normal Fort diode, when the light receiving sensitivity in the ideal state is less than 80%,
Being fucked. As can be seen from the figure, as the Brehner optical waveguide 43 is lengthened, the light-receiving sensitivity improves, but at the same time, the capacitance due to the p-n junction formed at the interface of the p-diffusion region 35 increases, so the response speed decreases. Become slow. Therefore, in actual device fabrication, the optical waveguide length is determined based on the balance between sensitivity and response speed. Specifically, sensitivity 0
.. 7 A/W, response speed IGb/s (+) In order to obtain n junction capacitance less than PF (capacitance added at the time of packaging: 0.5PF), the optical waveguide length was set to 90 μm to obtain the performance as designed. .

次に製造法について述べる。Next, the manufacturing method will be described.

(+00)面n±Inp基板32の上に液相エピタキシ
ャル法により、n−In1)バッファ層、n−In G
a As P光吸収コア層、n−InPn部上の順にエ
ビ膜を積層する。これらの各層は、キャリア濃度がI 
O157c m ’程度に低くなるようにノンドープで
エビ成長させる。次に、n−InP窓層36を形成する
ため、上記積層エビ膜を(重クロム酸カリ+酢酸+水)
エツチング液を用いて、<110>方向に沿ってn−1
nP窓層36に相当する溝を作る。次に、この溝を液相
エピタギノヤル法によりn−1nPて埋める。次に、素
子」−面にCVD法によりSi:+Ila膜をイ・1着
さ什、第1図(b)のにうなSi*N、を絶縁膜37を
、通常のフ]トレジストによろマスクパターンと緩衝フ
ッ酸のエツチング液を用いて形成する。この5lsN4
絶縁膜37は、最終的には素子端部に電1王が印加され
ないようにするための電気絶縁膜として用いるが、同時
にp−拡散領域35を形成するためのマスクとして用い
ろ。S!3N+絶縁膜37はZnの拡散長を考慮してプ
レーナ光導波路43の端部にまでかかるように形成する
。S i 3N 4絶縁膜37の形成後、素子を7. 
nとPの人−)たガラスアンプル中に真空封入し、電気
炉中でZnの拡散を行う。この工程中にn−1nP基板
32底部にZn−拡散によって形成されたp−拡散層を
研磨除去する。
On the (+00) plane n±Inp substrate 32, an n-In1) buffer layer, an n-InG
a Shrimp membrane is laminated in this order on the AsP light absorption core layer and the n-InPn part. Each of these layers has a carrier concentration of I
The shrimp are grown in a non-doped manner so that the O157cm is as low as 157 cm'. Next, in order to form the n-InP window layer 36, the above laminated shrimp film (potassium dichromate + acetic acid + water) is
n-1 along the <110> direction using an etching solution.
A groove corresponding to the nP window layer 36 is created. Next, this groove is filled with n-1nP by liquid phase epitaxy. Next, a Si:+Ila film is deposited on the negative side of the element by the CVD method, and an insulating film 37 of Si*N as shown in FIG. A pattern is formed using a buffered hydrofluoric acid etching solution. This 5lsN4
The insulating film 37 is ultimately used as an electrical insulating film to prevent the voltage from being applied to the end of the element, but at the same time it is used as a mask for forming the p- diffusion region 35. S! The 3N+ insulating film 37 is formed so as to cover the end of the planar optical waveguide 43 in consideration of the diffusion length of Zn. After forming the Si 3N 4 insulating film 37, the device is subjected to 7.
N and P persons were vacuum sealed in a glass ampoule, and Zn was diffused in an electric furnace. During this step, the p-diffusion layer formed at the bottom of the n-1nP substrate 32 by Zn-diffusion is removed by polishing.

次に、素子上部にΔu−Zo 4ニア1着して一11部
電極38を形成する。第6図の光導波路16のコア17
とn−1nGaΔsP光吸収コア層34との位置合U゛
のため、必要に応じてメツキ法に、l:す、Au−7,
nl−電極極に更にAuを所望の厚さメツキ4−ろ(こ
れは、1−電極極38を下側にして端面直接ボンディン
グ干ろためである)。次に、素子1z部にAu−8nを
蒸着して下部電極39を形成4゛ろ。次に、n−1nP
窓層36が所望の厚さく2方向に約577 m )にな
るJ:うにしながらへき開に、にり切り分けろ。素子の
横方向(Y方向)もハイブリット集積しゃすい幅(通常
50〜100μm)にへき開により切り分目ろ。次に、
入力光側にSiOxの無反射コーテイング膜40を蒸着
オる。
Next, an 111-part electrode 38 is formed by depositing Δu-Zo 4 on the top of the element. Core 17 of optical waveguide 16 in FIG.
Due to the positioning U' between the n-1nGaΔsP light absorption core layer 34, the plating method may be used as needed.
Further, plate the nl-electrode with Au to a desired thickness. Next, Au-8n is deposited on the element 1z portion to form a lower electrode 39 (4). Next, n-1nP
To make the window layer 36 have the desired thickness (approximately 577 m in two directions): Cut into cleavages while searing. In the lateral direction (Y direction) of the element, the width of the hybrid integration hole (usually 50 to 100 μm) is also cut by cleavage. next,
A non-reflection coating film 40 of SiOx is deposited on the input light side.

SiOxの屈折率は、ヘルジャー内の酸素分圧で調整す
る。
The refractive index of SiOx is adjusted by the oxygen partial pressure within the Herger.

以−にの工程により端面型フォトダイオードか製造でき
ろ。
Can you manufacture an edge-type photodiode using the following process?

この端面型フォトダイオードを光導波路16の端部にハ
イブリッド集積オろ方法としては、第6図により従来の
技術として述へた端面直接ホンディング法を用いろ。
As a method for hybrid integration of this end face type photodiode at the end of the optical waveguide 16, the end face direct honding method described as the conventional technique with reference to FIG. 6 is used.

以1−1この発明の端面型フォトダイオードについて述
べたが、光吸収コア層の材料にはInGaAs t)使
用できる。また、各層の・j°法は、先導波回路で使用
されている導波(14県に応して変えろことは勿論であ
る。
Although the edge type photodiode of the present invention has been described in 1-1 above, InGaAst) can be used as the material of the light absorption core layer. Also, the .j° method for each layer should of course be changed depending on the waveguide (14 prefectures) used in the leading wave circuit.

第3図は、第2の発明の一実施例を説明する図であって
、同図(a ) +J斜視図、同図(1))は同図(a
)の八−Δ′線に沿って切断した断面図、同図(e)は
同図(a)のB−11’線に沿−・て切断した断面図で
ある。
FIG. 3 is a diagram illustrating an embodiment of the second invention, and FIG. 3 (a) is a +J perspective view, and FIG.
) is a cross-sectional view taken along the line 8-Δ' of FIG.

図中の符号は、前述した第1の発明の実施例の第1図と
同様であるか、n  l n Ga As l’毘吸収
コア層の44 、n−T n P埋め込み層の45、チ
ャンネル光導波路46が異なる。本実l111i例は、
石英系光導波路16の二Iア17の(苗方向か、例えば
571m幅のように狭い場合に適4−ろ3.この場合に
は、石英系光導波路I6からの出射光(J伝搬とともに
横方向に大きく広が−で行くため、1iii述した第1
の発明の実施例(第1図(C))のように横方向への閉
じ込め効果のないプレーづ光導波路43ては、光電流生
成に<f効なp−拡散領載置Jζに占める光エネルギー
が少なくな−て受光感度Q)低下をもたらす。そこで、
第3図(c)に示すように、n−InGaΔsP光吸収
層44全吸収層44、横方向(y方向)にも屈折率分布
を6つチャンネル光導波路46とすることにより、入力
された光エネルギーをp−拡散領域35直下に閉じ込め
て受光感度を向」−させろことができる。
The symbols in the figure are the same as those in FIG. 1 of the embodiment of the first invention described above, or 44 for the n l n Ga As l' bi-absorption core layer, 45 for the n-T n P buried layer, and 45 for the n-T n P buried layer. The optical waveguide 46 is different. The real l111i example is
In this case, the light emitted from the silica optical waveguide I6 (in the direction of the seedlings, or suitable for narrow cases such as 571 m width) Since it spreads greatly in the direction -, the first
As shown in the embodiment of the invention (FIG. 1(C)), a planar optical waveguide 43 without a lateral confinement effect has an effect of less than The energy decreases, resulting in a decrease in light-receiving sensitivity (Q). Therefore,
As shown in FIG. 3(c), by forming an n-InGaΔsP light absorption layer 44, a total absorption layer 44, and a six-channel optical waveguide 46 with a refractive index distribution in the lateral direction (y direction), the input light can be The light receiving sensitivity can be improved by confining energy directly below the p-diffusion region 35.

製造方法(4、前述した第1の発明の実施例とほとんど
同じであるが以下の点が異なる。
Manufacturing method (4) is almost the same as the embodiment of the first invention described above, but differs in the following points.

■ n −1n P窓層36形成のため、積層エビ膜(
n −1n P層/n −In Ga As P光吸収
コツ層/n −1n Pバラフッ層/n−1nP基板)
に114を形成ずろ際に、同時に第3図(c)の埋込み
層45に相当する溝も形成する。次に、液相エピタキシ
ャル法によって、n−1nP窓層36とn−T n P
埋込み層45をn−1nPで同時に埋込む。
■ To form the n -1n P window layer 36, a laminated shrimp membrane (
n-1n P layer/n-In Ga As P light absorption layer/n-1n P flat layer/n-1nP substrate)
When forming the groove 114, a groove corresponding to the buried layer 45 in FIG. 3(c) is also formed at the same time. Next, by liquid phase epitaxial method, the n-1nP window layer 36 and the n-TnP
The buried layer 45 is simultaneously buried with n-1nP.

■、p−拡散領域35の界面が第3図(c)のようにn
 −1n P埋込み層45内になるように、Zn拡散の
マスクとして利用するSi3N4絶縁膜37を形成する
。理由は、結晶性の劣化しやすい界而(図中のghとi
J)にり11重合金形成しないためである。
(2) The interface of the p- diffusion region 35 is n as shown in FIG. 3(c).
A Si3N4 insulating film 37 is formed within the -1n P buried layer 45 to be used as a mask for Zn diffusion. The reason is that crystallinity easily deteriorates (gh and i in the figure).
J) This is to prevent formation of Ni-11 heavy alloy.

このように、本実施例で(J、横進が若干複雑になり製
造が面倒にはなる乙のの、先導波回路を構成する光導波
路幅かりまい場合にも高感度が得られる特徴がある。
In this way, this embodiment has the feature that high sensitivity can be obtained even when the width of the optical waveguide constituting the leading wave circuit is not large enough, although the lateral movement is slightly complicated and manufacturing is troublesome. .

以」−1第1、第2の発明の実施例で(J、長波長帯用
のInP光半導体による端面型〕」トダイオードについ
て述べたが、この発明はこれに限られるものではなく、
Ga As光半導体を使−1て、すなわちn −Ga 
As基板、n −A I GaΔSバッファ層、n −
Ga As光吸収コア層、n ΔlGaAsエピ膜への
Zn拡散に、1;ろp−拡散層、n−Al GaΔS窓
層、n −AI Ga As埋込め層などを使って、短
波長帯(0,87zm)用の端面型フォトダイオードも
製作でΔろ。製造法ら液相エピタキシャル法たけに限ら
れず有機金囲気Ill成長法(MOCVD)や分子ヒー
ムエピタキノヤル法なども利用できろ。また、この発明
の端面型フォトダイオードは石英系光導波路た(jでな
く他のガラス)し導波路、I−i N b Ol光導波
路、半導体先導路への・\イブリッド集積に適用できる
ことは当然である。。
Hereinafter, in the embodiments of the first and second inventions (J, end-face type using InP optical semiconductor for long wavelength band), the present invention is not limited to this.
Using a GaAs optical semiconductor, i.e., n-Ga
As substrate, n-A I GaΔS buffer layer, n-
For Zn diffusion into the GaAs optical absorption core layer, nΔlGaAs epitaxial film, a 1; filter diffusion layer, n-Al GaΔS window layer, n-AI GaAs buried layer, etc. are used to diffuse Zn into the short wavelength band (0 , 87zm) is also available. The manufacturing method is not limited to the liquid phase epitaxial method, but may also be used such as the organic metal vapor deposition method (MOCVD) or the molecular heel epitaxy method. In addition, it is obvious that the edge-type photodiode of the present invention can be applied to \Ibrid integration into silica-based optical waveguides (not J but other glass) waveguides, I-iNbOl optical waveguides, and semiconductor guideways. It is. .

r発明の効果〕 以−1,説明したように、この発明による端面型フォト
ダイオードは、n型半導体バッファ層、n型半導体)し
吸収コア層、p型拡散層からなる光導波路構造をf14
−るため、人力光を素子端面から入力でき、ごの結果、
ハイブリッド集積化が容易になり、また光導波路中を光
が伝搬するとともに光が次々に吸収されていくので高感
度であるという利点がある。
[Effects of the Invention] As explained below, the edge photodiode according to the present invention has an optical waveguide structure consisting of an n-type semiconductor buffer layer, an n-type semiconductor buffer layer, an absorption core layer, and a p-type diffusion layer.
Therefore, human-powered light can be input from the element end face, and as a result,
It has the advantage of facilitating hybrid integration, and of being highly sensitive since the light is successively absorbed as it propagates through the optical waveguide.

また、光導波路の両端に半導体窓層を設(づ、更にI)
−拡散領域によって形成されろpn接合を結晶性のよい
半導体窓層内に位置するようにしたことにより、大きな
逆バイアス電圧を印加でき、この結果、高感度になると
ともに高速の応答速度が得られろ利点がある。
In addition, semiconductor window layers are provided at both ends of the optical waveguide.
- By locating the pn junction formed by the diffusion region in the semiconductor window layer with good crystallinity, a large reverse bias voltage can be applied, resulting in high sensitivity and high response speed. There are advantages.

また、p−拡散領域を入力光の幅に対応した幅にまて狭
まくできるので、p−拡散領域の界面に形成されろpn
接合による静電容1賃か小さくなり、高速の応答速度が
得られろ111点がある4、
In addition, since the p-diffusion region can be narrowed to a width corresponding to the width of the input light, no pn is formed at the interface of the p-diffusion region.
There are 111 points that the capacitance due to bonding can be reduced by one or more and a high response speed can be obtained.4.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は第1の発明の一実施例を示す端面型フォトダイ
オードの構造を示す図、第2図(」同実施例を説明する
ためのフォトグイオート内の光導波路長と受光感度の関
係を示“4〜図、第3図(J第2の発明の一実施例を示
オ端面型〕t I−ダイオードの構造を示す図である。 第4図は従来の平面型フィートダイオードを示す図、第
5図は平面型フ]トダイオ−1・をハイブリッド集積す
る方法を示す図、第(1図は直接ホンディングに.]S
リハイブリッド集積4−ろ方法を示す図、第7図はフ」
トダイオートとじて用いたレーザダイオ−1・の構造を
示す図である。 3 2−n ” − T n P 3+’;板、3 3
 ・・・・・n−1 n Pバッフγ層、34・・・・
・n−T n C: aΔsP光吸収=1γ層、35・
− p−拡散領域、 3 [i −n − 1 n P窓層、37  ・Si
JN+絶縁膜、38 ・・・上部電極、39  1ぐ電
極極、 40 ・・無反射コーテイング膜、 41・・・・人力光、42・・・・n−1nP上部層、
43 ・・・プレーナ光導波路、 44・・・・・・r+−1nGaΔsP光吸収コア層、
45・・・・n−In P埋込み層、 46・・・・チャンネル光導波路。 第6図 (b) 第7図
FIG. 1 is a diagram showing the structure of an edge-type photodiode showing an embodiment of the first invention, and FIG. Figures 4 to 3 are diagrams showing the structure of an end-face type diode. Figure 4 shows a conventional planar foot diode. Figure 5 is a diagram showing a method for hybrid integration of planar photodiodes 1. (Figure 1 is for direct honing.)
Figure 7 is a diagram showing the rehybrid integration 4-filter method.
FIG. 1 is a diagram showing the structure of a laser diode 1 used as a laser diode. 3 2-n ” - T n P 3+'; board, 3 3
...n-1 n P buffer γ layer, 34...
・n-T n C: aΔsP light absorption=1γ layer, 35・
- p-diffusion region, 3 [i -n - 1 n P window layer, 37 ・Si
JN+ insulating film, 38... Upper electrode, 39 1st electrode, 40... Non-reflective coating film, 41... Human power light, 42... n-1nP upper layer,
43...Planar optical waveguide, 44...r+-1nGaΔsP light absorption core layer,
45...n-InP buried layer, 46...channel optical waveguide. Figure 6(b) Figure 7

Claims (1)

【特許請求の範囲】 1、半導体材料からなるn型のバッファ層と、n型の光
吸収コア層と、p型の拡散領域と、n型の上部層からな
るプレーナ光導波路を有し、該プレーナ光導波路の両端
に半導体窓層を設け、前記拡散領域の端部が前記半導体
窓層内部に位置するように構成したことを特徴とする端
面型フォトダイオード。 2、半導体材料からなるn型のバッファ層と、矩形状の
n型の光吸収コア層と、p型の拡散領域と、前記バッフ
ァ層の一部、前記光吸収コア層、および前記拡散領域の
両側面を埋めるn型の埋込み層からなるチャネル光導波
路を有し、該チャネル光導波路の両端に半導体窓層を設
け、前記拡散領域の端部が前記半導体窓層の内部および
前記埋込み層の内部に位置するように構成したことを特
徴とする端面型フォトダイオード。
[Claims] 1. A planar optical waveguide comprising an n-type buffer layer made of a semiconductor material, an n-type light absorption core layer, a p-type diffusion region, and an n-type upper layer; 1. An edge type photodiode, characterized in that a semiconductor window layer is provided at both ends of a planar optical waveguide, and an end of the diffusion region is located inside the semiconductor window layer. 2. An n-type buffer layer made of a semiconductor material, a rectangular n-type light absorption core layer, a p-type diffusion region, a part of the buffer layer, the light absorption core layer, and the diffusion region. It has a channel optical waveguide consisting of an n-type buried layer filling both side surfaces, a semiconductor window layer is provided at both ends of the channel optical waveguide, and an end of the diffusion region is located inside the semiconductor window layer and inside the buried layer. An edge-type photodiode characterized in that it is configured to be located at.
JP61182995A 1986-08-04 1986-08-04 End face type photodiode Pending JPS6338269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61182995A JPS6338269A (en) 1986-08-04 1986-08-04 End face type photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61182995A JPS6338269A (en) 1986-08-04 1986-08-04 End face type photodiode

Publications (1)

Publication Number Publication Date
JPS6338269A true JPS6338269A (en) 1988-02-18

Family

ID=16127913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61182995A Pending JPS6338269A (en) 1986-08-04 1986-08-04 End face type photodiode

Country Status (1)

Country Link
JP (1) JPS6338269A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545333B1 (en) * 2001-04-25 2003-04-08 International Business Machines Corporation Light controlled silicon on insulator device
JP2005191401A (en) * 2003-12-26 2005-07-14 Hamamatsu Photonics Kk Semiconductor light-receiving element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6545333B1 (en) * 2001-04-25 2003-04-08 International Business Machines Corporation Light controlled silicon on insulator device
JP2005191401A (en) * 2003-12-26 2005-07-14 Hamamatsu Photonics Kk Semiconductor light-receiving element

Similar Documents

Publication Publication Date Title
JP2830591B2 (en) Semiconductor optical function device
KR100244048B1 (en) Optical semiconductor device and method of fabricating the same
JP3221916B2 (en) Optoelectronic device with integrated optical guide and photodetector
US6392256B1 (en) Closely-spaced VCSEL and photodetector for applications requiring their independent operation
EP0446056B1 (en) Integrated optical semiconductor device
JPH0636457B2 (en) Method for manufacturing monolithic integrated optical device incorporating semiconductor laser and device obtained by this method
JPS61168957A (en) Bidirectional communication equipment and manufacture thereof
JP3058077B2 (en) Semiconductor light emitting and receiving device
JPH0697597A (en) Surface emitting type semiconductor laser with photodetector
JPH1022520A (en) Semiconductor photodetector and its manufacture
JPH08111559A (en) Semiconductor light emitting/receiving element and device
JPH06268196A (en) Optical integrated device
JPS6338269A (en) End face type photodiode
JPH0426233B2 (en)
JP3111982B2 (en) Waveguide type semiconductor optical device
JPH0832102A (en) Photodetector
JP2002344002A (en) Light-receiving element and mounting body thereof
JP2667168B2 (en) Edge-receiving photodiode
KR100265858B1 (en) Wavelength division multiplexing device with monolithically integrated semiconductor laser and photodiode
JPH04144182A (en) Optical semiconductor device array
JPH0272679A (en) Semiconductor photodetector having optical waveguide
JP2924041B2 (en) Monolithic integrated semiconductor optical device
JP3272060B2 (en) Semiconductor element
JPH0562472B2 (en)
JPS6320398B2 (en)