JPS6337602A - 薄膜抵抗体の製作方法 - Google Patents
薄膜抵抗体の製作方法Info
- Publication number
- JPS6337602A JPS6337602A JP18066786A JP18066786A JPS6337602A JP S6337602 A JPS6337602 A JP S6337602A JP 18066786 A JP18066786 A JP 18066786A JP 18066786 A JP18066786 A JP 18066786A JP S6337602 A JPS6337602 A JP S6337602A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resistance
- sheet resistance
- film
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 19
- 238000004544 sputter deposition Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 229910019819 Cr—Si Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(a業上の利用分野)
本発明は薄膜抵抗体の製作方法、特に抵抗温度係数が小
さく、かつ低シート抵抗から高シート抵抗までの範囲の
薄膜抵抗回路網素子を作るに好適な薄膜抵抗体の製作方
法に関する。
さく、かつ低シート抵抗から高シート抵抗までの範囲の
薄膜抵抗回路網素子を作るに好適な薄膜抵抗体の製作方
法に関する。
(従来の技術)
抵抗体、コンデンサ、IC等を複合化したハイブリッド
ICにおいては小型化、高性能化の要求が最近強くなっ
てきている。ハイブリッドICの一例は特開昭59−1
23203に示されている。従来、ハイブリッドICに
おいては、抵抗体は厚膜印刷ペースト法を用いてへ12
03等のセラミック絶縁体基板上に形成していた。しか
し、この方法では、抵抗体の幅を小さくするには限界が
あり、高密度化、高集積化することが困難である。そこ
で、蒸着やスパッタリング等の薄膜技術を用いた薄膜抵
抗体の開発が進められている(雑誌「電子材料J 19
84−5. PL35〜P139)。上記文献に記載の
様に、この薄膜抵抗体の材料としてはNi−Cr1の材
料を用いて個別抵抗素子を1チツプ上に集積化した薄膜
抵抗回路網素子を作製している。
ICにおいては小型化、高性能化の要求が最近強くなっ
てきている。ハイブリッドICの一例は特開昭59−1
23203に示されている。従来、ハイブリッドICに
おいては、抵抗体は厚膜印刷ペースト法を用いてへ12
03等のセラミック絶縁体基板上に形成していた。しか
し、この方法では、抵抗体の幅を小さくするには限界が
あり、高密度化、高集積化することが困難である。そこ
で、蒸着やスパッタリング等の薄膜技術を用いた薄膜抵
抗体の開発が進められている(雑誌「電子材料J 19
84−5. PL35〜P139)。上記文献に記載の
様に、この薄膜抵抗体の材料としてはNi−Cr1の材
料を用いて個別抵抗素子を1チツプ上に集積化した薄膜
抵抗回路網素子を作製している。
(発明が解決しようとする問題点)
上記従来技術では抵抗体材料としてNi−Cr系の材料
を用いており、抵抗値としてはシート抵抗ρ1が100
Ω/口程度の比較的低抵抗の領域であフた。またNi
−Cr系の複合体を用い、) 高抵抗化したものもあ
るが、この場合、抵抗温度係数が±1100pp/ ℃
と大であるという問題があった。
を用いており、抵抗値としてはシート抵抗ρ1が100
Ω/口程度の比較的低抵抗の領域であフた。またNi
−Cr系の複合体を用い、) 高抵抗化したものもあ
るが、この場合、抵抗温度係数が±1100pp/ ℃
と大であるという問題があった。
また1つの材料で低シート抵抗から高シート抵抗まで作
製できないという問題もあった。
製できないという問題もあった。
本発明は低しシート抵抗(50Ω/口程度)から高シー
ト抵抗(1000Ω/口程度)の範囲で、抵抗温度係数
が±1100pp/ ”Cより小さい薄膜抵抗体の作製
方法を提供するにある。
ト抵抗(1000Ω/口程度)の範囲で、抵抗温度係数
が±1100pp/ ”Cより小さい薄膜抵抗体の作製
方法を提供するにある。
(問題点を解決するための手段)
上記目的を達成するため、本発明の薄膜抵抗体の製作方
法は、Cr−Siターゲットを用い、基板温度を275
℃以上にして表面熱酸化したSt基板上に膜厚50〜1
000人のCr−Siスパッタリング薄膜を形成し、そ
の後、300℃以上で20分間以上熱処理を施すことを
特徴とするものである。
法は、Cr−Siターゲットを用い、基板温度を275
℃以上にして表面熱酸化したSt基板上に膜厚50〜1
000人のCr−Siスパッタリング薄膜を形成し、そ
の後、300℃以上で20分間以上熱処理を施すことを
特徴とするものである。
(作 用)
薄膜抵抗体の抵抗は膜厚に反比例する。Cr−Siスパ
ッタリング膜の場合、第3図に示すように、膜厚80人
で、シート抵抗ρ3は約1000Ω/口、膜厚800人
でシート抵抗p、=to。
ッタリング膜の場合、第3図に示すように、膜厚80人
で、シート抵抗ρ3は約1000Ω/口、膜厚800人
でシート抵抗p、=to。
Ω/口となる。このように、膜厚を選定することにより
、低シート抵抗の膜から高シート抵抗の膜まで作製でき
る。また、この範囲で抵抗温度係数は第1図に示すよう
に275℃以上の基板温度で作製したスパッタリング膜
のままでは、低シート抵抗の時140〜175ppm/
”C1高シート抵抗の時110〜125ppm/ ”
Cといずれも1100pp/℃以上であるが、スパッタ
リング後、300℃で20分以上の熱処理を行なうこと
で、第1図に示すように抵抗温度係数を1100pp/
”C以下にすることができることを実験的に確認した
。
、低シート抵抗の膜から高シート抵抗の膜まで作製でき
る。また、この範囲で抵抗温度係数は第1図に示すよう
に275℃以上の基板温度で作製したスパッタリング膜
のままでは、低シート抵抗の時140〜175ppm/
”C1高シート抵抗の時110〜125ppm/ ”
Cといずれも1100pp/℃以上であるが、スパッタ
リング後、300℃で20分以上の熱処理を行なうこと
で、第1図に示すように抵抗温度係数を1100pp/
”C以下にすることができることを実験的に確認した
。
(実施例)
以下、本発明の一実施例を第1図ないし第3図を用いて
説明する。
説明する。
第2図は抵抗薄膜の作製に用いた高周波マグネトロンス
パッタリング装置の真空チャンバ10の概略平面図を示
す、ターゲット11は5インチ×15インチX5mmt
の33wt%Cr−87wt%Si板である。ターゲッ
ト11に対し、矢印方向に6 r、p、m、で回転する
8面体の基板ホルダー12があり、ターゲットと基板ホ
ルダーは対向するサイドスパッタ方式である。基板(こ
れは基板ホルダー12の各表面に取り付ける)は3イン
チ径のSi基板で、表面を熱酸化したものを用いた。表
1にスパッタリング条件を示す。
パッタリング装置の真空チャンバ10の概略平面図を示
す、ターゲット11は5インチ×15インチX5mmt
の33wt%Cr−87wt%Si板である。ターゲッ
ト11に対し、矢印方向に6 r、p、m、で回転する
8面体の基板ホルダー12があり、ターゲットと基板ホ
ルダーは対向するサイドスパッタ方式である。基板(こ
れは基板ホルダー12の各表面に取り付ける)は3イン
チ径のSi基板で、表面を熱酸化したものを用いた。表
1にスパッタリング条件を示す。
表 1
第3図に作製した膜の膜厚とシート抵抗との関係を示す
。膜厚の制御はスパッタリング時間を変えることにより
行なった。第3図ではスパッタリングガス組成として、
Ar10O%の場合と、Ar+ 3%0□の場合につい
て、それぞれスパッタリング時の基板温度200℃と3
00℃で作製した時の結果を示した。基板v貫ハチャン
バ内の赤りを線ヒータ13て基板を加熱することに五つ
て行なう。なお、第3図では、その後の熱処理をしてい
ないものについて示している。第3図より、膜厚を制御
することにより、シート抵抗が100Ω/口前後の低シ
ート抵抗の領域から1000Ω/口前後の高シート抵抗
の領域までの抵抗薄膜を作製することが可能であること
がわかる。なお、スパッタリングガスとしてAr+ 3
%(hとした場合、Ar10O%の場合に比較して、シ
ート抵抗を高くできることがわかる。また基板温度20
0℃と300℃ではほとんど差がないことがわかる。
。膜厚の制御はスパッタリング時間を変えることにより
行なった。第3図ではスパッタリングガス組成として、
Ar10O%の場合と、Ar+ 3%0□の場合につい
て、それぞれスパッタリング時の基板温度200℃と3
00℃で作製した時の結果を示した。基板v貫ハチャン
バ内の赤りを線ヒータ13て基板を加熱することに五つ
て行なう。なお、第3図では、その後の熱処理をしてい
ないものについて示している。第3図より、膜厚を制御
することにより、シート抵抗が100Ω/口前後の低シ
ート抵抗の領域から1000Ω/口前後の高シート抵抗
の領域までの抵抗薄膜を作製することが可能であること
がわかる。なお、スパッタリングガスとしてAr+ 3
%(hとした場合、Ar10O%の場合に比較して、シ
ート抵抗を高くできることがわかる。また基板温度20
0℃と300℃ではほとんど差がないことがわかる。
このようにして、作製した膜の抵抗温度係数TCHにつ
いて測定した結果を第1図に白の○、△て示したカーブ
として図示した。抵抗温度係数TCRは20℃から30
0℃まで10℃/分の昇温速度で試料を加熱し、20℃
から150℃までの間の抵抗変化率より求めた。すなわ
ち抵抗温度係数TCRは次式で求めた。
いて測定した結果を第1図に白の○、△て示したカーブ
として図示した。抵抗温度係数TCRは20℃から30
0℃まで10℃/分の昇温速度で試料を加熱し、20℃
から150℃までの間の抵抗変化率より求めた。すなわ
ち抵抗温度係数TCRは次式で求めた。
R+so:150℃での抵抗値、
Ro:20℃での抵抗値、
ΔT;温度差150−20−130℃
である。なお抵抗測定は4探針法で行なった。
第1図では、シート抵抗ρ1が200Ω/口以下の低シ
ート抵抗の膜と800〜1000Ω/口の高シート抵抗
の膜の結果が示しである。第1図に示すように、スパッ
タリング膜のまま、すなわち、その後の熱処理なしの場
合、基板温度を高くするとTCRは小さくなるが、11
00pp/ を以下にすることは困難である。しかしこ
れらの膜を膜形成径大気中300℃−20分の熱処理を
行なったものでも瓢箪1図の黒の0、Δで示したカーブ
として図示したように、基板温度275℃以上の場合、
TCRが±1100pp/ t:以下になることがわか
る。従って、抵抗温度係数TCRを±1100pp/
t:以下にするには、高い基板温度(275℃以上)で
スパッタリングし、膜作製後、300℃−20分以上の
熱処理を行なえば良いことがわかった。
ート抵抗の膜と800〜1000Ω/口の高シート抵抗
の膜の結果が示しである。第1図に示すように、スパッ
タリング膜のまま、すなわち、その後の熱処理なしの場
合、基板温度を高くするとTCRは小さくなるが、11
00pp/ を以下にすることは困難である。しかしこ
れらの膜を膜形成径大気中300℃−20分の熱処理を
行なったものでも瓢箪1図の黒の0、Δで示したカーブ
として図示したように、基板温度275℃以上の場合、
TCRが±1100pp/ t:以下になることがわか
る。従って、抵抗温度係数TCRを±1100pp/
t:以下にするには、高い基板温度(275℃以上)で
スパッタリングし、膜作製後、300℃−20分以上の
熱処理を行なえば良いことがわかった。
なお、第1図においては、スパッタリングガス組成とし
て、Ar1009gの場合を示したが、第4図で示した
ようなAr+3零〇、混合ガスの場合、TCRは若干大
きくなる傾向にあり、02の添加はTCRの低減の観点
からは好ましくない。
て、Ar1009gの場合を示したが、第4図で示した
ようなAr+3零〇、混合ガスの場合、TCRは若干大
きくなる傾向にあり、02の添加はTCRの低減の観点
からは好ましくない。
上記の様にして作製した抵抗膜を用い、第4図に示す様
な工程でR膜抵抗回路網素子を作製し、抵抗温度係数を
測定したところ、低シート抵抗から高シート抵抗の範囲
で、抵抗温度係数は±1100pp/ を以下であった
。
な工程でR膜抵抗回路網素子を作製し、抵抗温度係数を
測定したところ、低シート抵抗から高シート抵抗の範囲
で、抵抗温度係数は±1100pp/ を以下であった
。
本実施例によれば、シート抵抗が100Ω/口前後から
1000Ω/口前後の範囲の膜で、抵抗温度係数が1o
oppm/ ”C以下の薄膜抵抗を作製できるという効
果がある。
1000Ω/口前後の範囲の膜で、抵抗温度係数が1o
oppm/ ”C以下の薄膜抵抗を作製できるという効
果がある。
前述の実施例では、膜作製後、大気中で熱処理を行なっ
たが、スパッタリング後、真空チャンバ内で真空中ある
いは不活性ガス雰囲気中で熱処理を行なっても良い。真
空中あるいは不活性ガス中熱処理を行なうことにより、
熱処理時に膜表面が汚染されるということがなく、また
薄膜抵抗素子の製作プロセスが簡略化できるという効果
がある。
たが、スパッタリング後、真空チャンバ内で真空中ある
いは不活性ガス雰囲気中で熱処理を行なっても良い。真
空中あるいは不活性ガス中熱処理を行なうことにより、
熱処理時に膜表面が汚染されるということがなく、また
薄膜抵抗素子の製作プロセスが簡略化できるという効果
がある。
さらに前述の実施例では、スパッタリング時の基板温度
は200〜300℃であったが、さらに基板温度を高く
して、例えば300〜400℃としてスパッタリングす
ることにより抵抗温度係数をざらに小さくすることが期
待できる。
は200〜300℃であったが、さらに基板温度を高く
して、例えば300〜400℃としてスパッタリングす
ることにより抵抗温度係数をざらに小さくすることが期
待できる。
(発明の効果)
本発明によれば、1種類の材料で100Ω/口前後から
1000Ω/口前後の範囲で色々な値のシート抵抗が得
られ、且つ抵抗温度係数が1100pp/を以下の高性
能な抵抗体を作製できるという効果がある。
1000Ω/口前後の範囲で色々な値のシート抵抗が得
られ、且つ抵抗温度係数が1100pp/を以下の高性
能な抵抗体を作製できるという効果がある。
第1図は本発明の実施例の実験結果を示すグラフ、第2
図は本発明の実施例に用いたスパッタリング装置の真空
チャンバの概略平面図、第3図は本発明の実施例の実験
結果を示すグラフ、第4図は本発明の実施例による抵抗
膜を用いて薄膜抵抗回路網素子を作製するプロセスの説
明図である。 10・・・真空チャンバ 11・・・ターゲット12
・・・基板ホルダー 13・・・赤外線ヒータ14・
・・シャッター 谷 浩太部 基板温度(’C) 10 真堂す情ンノK 73 売外線を一
夕11 ターケしト 14 シャッタ12
基板ホルダ 第3図 膜 厚 (′7L?yL) 第4図
図は本発明の実施例に用いたスパッタリング装置の真空
チャンバの概略平面図、第3図は本発明の実施例の実験
結果を示すグラフ、第4図は本発明の実施例による抵抗
膜を用いて薄膜抵抗回路網素子を作製するプロセスの説
明図である。 10・・・真空チャンバ 11・・・ターゲット12
・・・基板ホルダー 13・・・赤外線ヒータ14・
・・シャッター 谷 浩太部 基板温度(’C) 10 真堂す情ンノK 73 売外線を一
夕11 ターケしト 14 シャッタ12
基板ホルダ 第3図 膜 厚 (′7L?yL) 第4図
Claims (1)
- Cr−Siターゲットを用い、基板温度を275℃以
上にして表面熱酸化したSi基板上に膜厚50〜100
0ÅのCr−Siスパッタリング薄膜を形成した後、3
00℃以上で20分間以上の熱処理を施すことを特徴と
する薄膜抵抗体の製作方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18066786A JPS6337602A (ja) | 1986-07-31 | 1986-07-31 | 薄膜抵抗体の製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18066786A JPS6337602A (ja) | 1986-07-31 | 1986-07-31 | 薄膜抵抗体の製作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6337602A true JPS6337602A (ja) | 1988-02-18 |
Family
ID=16087203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18066786A Pending JPS6337602A (ja) | 1986-07-31 | 1986-07-31 | 薄膜抵抗体の製作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6337602A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315109A (ja) * | 1992-05-12 | 1993-11-26 | Hitachi Ltd | 薄膜抵抗体の製造方法 |
-
1986
- 1986-07-31 JP JP18066786A patent/JPS6337602A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05315109A (ja) * | 1992-05-12 | 1993-11-26 | Hitachi Ltd | 薄膜抵抗体の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2181298A (en) | Platinum resistance thermometer and manufacture thereof | |
KR830001873B1 (ko) | 저항체 조성물 | |
JPS5945201B2 (ja) | 電気抵抗膜及びその製造方法 | |
JPH01220402A (ja) | 抵抗体及びその製造方法ならびにその抵抗体を用いたサーマルヘッド | |
GB2091487A (en) | Method of making temperature sensitive device and device made thereby | |
US4338145A (en) | Chrome-tantalum alloy thin film resistor and method of producing the same | |
JPS6337602A (ja) | 薄膜抵抗体の製作方法 | |
JPH09129825A (ja) | 厚膜抵抗を形成する方法 | |
JPH04370901A (ja) | 電気抵抗材料 | |
US5235313A (en) | Thin film resistor and wiring board using the same | |
JPH0145722B2 (ja) | ||
JP2001110602A (ja) | 薄膜抵抗体形成方法及びセンサ | |
US3382100A (en) | Rhenium thin film resistors | |
JPS5822379A (ja) | スパツタリング用タ−ゲツト | |
JPH02100221A (ja) | 温度ヒューズおよびその形成方法 | |
Hoffman et al. | Cermet Resistors on Ceramic Substrates | |
JPS637442B2 (ja) | ||
JPS6034802B2 (ja) | 熱記録装置用サーマルヘツド | |
JPH071722B2 (ja) | 薄膜抵抗体 | |
JPH03211706A (ja) | 抵抗器 | |
JP2000182803A (ja) | 薄膜抵抗器およびその製造方法 | |
JPH0620803A (ja) | 薄膜抵抗器及び薄膜抵抗器の製造方法 | |
JP2705069B2 (ja) | 薄膜抵抗器及びその製造方法 | |
Stepien et al. | The Effect of Sequential Heat Treatment on Resistance and Temperature Coefficient of Resistance (TCR) of NiCr Thin Films | |
JPH04119603A (ja) | 薄膜抵抗素子のトリミング方法 |