JPS6335141B2 - - Google Patents
Info
- Publication number
- JPS6335141B2 JPS6335141B2 JP55125488A JP12548880A JPS6335141B2 JP S6335141 B2 JPS6335141 B2 JP S6335141B2 JP 55125488 A JP55125488 A JP 55125488A JP 12548880 A JP12548880 A JP 12548880A JP S6335141 B2 JPS6335141 B2 JP S6335141B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- control
- activation
- adapter
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004913 activation Effects 0.000 claims description 33
- 238000012545 processing Methods 0.000 claims description 25
- 238000004891 communication Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Description
【発明の詳細な説明】 本発明は通信制御処理装置に関する。[Detailed description of the invention] The present invention relates to a communication control processing device.
従来の通信制御処理装置においては、複数の回
線制御アダプタ部を回線共通制御部が制御するの
が一般的である。回線へのデータ送出または回線
からのデータ受信等は回線制御アダプタ部がまず
検出し、次に送出するデータの要求または受信デ
ータの引取要求等を回線制御部に対して行なう
が、通常は回線制御部が個々の回線制御アダプタ
部を順次走査し、回線制御アダプタ部毎にそれら
の要求の有無を調べ、要求がある場合はそれに応
じた処理を行う。これは一般に走査動作と呼ばれ
る。また、データ送信の開始要求や受信の開始、
停止等の制御は回線共通制御部より上位の処理部
より指示が出され、これを回線共通制御部が回線
制御アダプタ部に通知する起動制御を行つてい
る。これが一般に起動動作と呼ばれる。一般には
処理要求元の違いからこれら走査動作および起動
動作が組み合わされて回線とのデータ送受信が実
現されている。 In conventional communication control processing devices, a line common control unit generally controls a plurality of line control adapter units. The line control adapter section first detects the transmission of data to or reception of data from the line, and then requests the line control section for data to be sent or to take over the received data. The section sequentially scans each line control adapter section, checks whether or not there is a request for each line control adapter section, and if there is a request, performs processing in accordance with the request. This is commonly referred to as a scanning operation. It also requests the start of data transmission, the start of data reception,
Controls such as stopping are issued by a processing unit higher than the line common control unit, and the line common control unit performs activation control by notifying the line control adapter unit. This is generally called the startup operation. Generally, data transmission and reception with a line is realized by combining these scanning operations and activation operations due to differences in processing request sources.
しかしながら、起動制御は走査動作とは独立に
行なわれるか、または起動制御が終了するまで走
査動作が中断されている。前者の場合では、走査
動作と起動制御が独立したハードウエアであるこ
とが必要であるため、ハードウエア量が増大し、
後者の場合では、回線制御アダプタ部が起動受付
け可能となるまで走査動作が中断するため、他の
回線制御アダプタ部に対して性能面での悪影響が
ある。特に、後者の場合、近年非常に使用される
ことが多くなつたマイクロコンピユータで回線制
御アダプタ部を構成した場合、回線制御との競合
から起動受付け可能とする制御は優先度を下げざ
るを得なくなる。この結果、起動受付け可能とな
るまで時間を要し、起動動作の完了にかなりの時
間を浪費することになり、前記共通制御部が他の
回線制御アダプタ部に対して行なう情報授受のた
めの動作時間が減少するという欠点がある。 However, the activation control is performed independently of the scanning operation, or the scanning operation is suspended until the activation control is completed. In the former case, the scanning operation and activation control need to be independent hardware, which increases the amount of hardware.
In the latter case, since the scanning operation is interrupted until the line control adapter section is ready to accept activation, there is an adverse effect on the performance of the other line control adapter sections. In particular, in the latter case, if the line control adapter section is configured with a microcomputer, which has been increasingly used in recent years, the priority of the control that enables startup acceptance will have to be lowered due to conflict with line control. . As a result, it takes time until the startup can be accepted, and a considerable amount of time is wasted in completing the startup operation. The disadvantage is that time is reduced.
本発明の目的は、他の回線制御アダプタ部に対
する影響を最小限にとどめ、ハードウエア量を節
約した起動制御を行なう通信制御処理装置を提供
することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a communication control processing device that performs startup control that minimizes the influence on other line control adapter sections and saves the amount of hardware.
本発明の装置は、外部回線を制御する複数の回
線制御アダプタ部およびこれら回線制御アダプタ
部を共通に制御する回線共通制御部を有する通信
制御処理装置において、前記回線制御アダプタ部
の各々は、前記回線共通制御部からの起動要求に
対する受付け可否を表示する表示手段とを有し；
前記回線共通制御部は、時分割使用される前記回
線制御アダプタ部との間の情報授受のために前記
回線制御アダプタ部を順次走査する走査手段と、
前記起動要求時に前記走査手段の走査動作を中断
し起動要求された回線制御アダプタ部を選択する
選択手段と、この選択手段により選択された回線
制御アダプタ部の前記表示手段が受付不可能状態
を示しているときには前記走査動作と前記選択動
作とを交互に繰り返し、前記表示手段が受付可能
状態を示しているときには前記選択動作に引き続
き起動動作の制御を行なう手段とを有する。 The device of the present invention is a communication control processing device having a plurality of line control adapter units that control external lines and a line common control unit that commonly controls these line control adapter units, in which each of the line control adapter units is connected to the a display means for displaying whether or not the activation request from the line common control unit is accepted;
The line common control unit includes a scanning unit that sequentially scans the line control adapter unit in order to exchange information with the line control adapter unit that is used in a time-sharing manner;
selection means for interrupting the scanning operation of the scanning means and selecting the line control adapter unit for which activation has been requested when the activation request is made; and the display unit for the line control adapter unit selected by the selection unit indicates that the line control adapter unit is in an unreceivable state. means for alternately repeating the scanning operation and the selection operation when the display means is in a receptive state, and controlling a starting operation subsequent to the selection operation when the display means indicates a receptive state.
次に本発明について図面を参照して詳細に説明
する。 Next, the present invention will be explained in detail with reference to the drawings.
第１図を参照すると、本発明の一実施例は、デ
ータバス８、制御バス９、これらのバス８および
９に接続される回線共通制御部１および回線制御
アダプタ部１０から構成されている。前記回線共
通制御部１は、制御回路２、起動を指示されたこ
とを記憶する起動フラグ３、起動を指示された回
線アドレスを記憶する起動アドレスレジスタ４、
走査カウンタ５、切替回路６およびデータバツフ
ア７から構成され、データバス８および制御バス
９に接続されている。さらに、制御部１は、例え
ば、特公昭59−31092号公報（特願昭55−27112）
に開示されているように、処理プログラムが走行
するプロセツサ（図示せず）を備えており、この
プロセツサPUが回線を制御したいときに起動フ
ラグ３を論理“１”にする。前記回線制御アダプ
タ部１０は、アダプタ制御回路１１、起動情報を
受け入れる準備が完了すると“１”になる起動受
付け可能を表示する起動可能フラグ１２、処理要
求があることを表示する処理要求フラグ１３、ア
ダプタ内データバツフア１４、アダプタ内共通バ
ス１５および複数の回線インターフエース回路１
６とから構成されており、データバス８および制
御バス９に接続されている。一般に、回線とのデ
ータの送受はアダプタ部１０が管理し、回線に送
信すべきデータの制御部１からの転送を要求する
ときや回線から受信したデータの制御部１への転
送を要求するときに処理要求フラグ１３を論理
“１”にする。このような処理の詳細は、例えば、
特開昭57−14939号公報（特願昭55−90138）に開
示されている。回線制御アダプタ部１０は同じも
のが複数存在するが、その内の１個（Ｎ番目）に
ついて内部構成を示した。なお、図において信号
線の矢印は信号の方向を示している。 Referring to FIG. 1, one embodiment of the present invention comprises a data bus 8, a control bus 9, a line common control section 1 and a line control adapter section 10 connected to these buses 8 and 9. The line common control unit 1 includes a control circuit 2, a start flag 3 for storing the fact that activation has been instructed, a start address register 4 for storing the line address for which activation has been instructed;
It is composed of a scan counter 5, a switching circuit 6, and a data buffer 7, and is connected to a data bus 8 and a control bus 9. Furthermore, the control unit 1 is, for example, disclosed in Japanese Patent Publication No. 59-31092 (Japanese Patent Application No. 55-27112).
As disclosed in US Pat. No. 5,300,007, the system is equipped with a processor (not shown) on which a processing program runs, and when this processor PU wants to control the line, it sets the activation flag 3 to logic "1". The line control adapter section 10 includes an adapter control circuit 11, a bootable flag 12 that indicates that booting is acceptable, which becomes "1" when preparations for accepting booting information are completed, and a processing request flag 13 that indicates that there is a processing request. In-adapter data buffer 14, in-adapter common bus 15, and multiple line interface circuits 1
6, and is connected to a data bus 8 and a control bus 9. In general, the adapter unit 10 manages the transmission and reception of data to and from the line, and when requesting the transfer of data to be sent to the line from the control unit 1 or requesting the transfer of data received from the line to the control unit 1. Then, the processing request flag 13 is set to logic "1". For details of such processing, see, for example:
It is disclosed in Japanese Patent Application Laid-Open No. 57-14939 (Japanese Patent Application No. 55-90138). There are multiple identical line control adapter units 10, and the internal configuration of one of them (Nth) is shown. Note that in the figure, the arrow of the signal line indicates the direction of the signal.
次に本発明の動作について第１図および第２図
を参照して詳細に説明する。なお、以下の説明に
おいては、本発明に関係する動作についてのみ述
べる。本発明に関係しない他の動作および機能に
ついては前記特公昭59−31092号公報および特開
昭57−14939号公報を参照できる。 Next, the operation of the present invention will be explained in detail with reference to FIGS. 1 and 2. Note that in the following description, only operations related to the present invention will be described. Regarding other operations and functions not related to the present invention, reference can be made to the aforementioned Japanese Patent Publication No. 59-31092 and Japanese Patent Application Laid-open No. 57-14939.
まず、起動指示がない場合、すなわち起動フラ
グ３が論理“０”の場合について説明する。この
場合は走査動作のみが行なわれる。二の走作動作
はアダプタ部１０側の処理要求に応じた処理を行
なうために実行される。すなわち、切替回路６は
走査カウンタ５の出力を制御バス９に送出する。
走査カウンタ５の内容がＮを指していると、Ｎ番
目の回線制御アダプタ部１０のアダプタ制御回路
１１が走査されていることを自身で検出し、起動
可能フラグ１２および処理要求フラグ１３の状態
を制御バス９に出力する。回線共通制御部１は制
御バス９の処理要求フラグの状態を調べ、処理要
求フラグが論理“０”であれば（処理要求がない
ことを示す）、走査カウンタ５を１だけ更新して
１コの走査動作を完了する。処理要求フラグが論
理“１”であれば所定の動作（多くはデータバツ
フア１とアダプタ内デーダバツフア１４との間の
データ転送を伴う）が終了され、１コの走査動作
が完了される。この時、走査カウンタ５は処理要
求フラグが論理“０”の場合と同様に１だけ更新
され、またサービスを受けた回線制御アダプタ１
０の処理要求フラグ１３は論理“０”になり、新
たな処理要求が発生するまで論理“０”を保つて
いる。このようにして、走査カウンタ５が順次１
だけ更新され走査動作が繰り返えされる。 First, the case where there is no activation instruction, that is, the case where the activation flag 3 is logic "0" will be described. In this case, only a scanning operation is performed. The second running operation is executed in order to perform processing in response to a processing request from the adapter section 10 side. That is, the switching circuit 6 sends the output of the scanning counter 5 to the control bus 9.
When the content of the scan counter 5 indicates N, the adapter control circuit 11 of the N-th line control adapter section 10 detects by itself that it is being scanned, and checks the states of the startable flag 12 and the processing request flag 13. Output to control bus 9. The line common control unit 1 checks the state of the processing request flag on the control bus 9, and if the processing request flag is logical "0" (indicating that there is no processing request), it updates the scan counter 5 by 1 and processes one copy. completes the scanning operation. If the processing request flag is logical "1", a predetermined operation (often involving data transfer between the data buffer 1 and the data buffer 14 in the adapter) is terminated, and one scanning operation is completed. At this time, the scan counter 5 is updated by 1 as in the case where the processing request flag is logical "0", and the scan counter 5 is updated by 1, and the line control adapter 1 that has received the service
The processing request flag 13 of 0 becomes logic "0" and remains at logic "0" until a new processing request is generated. In this way, the scanning counter 5 is sequentially set to 1.
is updated and the scanning operation is repeated.
次に、例えば、前記特公昭59−31092号公報記
載のプロセツサPUから回線へのデータの送信要
求等が制御部１に与えられると、次に説明するよ
うなアダプタ部１０への起動動作が実行される。
このような送信要求等に基づく起動指示があつた
場合について説明する。起動指示があると起動フ
ラグ３が論理“１”となり、起動すべき回線アド
レスが起動アドレスレジスタ４に格納される。選
択動作について説明する。起動フラグ３が論理
“１”であるときに現在動作中の走査動作が完了
すると、切替回路６は起動アドレスレジスタ４の
内容を制御バス９に送出する。走査動作の場合と
同様に、制御バス９にある回線アドレスを含む回
線制御アダプタが選択され該回線制御アダプタの
起動可能フラグ１２および処理要求フラグ１３の
状態を制御バス９に出力する。これが選択動作で
ある。選択動作完了時に回線共通制御部１の制御
回路２は、制御バス９の起動可能フラグの状態を
調べ論理“１”であれば（起動受付け可能である
ことを示す）起動動作、すなわち、データバツフ
ア１からアダプタ内データバツフア１４に起動情
報の転送を行う。起動可能フラグ１２は回線共通
制御部１からの起動情報を格納するためのエリア
をアダプタ内データバツフア１４に確保できたと
きに“１”に設定され、起動情報が転送され、起
動情報の退避または起動情報のための新たなエリ
アが確保されるまで“０”に設定されるよう制御
される。起動動作終了時、起動フラグ３は論理
“０”となる。また、制御バス９の起動可能フラ
グが論理“０”であれば、走査動作をトリガす
る。この時起動フラグは論理“１”のままである
ので、走査動作が１個完了すると再び選択動作が
行なわれ、起動可能フラグが論理“１”になるま
で走査動作と選択動作が交互に繰り返えされる。 Next, for example, when a request to send data from the processor PU to the line as described in the above-mentioned Japanese Patent Publication No. 59-31092 is given to the control unit 1, the activation operation to the adapter unit 10 as described below is executed. be done.
A case where an activation instruction is given based on such a transmission request or the like will be explained. When there is a start instruction, the start flag 3 becomes logic "1" and the line address to be started is stored in the start address register 4. The selection operation will be explained. When the currently running scanning operation is completed when the activation flag 3 is at logic "1", the switching circuit 6 sends the contents of the activation address register 4 to the control bus 9. As in the case of the scanning operation, the line control adapter containing the line address on the control bus 9 is selected, and the states of the activation enable flag 12 and processing request flag 13 of the line control adapter are output to the control bus 9. This is a selection operation. When the selection operation is completed, the control circuit 2 of the line common control unit 1 checks the state of the startup enable flag of the control bus 9, and if the logic is "1" (indicating that startup can be accepted), performs the startup operation, that is, the data buffer 1 The startup information is transferred from the adapter to the data buffer 14 in the adapter. The activation enable flag 12 is set to "1" when an area for storing activation information from the line common control unit 1 can be secured in the data buffer 14 in the adapter, the activation information is transferred, and the activation information is saved or activated. It is controlled to be set to "0" until a new area for information is secured. At the end of the startup operation, the startup flag 3 becomes logic "0". Moreover, if the activation enable flag of the control bus 9 is logic "0", a scanning operation is triggered. At this time, the activation flag remains at logic "1", so when one scanning operation is completed, the selection operation is performed again, and the scanning operation and selection operation are repeated alternately until the activation flag becomes logic "1". be fed.
起動指示は、起動フラグが論理“１”の間は新
たに受け付けず、また、起動可能フラグが障害等
により論理“１”になり得ない場合に対処するた
め、第２図に示すように、一定時間のみ走査動作
と選択動作の繰り返しを許している。すなわち、
第１回目の選択動作を実行後にタイマの動作をス
タートさせ、走査動作を実行後に第２回目の選択
動作を実行し、起動可能フラグを調べ、このフラ
グがまだ論理“０”であつたならばタイマの経過
時間が予め定めた値を超えたか否かを調べ、超え
ていなければ上述の走査動作以降の処理を繰返
し、一方、超えていたときには起動フラグを論理
“０”に設定し、タイマを初期設定してその動作
を停止させる。このように、一定時間経過しても
起動可能フラグが論理“１”にならないとその旨
起動指示を行つたユニツトに報告し、起動フラグ
を論理“０”としている。 New startup instructions are not accepted while the startup flag is at logic "1", and in order to cope with the case where the startup flag cannot become logic "1" due to a failure or the like, as shown in FIG. The scanning operation and selection operation are allowed to be repeated only for a certain period of time. That is,
Start the timer operation after executing the first selection operation, execute the second selection operation after executing the scanning operation, check the activation flag, and if this flag is still logic "0", It is checked whether the elapsed time of the timer has exceeded a predetermined value, and if it has not exceeded it, the process from the scanning operation described above is repeated. On the other hand, if it has exceeded it, the activation flag is set to logic "0" and the timer is activated. Initialize and stop the operation. In this manner, if the startable flag does not become logic "1" even after a certain period of time has elapsed, this fact is reported to the unit that issued the start-up instruction, and the start-up flag is set to logic "0".
第３図は起動動作が受け付け可能になるまで走
査動作を待ち合わせる従来方式のタイムチヤー
ト、第４図は本発明による起動制御方式のタイム
チヤートを示す。第３図および第４図における
ｎ，ｎ＋１，ｎ＋２……は、回線共通制御部が走
査動作によりサービスを行う回線制御アダプタ部
の番号をｋは起動を指示された回線制御アダプタ
部の番号をそれぞれ示している。 FIG. 3 shows a time chart of a conventional method in which a scanning operation is waited until a starting operation can be accepted, and FIG. 4 shows a time chart of a starting control method according to the present invention. In Figures 3 and 4, n, n+1, n+2... are the numbers of the line control adapter units that the line common control unit provides services through scanning operations, and k is the number of the line control adapter units that are instructed to start up. It shows.
本発明による選択動作に要する時間は起動動作
に要する時間に比し著しく小さいから、第３図に
示すt0より第４図のt1の総和の方が小さく、本発
明の方法の方が回線共通制御部が有効に使用され
走査動作に対する影響が少なくなる。 Since the time required for the selection operation according to the present invention is significantly smaller than the time required for the startup operation, the sum of t 1 in FIG. 4 is smaller than t 0 shown in FIG. The common control unit is used effectively and has less influence on the scanning operation.
本発明には、起動可能フラグが論理“０”の時
に、走査動作と選択動作とを交互に行うことによ
り、ハードウエア量が少なくかつ起動に関する性
能の悪影響を排除できるという効果がある。 The present invention has the advantage that the amount of hardware can be reduced and the adverse effect on performance related to activation can be eliminated by alternately performing the scanning operation and the selection operation when the activation enable flag is at logic "0".
第１図は本発明の一実施例を示す図、第２図は
第１図の制御回路２の制御動作を説明するための
図、第３図は従来方式での起動制御動作を示すタ
イムチヤートおよび第４図は本発明による起動制
御動作を示すタイムチヤートである。
第１図および第２図において、１……回線制御
共通部、２……制御回路、３……起動フラグ、４
……起動アドレスレジスタ、５……走査カウン
タ、６……切替回路、７……データバツフア、８
……データバス、９……制御バス、１０……回線
制御アダプタ部、１１……アダプタ制御回路、１
２……起動可能フラグ、１３……処理要求フラ
グ、１４……アダプタ内データバツフア、１５…
…アダプタ内共通バス、１６……回線インタフエ
ース回路。
FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a diagram for explaining the control operation of the control circuit 2 in FIG. 1, and FIG. 3 is a time chart showing the startup control operation in the conventional method. and FIG. 4 is a time chart showing the start-up control operation according to the present invention. 1 and 2, 1...Line control common section, 2...Control circuit, 3...Start flag, 4
...Start address register, 5...Scanning counter, 6...Switching circuit, 7...Data buffer, 8
...Data bus, 9...Control bus, 10...Line control adapter section, 11...Adapter control circuit, 1
2... Startable flag, 13... Processing request flag, 14... Data buffer in adapter, 15...
...Common bus within the adapter, 16...Line interface circuit.
Claims (1)
部およびこれら回線制御アダプタ部を共通に制御
する回線共通制御部を有する通信制御処理装置に
おいて、前記回線制御アダプタ部の各々は前記回
線共通制御部からの起動要求に対する受付け可否
を表示する表示手段を有し；前記回線共通制御部
は、時分割使用される前記回線制御アダプタ部と
の間の情報授受のために前記回線制御アダプタ部
を順次走査する走査手段と、前記起動要求時に前
記走査手段の走査動作を中断し起動要求された回
線制御アダプタ部を選択する選択手段と、この選
択手段により選択された回線制御アダプタ部の前
記表示手段が受付不可能状態を示しているときに
は前記走査動作と前記選択動作とを交互に繰り返
し、前記表示手段が受付可能状態を示していると
きには前記選択動作に引き続き起動動作の制御を
行なう手段とを有することを特徴とする通信制御
処理装置。1. In a communication control processing device having a plurality of line control adapter units that control external lines and a line common control unit that commonly controls these line control adapter units, each of the line control adapter units receives a signal from the line common control unit. The line common control unit includes a display means for displaying whether or not the activation request is accepted; means, selection means for interrupting the scanning operation of the scanning means and selecting the line control adapter section for which activation is requested when the activation request is made, and the display means for the line control adapter section selected by the selection means being unable to accept the request. The device is characterized by comprising means for alternately repeating the scanning operation and the selection operation when the display means indicates a receptive state, and controlling a starting operation subsequent to the selection operation when the display means indicates an acceptable state. communication control processing device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55125488A JPS5750152A (en) | 1980-09-10 | 1980-09-10 | Communication control processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55125488A JPS5750152A (en) | 1980-09-10 | 1980-09-10 | Communication control processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5750152A JPS5750152A (en) | 1982-03-24 |
| JPS6335141B2 true JPS6335141B2 (en) | 1988-07-13 |
Family
ID=14911325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55125488A Granted JPS5750152A (en) | 1980-09-10 | 1980-09-10 | Communication control processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5750152A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2555578B2 (en) * | 1987-01-16 | 1996-11-20 | 日本電気株式会社 | Communication control device |
-
1980
- 1980-09-10 JP JP55125488A patent/JPS5750152A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5750152A (en) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1063594B1 (en) | An interrupt controller and a microcomputer incorporating this controller | |
| US4740910A (en) | Multiprocessor system | |
| JPS6335141B2 (en) | ||
| JP2001014266A (en) | Dma transfer circuit and dma transfer method | |
| JP2583169B2 (en) | Operation program switching method for communication processing device | |
| JPH09190317A (en) | Printing device and printing method | |
| JP2856709B2 (en) | Bus coupling system | |
| JPH05257903A (en) | Multiprocessor system | |
| JP3130892B2 (en) | Redundant system | |
| JPH06332848A (en) | Data transfer system | |
| JP2871171B2 (en) | Microcomputer | |
| JPS6240565A (en) | Memory control system | |
| JPS5924364A (en) | Process synchronizing circuit | |
| JPH06139186A (en) | Bus control system | |
| JPH1115794A (en) | Parallel data processor | |
| JP2781999B2 (en) | Startup method of common data channel device in multiprocessor system | |
| JP2836591B2 (en) | Inter-processor bus transmission method and inter-processor bus transmission system | |
| JPS60136853A (en) | Data transfer system | |
| JPS6248871B2 (en) | ||
| JP2000067008A (en) | Multi-processor system | |
| JPH05134980A (en) | Bus system | |
| JPH0136126B2 (en) | ||
| JPH08249292A (en) | Device and method for referring to and setting common data | |
| JPH02299048A (en) | Transfer control system | |
| JPH0424733B2 (en) |