JPS6333871A - Field-effect thin-film transistor - Google Patents

Field-effect thin-film transistor

Info

Publication number
JPS6333871A
JPS6333871A JP17744886A JP17744886A JPS6333871A JP S6333871 A JPS6333871 A JP S6333871A JP 17744886 A JP17744886 A JP 17744886A JP 17744886 A JP17744886 A JP 17744886A JP S6333871 A JPS6333871 A JP S6333871A
Authority
JP
Japan
Prior art keywords
solid layer
film transistor
thin film
effect thin
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17744886A
Other languages
Japanese (ja)
Inventor
Fukateru Matsuyama
深照 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP17744886A priority Critical patent/JPS6333871A/en
Publication of JPS6333871A publication Critical patent/JPS6333871A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To change a first solid layer having a narrow band gap into a polycrystal, and to improve the mobility of the first solid layer by projecting electromagnetic waves, such as light, microwaves or the like or radiation such as electron rays or applying heat in the process or last step of laminating. CONSTITUTION:Two kinds of solid layers, first solid layers 1, 3, 5, 7 and solid layers 2, 4, 6, 8 are alternately laminated continuously, and the first solid layers 1, 3, 5, 7 are turned into polycrystals by projecting electromagnetic waves, such as light, microwaves or the like or radiation such as electron rays regarding the first solid layers in the process of laminating or at the last step of laminating. Accordingly, the electron mobility of the first solid layers 1, 3, 5, 7 can be increased to a value which has not been acquired by an amorphous material, thus largely improving electron mobility as the whole multilayer structure, then lowering threshold voltage to a preferable level.

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、機能改善された電界効果型薄膜トランジスタ
、特に高速での使用に適した電界効果型薄膜トランジス
タに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a field effect thin film transistor with improved functionality, particularly to a field effect thin film transistor suitable for use at high speeds.

〔従来技術の説明〕[Description of prior art]

電界効果トランジスタ(FET)を薄膜で作成した薄膜
トランジスタ(T P T)において、高速動作を期待
して半導体通路部に半導体または絶縁体の第1の固体層
と第2の固体層の繰り返しによる2層以上の積層してな
る多層材料を用いた電界効果型薄膜トランジスタが知ら
れている。
In a thin film transistor (TPT), which is a field effect transistor (FET) made of a thin film, a two-layer structure consisting of a repeating first solid layer and second solid layer of a semiconductor or insulator is used in the semiconductor path in hopes of achieving high-speed operation. A field effect thin film transistor using a multilayer material formed by stacking the above layers is known.

このような電界効果型薄膜トランジスタにおいて、第1
の固体層と第2の固体層をGaAs/AI!GaAsの
ような結晶半導体を用いて作成したものがあり、高速動
作が可能ではあるものの、基板の選択範囲が狭く、製造
工程が複雑で大面積化が困難であるという問題点がある
In such a field effect thin film transistor, the first
The solid layer and the second solid layer are made of GaAs/AI! Some devices are made using crystalline semiconductors such as GaAs, and although they are capable of high-speed operation, there are problems in that the selection range of substrates is narrow, the manufacturing process is complicated, and it is difficult to increase the area.

ところで近年のアモルファス半導体技術の進歩により、
前記多層材料の第1の固体層と第2の固体層を非単結晶
物質特にアモルファス材料によって形成した電界効果型
薄膜トランジスタが提案されている。これについては、
結晶半導体に比べ基板選択性が広く、製造工程が簡単で
、大面積化が容易であるという製造上の利点があること
から注目され、また評価もされているが、その実用性に
ついてはつぎのような問題点が存在して十分ではなく、
その解決が望まれているところである。
However, due to recent advances in amorphous semiconductor technology,
A field effect thin film transistor has been proposed in which the first solid layer and the second solid layer of the multilayer material are formed of a non-single crystal material, particularly an amorphous material. Regarding this,
Compared to crystalline semiconductors, it has been attracting attention and being evaluated because it has manufacturing advantages such as wide substrate selectivity, simple manufacturing process, and ease of increasing the area, but its practicality is as follows. It is not enough that there are problems,
A solution to this problem is desired.

即ち、非単結晶物質特にアモルファスを用いた多層材料
を用いて形成した電界効果型薄膜トランジスタは、アモ
ルファス材料における電子移動度(μ)の値が小さく、
しきい値電圧(Vtk)が高いため、結晶半導体を用い
た場合はどに高速化できないという問題点がある。
That is, a field effect thin film transistor formed using a multilayer material using a non-single crystal material, especially an amorphous material, has a small value of electron mobility (μ) in the amorphous material.
Since the threshold voltage (Vtk) is high, there is a problem in that the speed cannot be increased when a crystalline semiconductor is used.

〔発明の目的〕[Purpose of the invention]

本発明は、電界効果型薄膜トランジスタに係る上述の問
題点を排除して、基板選択に特段の制限がなく、簡易な
製造工程で大面積化が容易にできるものであって、前記
トランジスタに要求される緒特性に冨む、非単結晶材料
で構成される固体層と多結晶化材料で構成される固体層
とを有する積層構造の電界効果型薄膜トランジスタを提
供することを目的とするものである。
The present invention eliminates the above-mentioned problems related to field-effect thin film transistors, has no particular restrictions on substrate selection, and can easily be made to have a large area through a simple manufacturing process, which meets the requirements of the transistor. An object of the present invention is to provide a field-effect thin film transistor having a stacked structure including a solid layer made of a non-single-crystalline material and a solid layer made of a polycrystalline material, which has excellent structural characteristics.

〔発明の構成〕[Structure of the invention]

本発明は、従来の電界効果型薄膜トランジスタに係る上
述の問題点を排除し、上記本発明の目的を達成するもの
であって、多層構成体全体についての電子移動度を決定
するバンドギャップの狭い方の層が多結晶化された状態
の材料で構成された固体層であり、他の層が非単結晶材
料で構成された固体層であり、該二種の固体層が積層さ
れてなり、改善された電子移動度を有し、しきい値電圧
を好ましいレベルに下げることができ、電界効果型薄膜
トランジスタとしての動作を高速化できる、改善された
電界効果型薄膜トランジスタに関する。
The present invention eliminates the above-mentioned problems associated with conventional field-effect thin film transistors and achieves the above-mentioned objects of the present invention. The layer is a solid layer composed of a material in a polycrystalline state, and the other layer is a solid layer composed of a non-single crystal material, and the two types of solid layers are laminated to improve the improvement. The present invention relates to an improved field effect thin film transistor which has high electron mobility, can lower the threshold voltage to a desirable level, and can operate at high speed as a field effect thin film transistor.

本発明の電界効果型薄膜トランジスタは、従来の半導体
通路部に使用する多層アモルファス材料構成の従来の電
界効果型薄膜トランジスタについて、上述の問題点を解
決する観点そして上記本発明の目的を達成する観点に立
って本発明者が鋭意研究の結果上述する知見を得て完成
するに至ったものである。
The field effect thin film transistor of the present invention has been developed from the viewpoint of solving the above-mentioned problems with respect to the conventional field effect thin film transistor having a multilayer amorphous material structure used in the conventional semiconductor path portion and from the viewpoint of achieving the above object of the present invention. The present inventor has completed the above-mentioned knowledge as a result of intensive research.

従来法では即ち、従来の多層アモルファス材料構成の電
界効果型薄膜トランジスタにあっては、構成層材料全体
についての電子移動度を決定するバンドギャップの狭い
方の第1の固体層もアモルファスで作成されていたため
、結晶半導体に比べ電子移動度が小さく、しきい値電圧
が高かったところ、第1の固体層への第2の固体層の積
層の過程の途中あるいは該積層操作の最終段階で、光あ
るいはマイクロ波等の電磁波、電子線等の放射線を照射
すること、そしてまた熱を加えることのそれぞれの操作
を試みたところ、いずれの場合にあっても第1の固体層
は多結晶化され、その結果第1の固体層の電子移動度を
、アモルファス材料である場合には得られなかった値に
向上することができ、そして多層構成体全体としての電
子移動度は大巾に改善され、しきい値電圧が好ましいレ
ベルに下げられることがわかり、更にこれらの事実から
、かくなる電界効果型薄膜トランジスタはその動作は高
速化に十分に対応できるものであることがわかった。
In the conventional method, that is, in a field effect thin film transistor having a conventional multilayer amorphous material structure, the first solid layer with the narrower bandgap, which determines the electron mobility of the entire constituent layer material, is also made of amorphous material. Therefore, the electron mobility is lower than that of crystalline semiconductors, and the threshold voltage is high. When we tried irradiating electromagnetic waves such as microwaves, radiation such as electron beams, and applying heat, in each case, the first solid layer became polycrystalline, and the first solid layer became polycrystalline. As a result, the electron mobility of the first solid layer can be improved to a value that could not be obtained with an amorphous material, and the electron mobility of the multilayer structure as a whole is greatly improved, reaching a threshold value. It has been found that the value voltage can be lowered to a preferable level, and furthermore, from these facts, it has been found that the operation of such a field effect thin film transistor can be sufficiently adapted to high speed operation.

以下に、図面を用いて本発明の電界効果型薄膜トランジ
スタについて内容を更に説明する。
The field effect thin film transistor of the present invention will be further explained below with reference to the drawings.

第1図は、本発明の電界効果型薄膜トランジスタの一例
のエネルギーバンドについての説明図であり、図中、E
vは価電子帯上端を、EFはフェルミ準位を、ECは伝
導帯下端を、表わしており、横軸は層厚を表わしている
FIG. 1 is an explanatory diagram of the energy band of an example of a field effect thin film transistor of the present invention, and in the figure, E
v represents the upper end of the valence band, EF represents the Fermi level, and EC represents the lower end of the conduction band, and the horizontal axis represents the layer thickness.

第1図に図示のエネルギーバンドを有する本発明の薄膜
トランジスタは、二種の固体層、即ち、第1の固体層と
第2の固体層を交互に連続して積層してなるものであり
、図において、1゜3.5,7.・・・・・・・・・は
第1の固体層を示し、2゜4.6,8.・・・・・・・
・・は第2の固体層を示し、■・1.φ1は夫々第1の
固体層のバンドギャップ及び電子親和力を示し、vt3
 φ2は夫々第2の固体層のバンドキャップ及び電子親
和力を示している。
The thin film transistor of the present invention having the energy band shown in FIG. In, 1°3.5,7. . . . indicates the first solid layer, 2° 4.6, 8.・・・・・・・・・
. . indicates the second solid layer, and ■.1. φ1 indicates the band gap and electron affinity of the first solid layer, respectively, and vt3
φ2 represents the band gap and electron affinity of the second solid layer, respectively.

そして、本発明の薄膜トランジスタにおいて、第1の固
体層の膜厚d1を5〜500人とし、第2の固体層の膜
厚d2を50〜1000人とし、第1の固体層の電子親
和力φ、と第2の固体層の電子親和力φ2との差φ、−
φ2を1eV以上にすることにより、第1の固体層に量
子力学的に閉じ込め可能な井戸(ウェル)が形成され、
それにより電子は第1の固体層に束縛状態にされる。
In the thin film transistor of the present invention, the thickness d1 of the first solid layer is 5 to 500, the thickness d2 of the second solid layer is 50 to 1000, and the electron affinity of the first solid layer is φ, and the electron affinity φ2 of the second solid layer φ, −
By setting φ2 to 1 eV or more, a well that can be quantum mechanically confined is formed in the first solid layer,
The electrons are thereby bound to the first solid layer.

したがって、第1の固体層の電子密度は、増大する。Therefore, the electron density of the first solid layer increases.

こうしたところで、前記積層の過程または前記積層の終
段で、第1の固体層について、光あるいはマイクロ波等
の電磁波または電子線等の放射線の照射或いは熱を加え
て核層を多結晶化せしめる。
In this case, during the lamination process or at the final stage of the lamination, the first solid layer is irradiated with light, electromagnetic waves such as microwaves, or radiation such as electron beams, or heat is applied to polycrystallize the core layer.

ところで、前記“積層の過程”は、第1の固体層を堆積
形成し、第2の固体層を堆積した後の時点を意味する。
Incidentally, the above-mentioned "layering process" refers to a time point after the first solid layer is deposited and the second solid layer is deposited.

したがって、第1の固体層の堆積形成し、ついで第2の
固体層堆積形成し、そこにあって放射線等の照射または
加熱を行うサイクルを繰り返し行って積層を行うことに
なる。
Therefore, lamination is carried out by repeating a cycle of depositing a first solid layer, then depositing a second solid layer, and then irradiating with radiation or heating.

また、前記“積層の終段”は、第1の固体層及び第2の
固体層の積層操作が全て完了した後の時点を意味する。
Moreover, the "final stage of lamination" means the point in time after the lamination operations of the first solid layer and the second solid layer are all completed.

このように積層の過程または終段に放射線等を照射する
かまたは加熱することにより、どちらの場合も、第1の
固体層を堆積した直後に放射線等を照射するかまたは加
熱する場合に比べて、第2の固体層との界面を平坦にで
き、また、第2の固体層との界面からエネルギーを受け
ることにより第1の固体層を多結晶化しやすくなるとい
う利点がある。
By irradiating with radiation or heating during the layering process or at the final stage, in both cases, compared to the case where irradiation with radiation or heating is performed immediately after depositing the first solid layer, , the interface with the second solid layer can be made flat, and the first solid layer can be easily polycrystallized by receiving energy from the interface with the second solid layer.

ここで、第1の固体層の構成材料としてはSi。Here, the constituent material of the first solid layer is Si.

5iGe、 Geなどの半導体材料を用いることができ
る。また第2の固体層の構成材料としては、SiC,S
tN、5to2+ BN、BP、AINなどの第1の固
体層に用いる材料よりもバンドギャップの広い半導体材
料又は絶縁体材料を用いることができる。
Semiconductor materials such as 5iGe and Ge can be used. In addition, the constituent materials of the second solid layer include SiC, S
A semiconductor or insulator material with a wider band gap than the material used for the first solid layer, such as tN, 5to2+ BN, BP, or AIN, can be used.

第1の固体層を電磁波又は放射線を照射するか又は熱を
加えることによって多結晶化する場合、好ましくは、1
00Å以上、より好ましくは500Å以上、最適には1
000Å以上の粒径の多結晶にすることが望ましい。そ
して前記の粒径を有する多結晶化に必要な電磁波又は放
射線の照射条件又は加熱条件は用いる材料、によって異
なるが、例えば、ハロゲンランプを用いる場合には、試
料の照射されている部分が、好ましくは5秒間以上、6
00℃以上より好ましくは10秒間以上、1000℃以
上になるようにすれば前記の粒径の多結晶を得ることが
できる。また、電子線を用いる場合は、好ましくは加速
電圧5kV以上、ビーム電流0.5+wA以上、走査速
度100 cm/sec以下、ビーム径500 n以下
、より好ましくは、加速電圧10kV以上、ビーム電流
1.0 mA以上走査速度20cm/sec以下、ビー
ム径100n以下の条件で照射を行なう。更に線状ヒー
タを用いて加熱する場合は、下部固定ヒータを好ましく
は500℃以上、より好ましくは800℃以上に保ち、
上部移動ヒータを好ましくは1000℃以上より好まし
くは1400℃以上にして試料表面から10m以下の距
離で、試料表面と平行に511/SeC以下の速度で移
動させる。
When the first solid layer is polycrystallized by irradiation with electromagnetic waves or radiation or by applying heat, preferably 1
00 Å or more, more preferably 500 Å or more, optimally 1
It is desirable to use polycrystals with a grain size of 000 Å or more. The irradiation conditions or heating conditions for electromagnetic waves or radiation necessary for polycrystallization having the above-mentioned grain size vary depending on the material used, but for example, when using a halogen lamp, it is preferable that the irradiated part of the sample for more than 5 seconds, 6
Polycrystals having the above-mentioned grain size can be obtained by heating the temperature at 1000° C. or higher for 10 seconds or more, preferably 10 seconds or more. When using an electron beam, preferably an accelerating voltage of 5 kV or more, a beam current of 0.5+wA or more, a scanning speed of 100 cm/sec or less, and a beam diameter of 500 nm or less, more preferably an accelerating voltage of 10 kV or more and a beam current of 1. Irradiation is performed under the conditions of 0 mA or more, a scanning speed of 20 cm/sec or less, and a beam diameter of 100 nm or less. Furthermore, when heating using a linear heater, the lower fixed heater is preferably kept at 500°C or higher, more preferably 800°C or higher,
The upper moving heater is preferably moved at a temperature of 1000° C. or higher, more preferably 1400° C. or higher, at a distance of 10 m or less from the sample surface and at a speed of 511/SeC or lower parallel to the sample surface.

また更に、レーザを使用する場合は、好ましくはIW以
上より好ましくは5W以上の出力で、基板温度を200
℃以上に保ち、ビーム径を好ましくは500−以下より
好ましくは10〇−以下に絞り、好ましくは50cm/
sec以下、より好ましくはLoam/sec以下の速
度で走査する。以上のような条件で電磁波又は放射線の
照射又は加熱を行なうことにより、第1の固体層を所望
の粒径に多結晶化することができる。また積層の層数は
、好ましくは201i以上より好ましくは40層以上、
最適には60層以上であることが望ましい。
Furthermore, when using a laser, the output is preferably IW or more, preferably 5W or more, and the substrate temperature is lowered to 200
℃ or higher, and narrow the beam diameter to preferably 500° or less, more preferably 100° or less, preferably 50cm/
Scanning is performed at a speed of sec or less, more preferably loam/sec or less. By performing electromagnetic wave or radiation irradiation or heating under the above conditions, the first solid layer can be polycrystallized to a desired grain size. The number of laminated layers is preferably 201i or more, more preferably 40 or more,
The optimal number of layers is 60 or more.

〔実施例〕〔Example〕

以下、実施例を用いて本発明を更に詳しく説明するが、
本発明はこれらによって限定されるものではない。
Hereinafter, the present invention will be explained in more detail using Examples.
The present invention is not limited to these.

去】1」1 本例においては、本発明の多層構成膜を半導体通路部に
用いた電界効果型薄膜トランジスタを製造した。
1"1 In this example, a field effect thin film transistor was manufactured using the multilayer structure film of the present invention in a semiconductor passage section.

第2図は、該電界効果型薄膜トランジスタを模式的に示
す断面図である。
FIG. 2 is a cross-sectional view schematically showing the field effect thin film transistor.

図中、51はガラス等の絶縁体で形成された形成基板で
あり、52は該形成基+5.51上に形成された電極で
ある。咳電橋52は、上部に形成される多層構成膜を放
射線照射または加熱することを考慮して、熱に強いモリ
ブデンまたはタングステン等あるいは不純物濃度の高い
Si (n” )等で形成され、エツチングされて、電
界効果型薄膜トランジスタのゲート(G)として用いら
れる。53は電極52の上部に設けられた絶縁層であり
、該絶縁層53の上部に第1の固体層1,3゜5.7.
・・・・・・・・・、39及び第2の固体層2,4゜6
.8.・・・・・・・・・40が交互に積層されており
、該積層構造部分が電界効果型薄膜トランジスタの半導
体通路部を形成している。71.72は該多層構造部分
の両側に配置された電極であって、一方の電極71は電
界効果型薄膜トランジスタのソース(S)として用いら
れ、他方の電極72は電界効果型薄膜トランジスタのド
レイン(D)として用いられる。そしてこれらの電極7
1.72と積層構造部分の間には、n+層61.62が
設けられており、電極71.72と積層構造部分とがオ
ーム接触するようにされている。
In the figure, 51 is a forming substrate made of an insulator such as glass, and 52 is an electrode formed on the forming base +5.51. The cough bridge 52 is formed of heat-resistant molybdenum, tungsten, or the like, or Si(n'') with a high impurity concentration, and is etched in consideration of irradiating or heating the multilayer film formed thereon. 53 is an insulating layer provided on top of the electrode 52, and a first solid layer 1,3°5.7.
......, 39 and second solid layer 2,4゜6
.. 8. . . . 40 are alternately stacked, and the stacked structure portion forms a semiconductor passage portion of a field effect thin film transistor. 71 and 72 are electrodes arranged on both sides of the multilayer structure part, one electrode 71 is used as the source (S) of the field effect thin film transistor, and the other electrode 72 is used as the drain (D) of the field effect thin film transistor. ) is used as and these electrodes 7
An n+ layer 61.62 is provided between the electrode 71.72 and the laminated structure portion, so that the electrode 71.72 and the laminated structure portion are in ohmic contact.

本例においては、上記構成の、即ち、多層構成膜を半導
体通路部に用いた電界効果型薄膜トランジスタを以下の
工程に沿って製造した。
In this example, a field effect thin film transistor having the above structure, that is, using a multilayer structure film in the semiconductor passage portion, was manufactured according to the following steps.

第3乃至7図は、本例における製造工程を模式的に示す
断面図であり、図中第2図と同一の符号を付したものは
、第2図と同一のものを示している。
3 to 7 are cross-sectional views schematically showing the manufacturing process in this example, and the same reference numerals as in FIG. 2 indicate the same components as in FIG. 2.

まず、ガラス基板からなる形成基板51上に、電極52
を蒸着し、これをエツチングしてゲート電極(G)を形
成した。(第3図) 次に、ゲート電極(G)52を形成した基板51上に、
グロー放電法(GD決)により、絶縁膜であるアモルフ
ァスSiN:H膜(以下、ra−3tN : H膜」と
略記する。)53を堆積せしめた。
First, an electrode 52 is placed on a forming substrate 51 made of a glass substrate.
was deposited and etched to form a gate electrode (G). (Fig. 3) Next, on the substrate 51 on which the gate electrode (G) 52 was formed,
An amorphous SiN:H film (hereinafter abbreviated as ra-3tN:H film) 53, which is an insulating film, was deposited by a glow discharge method (GD method).

即ち、ゲート電極を形成した基板51をグロー放電法に
よる堆積膜形成装置の反応容器内に設置するとともに基
板温度を250℃に保持し、水素ガスで10%に希釈さ
れたシランガス(以下単にl”5iH4Jと略記する。
That is, the substrate 51 on which the gate electrode has been formed is placed in a reaction container of a deposited film forming apparatus using a glow discharge method, the substrate temperature is maintained at 250° C., and silane gas (hereinafter referred to simply as “l”) diluted to 10% with hydrogen gas is placed. It is abbreviated as 5iH4J.

)  5SCCMとアンモニアガス20SCC:Mを反
応容器内に導入し、反応容器内圧力を0.15 T o
rrに保ち、13.56 MHzの高周波を15Wの出
力で印加して原料ガスを分解せしめ、前記基板51上に
a −5iN : H膜53を1500人堆手貞した。
) 5SCCM and ammonia gas 20SCC:M were introduced into the reaction vessel, and the pressure inside the reaction vessel was set to 0.15 To.
The raw material gas was decomposed by applying a high frequency of 13.56 MHz at an output of 15 W, and 1500 a-5iN:H films 53 were deposited on the substrate 51.

次いで、同様のグロー放電法により第1の固体層である
アモルファスSi : H膜(以下、「a−3i:I(
膜」と略記する。)1を、基板温度250℃、原料ガス
SiH4ガス20SCCM、容器内圧力0.12Tor
r 、高周波(13,56M Hz )出力20Wの成
膜条件で、50人堆積せしめた。
Next, the first solid layer, an amorphous Si:H film (hereinafter referred to as "a-3i:I(
It is abbreviated as "membrane". ) 1, the substrate temperature is 250°C, the raw material gas is SiH4 gas 20SCCM, and the pressure inside the container is 0.12 Tor.
50 people deposited the film under the following conditions: r, high frequency (13.56 MHz), and 20 W output.

更に、この上に前述の1色縁膜53 (a −5iN 
:H膜)と全(同じ成膜条件で、第2の固体層であるa
 −5iN : H膜2を100人堆積せしめた。
Furthermore, on top of this, the aforementioned one-color frame film 53 (a −5iN
:H film) and total (under the same film formation conditions, the second solid layer a
-5iN: H film 2 was deposited by 100 people.

その後、第8図に示すように、反応容器内に0、 I 
Torrの水素ガス(H2)を導入し、石英窓86a、
bを通して、第2の固体層2を形成せしめた試料84に
ハロゲンランプ85a、bを照射するとともに、前記試
料84を載置した可動式基板ホルダー83を14m/s
ecの速度で動かし、前記堆積膜のハロゲンランプ光が
照射されている部分が10秒間1000℃になるように
して、第1の固体層であるa −St : H膜1のみ
を多結晶化した。(第4図)なお、この時の結晶粒径は
850Å以上であった。
After that, as shown in FIG. 8, 0, I
Torr hydrogen gas (H2) is introduced, and the quartz window 86a,
The sample 84 on which the second solid layer 2 has been formed is irradiated with halogen lamps 85a and 85b through b, and the movable substrate holder 83 on which the sample 84 is placed is moved at 14 m/s.
The film was moved at a speed of EC, and the portion of the deposited film irradiated with halogen lamp light was kept at 1000° C. for 10 seconds to polycrystallize only the a-St:H film 1, which is the first solid layer. . (FIG. 4) The crystal grain size at this time was 850 Å or more.

以後、前記と全く同じようにして、a −Si :H膜
の堆積、a −5iN : Hの堆積、ハロゲンランプ
光の照射の工程を20回くりかえし、計40層の薄層を
積層した。(第5図) 積層工程が完了した後、ケートを極(G)52より小さ
いレジストマスクを用いてエツチングを施し、いわゆる
メサ型トランジスタを作った。
Thereafter, in exactly the same manner as above, the steps of depositing the a-Si:H film, depositing the a-5iN:H film, and irradiating with halogen lamp light were repeated 20 times to form a total of 40 thin layers. (FIG. 5) After the lamination process was completed, the gate was etched using a resist mask smaller than the pole (G) 52 to form a so-called mesa transistor.

次にグロー放電法により、リンをドープした不純物濃度
の高いシリコン層(以下、「n゛層」と略記する。)6
1を、基板温度250℃、原料ガスSt H48SCC
M及び水素ガスで11000ppに希釈したホスフィン
ガス(P H:l ) 50SCCM、容器内圧力0.
12Torr 、高周波(13,56MHz )の出力
20Wの成膜条件で750人の膜厚になるように堆積せ
しめ、次に、AP等の電極71を1000人真空蒸着し
、レジストマスク81を形成した。(第6図) 最後に、レジストマスク81におおわれていないAl電
極71およびn″層をエツチングしたのち、レジストマ
スク81を除去して第2図に示す電界効果型薄膜トラン
ジスタを形成した。
Next, a silicon layer doped with phosphorus with a high impurity concentration (hereinafter abbreviated as "n layer") 6 is formed using a glow discharge method.
1, substrate temperature 250°C, source gas St H48SCC
Phosphine gas (PH:l) diluted to 11000 pp with M and hydrogen gas 50 SCCM, pressure inside the container 0.
The film was deposited to a thickness of 750 under film forming conditions of 12 Torr, high frequency (13.56 MHz), and output of 20 W. Next, an electrode 71 such as AP was vacuum-deposited by 1000 people to form a resist mask 81. (FIG. 6) Finally, after etching the Al electrode 71 and the n'' layer not covered by the resist mask 81, the resist mask 81 was removed to form a field effect thin film transistor shown in FIG.

次に本実施例により形成された電界効果型薄膜トランジ
スタの作用効果について、第1図を用いて説明する。
Next, the effects of the field effect thin film transistor formed according to this example will be explained using FIG. 1.

本実施例では、第1図において、第1の固体層のバンド
ギャップがV + ’;: 1.1 eV、第2の固体
層のバンドギャップがV、:5eVであり、第1の固体
層と第2の固体層の電子親和力の差(φ、−φz):2
eVであり、また第1の固体層の膜JrJ、d、 =5
0人、第2 ノ固[)膜厚a 2=100人であるので
、第1の固体層である多結晶シリコンの11.3,5.
・・・・・・・・・、39に量子力学的に閉じ込め可能
な井戸(ウェル)が形成され、電子は多結晶シリコンの
層1,3,5゜・・・・・・・・・、39に束縛された
状態となり、多結晶シリコンの層の電子密度が増大する
。その結果多結晶シリコンの層において、量子井戸に対
し垂直方向つまり第1の固体層と第2の固体層の界面に
平行方向の移動度が向上する。
In this example, in FIG. 1, the band gap of the first solid layer is V + ': 1.1 eV, the band gap of the second solid layer is V,: 5 eV, and the band gap of the first solid layer is V + ';: 1.1 eV. Difference in electron affinity between and second solid layer (φ, −φz): 2
eV, and the first solid layer film JrJ,d, =5
Since the film thickness a2=100, the thickness of the polycrystalline silicon which is the first solid layer is 11.3, 5.
......, a well that can be quantum mechanically confined is formed in 39, and electrons are transferred to polycrystalline silicon layers 1, 3, 5 degrees... 39, and the electron density of the polycrystalline silicon layer increases. As a result, in the polycrystalline silicon layer, the mobility is improved in the direction perpendicular to the quantum well, that is, in the direction parallel to the interface between the first solid layer and the second solid layer.

ここで第1の固体層を多結晶化しであることにより、第
1の固体lit、3.5.・・・・・・・・・、39が
前記条件のグロー放電法で堆積したa −3i :Hで
ある場合移動度が、0.5CI112/V・S程度であ
るのに対し、多結晶シリコンの場合移動度が251”/
V、Sとなり、アモルファスでは得られない値に向上さ
せることができた。その結果多層材料全体としての移動
度は110 crn”/V−5に改善された。またチャ
ンネル長10Pnチャンネル幅100−のトランジスタ
でしきい値電圧は1.2Vであった。
Here, by polycrystallizing the first solid layer, the first solid layer becomes 3.5. When 39 is a-3i :H deposited by the glow discharge method under the above conditions, the mobility is about 0.5CI112/V・S, whereas polycrystalline silicon If the mobility is 251”/
V, S, which could be improved to values that cannot be obtained with amorphous. As a result, the mobility of the multilayer material as a whole was improved to 110 crn''/V-5. Also, the threshold voltage of a transistor with a channel length of 10Pn and a channel width of 100-V was 1.2V.

去隻桝主 以下のようにして、実施例1と同様の構造を有する電界
効果型薄膜トランジスタを製造した。
A field effect thin film transistor having a structure similar to that of Example 1 was manufactured in the following manner.

まず、実施例1と全く同様にして形成基板51の上にゲ
ート電極52を形成し、その上に絶縁膜であるa −5
iN : Hrpj!53を1500人堆積した。
First, a gate electrode 52 is formed on a formation substrate 51 in exactly the same manner as in Example 1, and an insulating film a-5
iN: Hrpj! 1500 people deposited 53.

次にグロー放電法により、実施例1と同じ条件で、第1
の固体層であるa−3i:H膜1の50人と、第2の固
体層であるa −3tN : H膜2の100人を夫々
堆積せしめた。
Next, using the glow discharge method, under the same conditions as in Example 1, the first
50 samples of a-3i:H film 1, which is a solid layer, and 100 samples of a-3tN:H film 2, which is a second solid layer, were deposited.

その後、第9図に示す装置に前記第2の固体層2が形成
された基板51を移し、堆積膜上部から電子線を照射し
、第1の固体層であるa −3t:H膜1のみを多結晶
化させた。電子線照射の条件は、加東電圧10kV、 
を子銃フィラメントの電流2.0mA、ビーム径100
−1電子線走査速度10cm/secとした。これによ
り得られた結晶粒径は750Å以上であった。
Thereafter, the substrate 51 on which the second solid layer 2 is formed is transferred to the apparatus shown in FIG. was polycrystallized. The conditions for electron beam irradiation are: Kato voltage 10 kV;
The current of the child gun filament is 2.0 mA, the beam diameter is 100
-1 The electron beam scanning speed was 10 cm/sec. The crystal grain size thus obtained was 750 Å or more.

以上のa −3t : H膜の堆積、a −5iN :
 H膜の堆積及び電子線照射の過程を20回くりかえし
、多結晶シリコン層が20層、a −5iN : H膜
が20層である多層構造を形成した。
Above a-3t: H film deposition, a-5iN:
The process of H film deposition and electron beam irradiation was repeated 20 times to form a multilayer structure including 20 polycrystalline silicon layers and 20 a-5iN:H films.

その後、実施例1と同様にして第2図に図示する構造の
電界効果型薄膜トランジスタを形成した。
Thereafter, a field effect thin film transistor having the structure shown in FIG. 2 was formed in the same manner as in Example 1.

本例においてチャンネル長10pTn、チャンネル幅1
00−のトランジスタを形成した結果、移動度102 
cm”/V−3及びしきい値電圧1.5Vが得られた。
In this example, the channel length is 10 pTn, and the channel width is 1
As a result of forming a transistor with a mobility of 102
cm''/V-3 and a threshold voltage of 1.5V were obtained.

以上の実施例1と実施例2と第1の固体層と第2の固体
層の積層の過程において、放射線照射または加熱を行な
う例を示した実施例である。
This embodiment shows an example in which radiation irradiation or heating is performed in the process of stacking the first solid layer and the second solid layer in accordance with the first and second embodiments described above.

次に第7図のように前記積層の終段において放射線照射
または加熱を行なう実施例3.4を示す。
Next, as shown in FIG. 7, Embodiment 3.4 is shown in which radiation irradiation or heating is performed at the final stage of the lamination.

実施例3 本例において形成した電界効果型薄膜トランジスタの構
造は実施例1と全く同様である。
Example 3 The structure of the field effect thin film transistor formed in this example is completely the same as that in Example 1.

以下製造工程に沿って説明する。実施例1と全く同様に
して、形成基板51の上にゲート電極52を形成し、絶
縁膜であるa −5iN : H膜53を1500人堆
積した。次にグロー放電法により、実施例1と同じ条件
で第1の固体層であるa −Si:H膜50人1,3,
5.・・・・・・・・・、39と第2の固体層であるa
 −5iN : H膜100人2. 4. 6゜・・・
・・・・・・、40をそれぞれ20層ずつ、合計40層
積層した。積層終了後、第10図に示すように、110
0℃に保った下部固定ヒータ101の上に、前記堆積膜
を形成した基板102を載置し、線状の上部移動ヒータ
103を1700℃にして、堆積膜表面から5B離れた
ところから熱を加えながら上部移動ヒータ103を堆積
膜表面と平行にl vs / secの速度で移動させ
、第1の固体層であるa −5t:H膜1.3.5.・
・・・・・・・・、39の20層のみを多結晶化した。
The manufacturing process will be explained below. In exactly the same manner as in Example 1, a gate electrode 52 was formed on a formation substrate 51, and 1,500 a-5iN:H films 53, which were insulating films, were deposited. Next, using the glow discharge method, 50 people 1, 3,
5.・・・・・・・・・39 and the second solid layer a
-5iN: H film 100 people2. 4. 6°...
. . 40 were laminated in 20 layers each, for a total of 40 layers. After the completion of lamination, as shown in FIG.
The substrate 102 on which the deposited film has been formed is placed on the lower fixed heater 101 kept at 0°C, and the linear upper movable heater 103 is heated to 1700°C to apply heat from a distance of 5B from the surface of the deposited film. While adding, the upper moving heater 103 is moved parallel to the deposited film surface at a speed of l vs / sec, and the first solid layer a-5t:H film 1.3.5.・
......, only 20 layers of 39 were polycrystallized.

その後、実施例1と同様にして、エツチング、n′″層
の形成、Af電極の蒸着、レジストマスクの形成、Al
電極とn″層のエツチング及びレジストマスクの除去を
行ない、第2図に示す構造の電界効果型薄膜トランジス
タを形成した。
Thereafter, in the same manner as in Example 1, etching, formation of an n''' layer, vapor deposition of an Af electrode, formation of a resist mask, and formation of an Al
By etching the electrode and the n'' layer and removing the resist mask, a field effect thin film transistor having the structure shown in FIG. 2 was formed.

本例において、チャンネル長10【、チャンネル幅10
0−のトランジスタを作成した結果、移動度が123 
arm”/V−5、しきい値が0.9■となった。また
、結晶粒径は1000Å以上であった。
In this example, the channel length is 10[, the channel width is 10]
As a result of creating a 0- transistor, the mobility is 123
arm"/V-5, and the threshold value was 0.9 .Furthermore, the crystal grain size was 1000 Å or more.

去施±1 積層終了後のa −5i : H膜1. 3. 5.・
・・・・・・・・、39の多結晶化を以下のようにして
行なった以外はすべて実施例3と同様にして第2図に示
す構造を有する電界効果型薄膜トランジスタを形成した
Application ±1 a-5i after completion of lamination: H film 1. 3. 5.・
A field-effect thin film transistor having the structure shown in FIG. 2 was formed in the same manner as in Example 3, except that the polycrystallization of 39 was performed in the following manner.

即ち、積層終了後第11図に示すように試料をアニール
室111に移し、多層膜全体に石英窓115を通して1
5Wの出力の連続アルゴンイオンレーザ113を照射し
、第1の固体層であるa −5i :H膜1,3,5.
・・・・・・・・・、39の20層のみを多結晶化した
。このとき基板温度を400℃に保ち、ビーム径を10
01に絞って、1effi/secの速度で走査した。
That is, after lamination is completed, the sample is transferred to an annealing chamber 111 as shown in FIG. 11, and a quartz window 115 is passed through the entire multilayer film.
A continuous argon ion laser 113 with an output of 5 W is irradiated to form the a-5i :H films 1, 3, 5 .
......, only 20 layers of 39 were polycrystallized. At this time, the substrate temperature was kept at 400°C and the beam diameter was set to 10
01 and scanned at a speed of 1 effi/sec.

この結果結晶粒径は900Å以上となった。As a result, the crystal grain size was 900 Å or more.

本例において、チャンネル長1101r、チャンネル幅
100−のトランジスタを形成した結果、移動度が11
8 clll”/V−Sで、しきい値1.1■となった
In this example, as a result of forming a transistor with a channel length of 1101 r and a channel width of 100 -, the mobility is 11
8 clll''/VS, the threshold value was 1.1■.

ス」l建i 本例においては、第1の固体層としてアモルファス5t
Ge: H: F膜(以下、ra  5tGe膜」と略
記する。)を用いた。
In this example, amorphous 5t is used as the first solid layer.
A Ge:H:F film (hereinafter abbreviated as ra 5tGe film) was used.

まず、実施例1と全く同様に形成基板51の上にゲート
電極52を形成し、絶縁膜であるa −5tN:H膜5
3を1500人堆積した。次にグロー放電法により、原
料ガスとしてSt F 430SC(:M%Ge F 
aO12SCCM及びHz 20SCCMを用い、基板
温度280℃、高周波(13,56M Hz )出力3
0W、反応容器内圧力Q、3QTorrの成膜条件で、
第1の固体層となるa  5iGe膜を80人堆積した
First, a gate electrode 52 is formed on a formation substrate 51 in exactly the same manner as in Example 1, and an a-5tN:H film 5 which is an insulating film is formed.
1500 people deposited 3. Next, using the glow discharge method, St F 430SC (:M%Ge F
Using aO12SCCM and Hz 20SCCM, substrate temperature 280℃, high frequency (13,56MHz) output 3
Under the film forming conditions of 0W, reaction vessel internal pressure Q, and 3QTorr,
80 people deposited a 5iGe film to serve as the first solid layer.

次に最初に堆積したa −5iN : H1153と全
く同条件で、第2の固体層であるa −5iN : H
膜を150人堆積この後第8図に示すように、2.OX
 10− ” T orrの減圧中で、石英窓86a、
bを通して試料84にハロゲンランプ85a、bを照射
し、可動式基板ホルダー83を1.5 ta / se
cで移動させて、堆積後のハロゲンランプ光が照射され
ている部分が10秒間800℃になるようにして第1の
固体層であるa  5iGe膜を多結晶化した。このと
き結晶粒径は600Å以上であった。その後、前記と全
く同じ条件でa −5iGe膜80人の堆積、a−Si
N:H膜150人の堆積、ハロゲンランプ照射の過程を
25回繰り返した。次いで実施例1と全く同様にして、
第2図の構造の電界効果型薄膜トランジスタを形成。以
上の方法で、チャンネル長I Q yrn 、チャンネ
ル幅100μのトランジスタを形成した結果、移動度6
5cn”/V、SLきい値電圧0.8 Vの値が得られ
た。
Next, a second solid layer of a-5iN:H was deposited under exactly the same conditions as the first deposited a-5iN:H1153.
After depositing 150 films, as shown in FIG. 8, 2. OX
Under reduced pressure of 10-” Torr, the quartz window 86a,
The sample 84 is irradiated with halogen lamps 85a and 85b through
The a 5iGe film, which is the first solid layer, was polycrystallized by moving the a 5iGe film as the first solid layer at a temperature of 800° C. for 10 seconds in the portion irradiated with the halogen lamp light after deposition. At this time, the crystal grain size was 600 Å or more. Thereafter, under the same conditions as above, 80 a-5iGe films were deposited, and a-Si
The process of depositing 150 N:H films and irradiating with a halogen lamp was repeated 25 times. Then, in exactly the same manner as in Example 1,
A field effect thin film transistor with the structure shown in Figure 2 is formed. As a result of forming a transistor with a channel length I Q yrn and a channel width of 100 μm using the above method, the mobility was 6
A value of 5cn''/V and an SL threshold voltage of 0.8V were obtained.

大許匠l 実施例1と同様にして、形成基板51上にゲート電極5
2を形成し、絶縁膜であるa −3iN : H膜53
を1500人堆積した。
The gate electrode 5 is formed on the formation substrate 51 in the same manner as in Example 1.
2 and an insulating film a-3iN:H film 53
1,500 people deposited.

次にグロー放電法により、原料ガスとしてSi F *
 IO3CCMおよびGe F # 1.5SCCMを
用い、基板温度300℃、反応容器内圧力0.10To
rr 、高周波(13,56MHz)の出力25Wの成
膜条件で、第1の固体層であるアモルファスGe:H:
F膜(以下、ra−Ge膜」と略記する。)を100人
堆積した。
Next, using a glow discharge method, SiF* was used as a raw material gas.
Using IO3CCM and Ge F # 1.5SCCM, substrate temperature 300°C, reaction vessel internal pressure 0.10To
rr, amorphous Ge:H which is the first solid layer under the film forming conditions of high frequency (13,56 MHz) output 25 W:
F film (hereinafter abbreviated as ra-Ge film) was deposited by 100 people.

次にグロー放電法により、原料ガスとしてH!ガスで希
釈されたSi Ht 5 SCCMおよびC2H414
SCCMを用い、基板温度300℃、反応容器内圧力0
.15W、高周波(13,56MHz)出力25Wの成
膜条件で、第2の固体層であるアモルファスSiC:H
膜(以下、「a−3iC:H膜」と略記する。
Next, using the glow discharge method, H! Si Ht 5 SCCM and C2H414 diluted with gas
Using SCCM, substrate temperature 300°C, reaction vessel internal pressure 0
.. 15W, high frequency (13,56MHz) output 25W, the second solid layer, amorphous SiC:H
film (hereinafter abbreviated as "a-3iC:H film").

を200 人堆積した。200 people deposited.

以下、前記と全く同じ条件でa −Ge膜の堆積、a 
−5iC: H膜の堆積の過程を夫々20回くりかえし
、計40層積層した。
Hereinafter, the deposition of a-Ge film, a
-5iC: The process of depositing the H film was repeated 20 times to form a total of 40 layers.

積層終了後、多層膜全体に熱を加え、第1の固体層であ
るa−Ge膜を多結晶化させた。多結晶化は、第10図
に示すように、600℃に保った下部固定ヒータ101
の上に試料102を乗せ線状の上部移動ヒータ103を
1000℃にして、試料から3龍離して上部移動ヒータ
の下部の試料部分104に熱を加え、上部移動ヒータ1
03を試料表面と平行にl 鶴/ secの速度で、移
動させることにより行った。この結果筒1の固体層であ
るa−Ge膜が多結晶化し、結晶粒径は、800Å以上
となった。次に多層膜を第5図の形にエツチングし、以
下実施例1と全く同様にして、第2図の構造の電界効果
型薄膜トランジスタを形成する。以上の方法で、チャン
ネル長I Q pm 、チャンネル幅100賜のトラン
ジスタを形成した結果移動度70CI112/V・Sし
きい値電圧0.7 Vの値が得られた。
After the lamination was completed, heat was applied to the entire multilayer film to polycrystallize the a-Ge film, which was the first solid layer. As shown in FIG.
Place the sample 102 on top of the sample 102, heat the linear upper moving heater 103 to 1000 degrees Celsius, heat the sample portion 104 at the bottom of the upper moving heater 3 degrees away from the sample, and turn the upper moving heater 1
03 was moved parallel to the sample surface at a speed of 1/sec. As a result, the a-Ge film, which is the solid layer of tube 1, became polycrystalline, and the crystal grain size became 800 Å or more. Next, the multilayer film is etched into the shape shown in FIG. 5, and in the same manner as in Example 1, a field effect thin film transistor having the structure shown in FIG. 2 is formed. By the above method, a transistor with a channel length of I Q pm and a channel width of 100 mm was formed, resulting in a mobility of 70 CI112/V·S and a threshold voltage of 0.7 V.

以上の実施例において、電界効果型トランジスタの構造
としては第2図のような下ゲートスタガー型を例に上げ
たが、この型のみに限定されるものではなく、上ゲート
スタガー型またはコプレナー型の構造であってもよい。
In the above embodiments, the structure of the field-effect transistor is a lower gate stagger type as shown in Fig. 2, but it is not limited to this type only, and may include an upper gate stagger type or a coplanar type. It may be a structure.

また、第1の固体層及び第2の固体層の製造方法として
グロー放電法を用いたが、これのみに限定されるもので
はなく、例えば、光CVD法、スパッタ法、HOMO−
CVD法、高真空蒸着法等を用いたものであってもよい
In addition, although the glow discharge method was used as the manufacturing method for the first solid layer and the second solid layer, the method is not limited to this method. For example, photo-CVD method, sputtering method, HOMO-
A method using a CVD method, a high vacuum evaporation method, or the like may be used.

〔発明の効果〕〔Effect of the invention〕

本発明の電界効果型薄膜トランジスタは、第1の固体層
と第2の固体層を交互に積層させた多層構成であって該
積層の過程または終段において、光あるいはマイクロ波
等の電磁波または電子線等の放射線を照射するかまたは
熱を加えることにより、バンドギャップの狭い方の第1
の固体層を多結晶化せしめ、それにより第1の固体層の
移動度をアモルファスでは得られなかった値に向上させ
、多層材料全体としての移動度を飛躍的に改善すること
ができ、またトランジスタのしきい値電圧を下げること
ができるので、非単結晶物質で多層材料を作成する場合
の基板選択性が広(、製造工程が簡単で、大面積化が容
易であるという利点を生かしつつ、電界効果型薄膜トラ
ンジスタの動作を高速化することができる。
The field effect thin film transistor of the present invention has a multilayer structure in which a first solid layer and a second solid layer are alternately laminated, and in the process or final stage of the lamination, electromagnetic waves such as light or microwaves or electron beams are applied. By irradiating with radiation such as
It is possible to polycrystallize the solid layer of the first solid layer, thereby improving the mobility of the first solid layer to a value that could not be obtained with amorphous, and dramatically improving the mobility of the multilayer material as a whole. Because the threshold voltage of The operation of a field effect thin film transistor can be increased in speed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の電界効果型薄膜トランジスタにおけ
る多層材料のバンド構造図であり、第2図は、本発明の
電界効果型薄膜トランジスタの略断面図である。第3乃
至7図は、本発明の電界効果型薄膜トランジスタの製造
工程説明図である。第8図は前記製造工程にあって使用
するハロゲンランプ照射装置の説明図であり、第9図は
前記製造工程にあって使用する電子線照射装置の説明図
であり、第10図は前記製造工程にあって使用する線状
加熱処理用装置の説明図であり、そして第11図はAγ
イオンレーザ照Ev・・・・・・価電子帯上端 Ey・・・・・・フェルミ準位 Ec・・・・・・伝奇下端 ■1.φ1 ・・・・・・第1の固体層1.3.5゜7
、・・・・・・・・・のバンドギャップと電子親和力■
2.φ2・・・・・・第2の固体層2.4,6゜8、・
・・・・・・・・のバンドギャップと電子親和力第3図
乃至第7図について、 1、 3. 5.7.・・・・・・・・・、39・・・
・・・第1の固体層 2、4.6.8.・・・・・・・・・、40・・・・・
・第2の固体層 51・・・・・・形成基板 52・・・・・・ゲート電極 53・・・・・・絶縁膜 61. 62・・・・・・n゛ 層 71、 72・・・・・・電極 81・・・・・・レジストマスク 第8図について、 81・・・・・・反応室 82a、b・・・・・・・・・グロー放電の電極83・
・・・・・・・・可動式基板ホルダー84・・・・・・
・・・試料 35a、b・・・・・・・・・ハロゲンランプ35a、
b・・・・・・・・・石英板 第9図について、 701・・・・・・・・・電子銃 702a、b・・・・・・・・・制御電極903 a、
b・・・・・・・・・制御電極704a、b・・・・・
・・・・偏向電極905・・・・・・・・・基板ホルダ
ー906・・・・・・・・・試料 第10図について、 101・・・・・・・・・下部固定ヒーター102・・
・・・・・・・試料 103・・・・・・・・・上部移動ヒータ104・・・
・・・・・・試料の上部移動ヒータによって加熱される
部分 第11図について、 110・・・・・・・・・反応室 111・・・・・・・・・アニール室 112・・・・・・・・・ゲーI・バルブ113・・・
・・・・・・Arイオンレーザ114・・・・・・・・
・試料 115・・・・・・・・・石英窓 第1図 (・) 第2図 第10図 第11図
FIG. 1 is a band structure diagram of a multilayer material in a field effect thin film transistor of the present invention, and FIG. 2 is a schematic cross-sectional view of the field effect thin film transistor of the present invention. 3 to 7 are explanatory views of the manufacturing process of the field effect thin film transistor of the present invention. FIG. 8 is an explanatory diagram of a halogen lamp irradiation device used in the manufacturing process, FIG. 9 is an explanatory diagram of an electron beam irradiation device used in the manufacturing process, and FIG. 10 is an explanatory diagram of a halogen lamp irradiation device used in the manufacturing process. FIG. 11 is an explanatory diagram of a linear heat treatment device used in the process, and FIG.
Ion laser irradiation Ev... Upper end of valence band Ey... Fermi level Ec... Lower end of legend ■1. φ1...First solid layer 1.3.5゜7
Band gap and electron affinity of ,......■
2. φ2...Second solid layer 2.4,6゜8,・
Regarding the band gap and electron affinity of Figures 3 to 7, 1, 3. 5.7. ......,39...
...first solid layer 2, 4.6.8.・・・・・・・・・、40・・・・・・
- Second solid layer 51... Formation substrate 52... Gate electrode 53... Insulating film 61. 62...n layer 71, 72...electrode 81...resist mask in FIG. 8, 81...reaction chamber 82a, b... ...Glow discharge electrode 83.
......Movable board holder 84...
... Samples 35a, b... Halogen lamp 35a,
b... Regarding the quartz plate in Fig. 9, 701...... Electron gun 702a, b...... Control electrode 903 a,
b... Control electrodes 704a, b...
...Deflection electrode 905...Substrate holder 906...Regarding the sample in Figure 10, 101...Lower fixed heater 102...
......Sample 103...Top moving heater 104...
110...Reaction chamber 111...Annealing chamber 112...Regarding the portion of the sample heated by the upward moving heater in FIG. ...Game I Valve 113...
...Ar ion laser 114...
・Sample 115...Quartz window Figure 1 (-) Figure 2 Figure 10 Figure 11

Claims (1)

【特許請求の範囲】[Claims] 非単結晶物質で構成された半導体又は絶縁体からなる複
数の固体層を積層してなるものであって、就中のバンド
ギャップの狭い方の固体層が、それの積層操作の過程又
はそれの積層操作の最終段階で電磁波又は放射線を照射
するか又は熱を加えて多結晶化されていることを特徴と
する電界効果型薄膜トランジスタ。
It is formed by laminating a plurality of solid layers made of semiconductors or insulators made of non-single-crystalline materials, and the solid layer with the narrower band gap is formed during the lamination process or the solid layer of the insulator. A field effect thin film transistor characterized in that it is polycrystallized by irradiation with electromagnetic waves or radiation or by applying heat in the final stage of a lamination operation.
JP17744886A 1986-07-28 1986-07-28 Field-effect thin-film transistor Pending JPS6333871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17744886A JPS6333871A (en) 1986-07-28 1986-07-28 Field-effect thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17744886A JPS6333871A (en) 1986-07-28 1986-07-28 Field-effect thin-film transistor

Publications (1)

Publication Number Publication Date
JPS6333871A true JPS6333871A (en) 1988-02-13

Family

ID=16031123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17744886A Pending JPS6333871A (en) 1986-07-28 1986-07-28 Field-effect thin-film transistor

Country Status (1)

Country Link
JP (1) JPS6333871A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228313A (en) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> Method for forming polycrystal silicon film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228313A (en) * 1988-07-18 1990-01-30 Nippon Telegr & Teleph Corp <Ntt> Method for forming polycrystal silicon film

Similar Documents

Publication Publication Date Title
US5098850A (en) Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them
JP5116225B2 (en) Manufacturing method of oxide semiconductor device
JP3364119B2 (en) Hydrogen-terminated diamond MISFET and method for manufacturing the same
US6548380B1 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
TW515101B (en) Method for fabrication of field-effect transistor
JPH09162123A (en) Microcrystalline silicon layer, deposition thereof, photoelectric converter and manufacture thereof
JP2502789B2 (en) Method for manufacturing thin film transistor
JP3596188B2 (en) Method for manufacturing thin film transistor
JPS6333871A (en) Field-effect thin-film transistor
JP3054186B2 (en) Method for manufacturing insulated gate semiconductor device
JP3366169B2 (en) Polycrystalline silicon thin film laminate, silicon thin film solar cell and thin film transistor
JP3146702B2 (en) Method for manufacturing thin film transistor
JPH088250B2 (en) Method and apparatus for making SOI substrate
JPS5994829A (en) Manufacture of semiconductor device
JPH02140916A (en) Crystal growth of semiconductor thin film
JPS5856316A (en) Manufacture of semiconductor device
JPH05343685A (en) Manufacture of silicon thin film transistor
JP3051363B2 (en) Method for manufacturing semiconductor device
JP3241705B2 (en) Method for manufacturing thin film transistor
JP3383737B2 (en) Manufacturing method of hydrogen-terminated diamond FET by self-alignment method
JPH01171275A (en) Manufacture of thin film transistor
JP2535654B2 (en) Method of manufacturing thin film transistor
JPH0793259B2 (en) Method for manufacturing semiconductor thin film crystal layer
JPS61232675A (en) Polycrystalline thin film transistor and manufacture thereof
JPS5934626A (en) Method for formation of semiconductor film