JPS6333675A

JPS6333675A - 高速動作の比較回路

Info

Publication number: JPS6333675A
Application number: JP62111640A
Authority: JP
Inventors: アルギアド　エム　ガダイティス
Original assignee: Genrad Inc
Current assignee: Genrad Inc
Priority date: 1986-05-08
Filing date: 1987-05-07
Publication date: 1988-02-13
Also published as: US4686391A; GB8709716D0; DE3715163A1; GB2190205A; FR2598517A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、論理レベルセンサ、特に、非常に高速度のデ
ジタル回路をテストするのに使用するセンサに係る。

従来の技術デジタル回路をテストする自動テスト装置に用いられる
多くの手順では、信号が所定の時間で２つの個別の論理
レベルの一方に到達したかどうかが判断される。このよ
うな判断を行なうセンサは、典型的に、一方の入力に基
準信号を受け取ると共にテストされる回路からの信号を
他方の入力に受け取るような比較器を備えている。この
比較器の出力は、感知した電圧が基準電圧信号よりも高
い時に第１のレベルをとりそして感知した電圧が基準電
圧より低い時に第２のレベルをとる。自動テスト装置は
、所定の時間に比較器の出力を検査し、テストを受けて
いる回路の出力が正しい論理レベルにあるかどうかを判
断する。

高速度の回路においては、比較器の出力がその一方のレ
ベルから他方のレベルへ移行するに要する時間が長いこ
とが必要である。テストを受けている回路は、成る時間
に所定レベルに到達する−ことが必要であるが、比較器
の出力の検査はその時間から遅延されねばならない、と
いうのは、テストを受けている回路の出力の変化に応答
して比較器の出力が変化するための時間的余裕を考慮し
なければならないからである。従って、テスト装置は、
比較器の遅延を考慮に入れ、所要の移行時間から比較器
の予想遅延だけ遅れた時間に比較器の出力を検査しなけ
ればならない。

このため、この目的で使用される比較器は、典型的に、
高速度の装置となる。次の２つの理由で、高い速度が要
求される。先ず、第１に、比較器の遅延を短くすること
によりテスト全体の速度が速くなる。そして第２に、比
較器の速度を上げることにより不正確さが減少する。即
ち、比較器の移行速度は、感知された信号が基準信号か
らどれ径異なるか、ひいては、比較器によって課せられ
る遅延をどれ程変えられるかによって決まる。

比較器の速度が速いと、入力信号の変化によって生じる
変化の量が少なくなる。

発明が解決しようとする問題点このように高速度の比較器が必要とされることにより、
自動テスト装置のコストが著しく増大する。自動テスト
装置に２百ないし３百個のテストピンを設けることは希
ではなくそして各テストピンには典型的に少なくとも２
つの比較器が必要とされる。従って、比較器のコストが
高くなることにより、システム全体のコストに著しく影
響が及ぶ・そこで、本発明の目的は、このような高速度の比較によ
って通常要求されるようなコストの高い比較器を使用せ
ずに短い繰返しの比較時間を実現化することである。

問題点を解決するための手段これまでの構成と同様に、本発明は、入力を基準レベル
と比較する比較器を用いている。又、比較器の出力を所
定の時間にサンプリングする手段も含まれる。通常そう
であるように、比較器の出力は、２つの所定の電圧レベ
ルの一方又は他方にあり、一方の所定レベルは、入力が
基準レベルよりも高いことを指示し、そして他方の所定
レベルは、入力がそれよりも低いことを指示する。然し
乍ら、他のシステムとは異なり、本発明のシステムは、
公称レベル間の差の比較的僅かな部分、例えば、通常の
約５０％ではなくて、２５％以下といった値よりも、比
較器の出力が一方の所定レベルから異なる時に、比較器
の出力が他方の所定レベルで表わされた意味をもつもの
と解釈する。

この構成では、比較的低速の比較器を高速の比較器とし
て取り扱うことができる。比較器の出力スレッシュホー
ルドが例えば低い方のレベルに非常に近いところにあり
且つ高い出力レベルが入力が予想レベルに達したことを
指示する場合には、比較器の出力がその低いレベルから
高いレベルへ移動し始めた直後に比較器の出力をサンプ
リングすることができる。

実施例以下、添付図面を参照して、本発明の実施例を詳細に説
明する。

第１図は、本発明の技術を用いたデジタル回路テスト装
置のためのエラー検出器１ｏを示している。感知信号５
ＥＮＳＥは、テストを受けているユニットのテストノー
ドからのバッファされた信号である。ＸＰＲＡＮＧＥ信
号は、正しいと考えられる信号の範囲を示すもので、意
図された時間においてこの範囲を外れる信号はエラーで
ある。

ここに示す実施例では、３つの出力、即ち、高状態、低
状態及びトリ（ｔｒｉ−）状態が予想される。

信号の予想される値が高状態である場合には、高基準レ
ベルより高い全ての電圧値が範囲に含まれる。予想され
る値が低状態である場合には、低基準レベルより低い値
が正しい値となる。予想される出力が高インピーダンス
状態である場合には、テスト装置にテストノードがロー
ドされ、これが高インピーダンス状態（トリ状態）であ
る時に中間の電圧値をとるようにされ、ノード信号は、
これが高基準レベルと低基準レベルとの間にある時に有
効であると考えられる。

エラー検出器１ｏは、予想されるレベルが所定の時間中
存在したかどうかを判断する。予想されるレベルが存在
しなければならない時間は、ストローブ信号５ＴＲＯＢ
Ｈによって定められ、この信号は、予想されるレベルが
存在すべきである時間を表わす時間周期中、例えば、高
レベルをとる。５ＴＲＯＢＥ信号は、典型的に、検出回
路の種々の遅延を考慮するために、予想される信号が存
在しなければならない実際の時間から若干遅延される。

このストローブ信号によって示された時間全体にわたっ
て予想されるレベルが存在する場合には、回路１０のエ
ラー出力ＥＲＲＯＲが低レベルとなり、出力にエラーが
ないことが指示される。このストローブ信号によって指
示された時間インターバルの何等かの部分に５ＥＮＳＥ
信号が予想範囲を越えた場合には、ＥＲＲＯＲ信号が高
レベル状態をとってエラーが検出されたことを指示し、
そして他の回路（図示せず）がＥＲＲＯＲ信号を読み取
ってフラッシュ信号ＦＬＵＳＨを送りＥＲＲＯＲ信号を
その低レベル状態に復帰させるまで、この高レベルに維
持される。

これらの機能を実行するために、比較回路１２は、範囲
内信号Ｉ　Ｎ　ＲＡ　Ｎ　Ｇ　Ｅを発生し、この信号は
、５ＥＮＳＥ信号がＸＰＲＡＮＧＥ信号によって指示さ
れた範囲内にある時間中に高レベル値をとる。比較回路
１２は、エラーインジケータとして働くサンプリング回
路１４にＩＮＲＡＮＧＥ信号を供給する。サンプリング
回路１４は、説明の目的で、アンドゲート１６を含むも
のとして示されており、このアンドゲートは、ＩＮＲＡ
ＮＧＥ信号を反転入力ボートに受け取りそして５ＴＲＯ
ＢＥ信号をその他方の非反転入力ポートに受け取る。

アンドゲート１６の出力は、Ｒ−Ｓフリップ−フロップ
１８のセット入力ボートに受け取られ、このフリップ−
フロップは、５ＴＲＯＢＥ信号の補数をそのリセット入
力ボートに受け取る。この構成により、Ｒ−Ｓフリップ
−フロップ１８は、５ＴＲＯＢＥ信号が低レベルである
限りそのリセット状態に保持されるが、５ＴＲＯＢＥ信
号が高レベルである時にＩＮＲＡＮＧＥ信号が低レベル
である場合はセットされる。Ｒ−Ｓフリップ−フロップ
１８がそのセット状態にある時には、５ＴＲＯＢＥ信号
が再び低レベルとなって該フリップ−フロップをリセッ
トするまで、このフリップ−フロップがそのセット状態
に保持される。Ｒ−Ｓフリップ−フロップ１８の出力は
、５ＴＲＯＢＥ信号の高レベル周期（この間の成る時に
Ｉ　ＮＲＡＮＧＥ信号が低レベルとなる）の終わりに、
即ち、５ＥＮＳＥ信号が予想レンジを一部分の時間にわ
たって外れるような周期の終わりに、高レベルとなる。

又、５ＴＲＯＢＥ信号は、オアゲート２０の入力ポート
の一方にも供給され、該ゲートの出方は、透過ラッチ２
２のゲート入力ポートに送られる。５ＴＲＯＢＥ信号の
高レベル値により、オアゲート２０の出力が高レベルと
なり、この出方により、透過ラッチ２２が透過的となり
、即ち、Ｒ−Ｓフリップ−フロップの出方がＥＲＲＯＲ
信号として送られる。従って、５ＴＲＯＢＥ信号にょっ
て定められた時間インターバル中に範囲から外れる５Ｅ
ＮＳＥ信号が生じた時には、透過ラッチ２２が、それに
より生じるＲ−Ｓフリップ−フロップ１８の高レベル出
力を高レベルのＥＲＲＯＲ信号として供給する。次いで
、Ｒ−Ｓフリップ−プロップをリセットする５ＴＲＯＢ
Ｅ信号の後縁において、透過ラッチ２２へのゲート入力
が低レベルとなり、Ｒ−Ｓフリップ−フロップ１８の出
力が５ＴＲＯＢＥ信号の終わる直前に有していた値を捕
獲する。それ故、透過ラッチ２２は、ＥＲＲＯＲ信号を
高レベルに保持し、規定のインターバル中にエラーが生
じたことを指示する情報を保持する。

システムが透過ラッチ２２の出力を読み取った時には、
瞬間的に高レベルのＦＬＵＳＨ信号がオアゲート２０に
送られ、透過ラッチが瞬間的に透過状態にされて、Ｒ−
Ｓフリップ−フロップ１８のその時低レベルとなった出
力を送給及びラッチし、ひいては、ＥＲＲＯＲ信号を再
び低レベル状態にする。

以上に述べたように、エラー検出回路１０は、比較的一
般的なやり方で動作する。然し乍ら、この回路は、比較
回路の出力のレベルが通常遭遇するであろうレベルから
アップ方向又はダウン方向にシフトされ、これにより、
成る状態において回路の応答がより迅速になるという点
で、この種の従来の回路とは異なる。

５ＥＮＳＥ信号がＸＰＲＡＮＧＥ信号によって指示され
た範囲に入るものと仮定する。５ＥＮＳＥ信号がこの範
囲に入る直前に、ＩＮＲＡＮＧＥ信号が低レベルとなり
、５ＥＮＳＥ信号が範囲内にないことを指示する。５Ｅ
ＮＳＥ信号がこの範囲内に入る時には、ＩＮＲＡＮＧＥ
信号がその高い値に向かって動き始めるが、この移行は
瞬間的ではなく、従って、５ＥＮＳＥ信号の移行と、Ｉ
ＮＲＡＮＧＥ信号がその高い値に到達する時との間に成
る程度の遅延が生じる。この遅延は、５ＴＲＯＢＥ信号
を送給できる時間に影響を及ぼす。

特に、予想される値が時間ｔＯの開始したかどうかを決
定するためには、５ＴＲＯＢＥ信号が時間ｔｏ＋ＴＰＤ
まで高レベルになってはならず、ここで、ＴＰＤは、５
ＥＮＳＥ電圧信号電圧切に予想範囲に入る時と、これに
より得られる比較器の出力がアンドゲート１６の入力ス
レッシュホールドを通る時との間の遅延である。

遅延が既知であれば、５ＴＲＯＢＥのタイミングを受け
入れることができ、従って、原理的には、測定精度から
遅延を差し引かなくてもよい。

然し乍ら、実際には、遅延は、５ＥＮＳＥ信号の振幅に
よって影響され、大きな過電圧が生じると、ＩＮＲＡＮ
ＧＥ信号に急激な変化が生じ、ひいては、短い遅延が生
じる。この遅延の変化により、測定に不正確さを招く。

更に、所与の過電圧に対して大きな遅延が生じると、一
般に、所与の過電圧変化に対して遅延の変化も大きくな
り、ひいては、不正確さの程度も増す。

そこで、遅延をできるだけ短くすることが要望される０
本発明によれば、比較回路の一方又は他方のレベルがア
ンドゲート１６の入力スレッシュホールドに近づくよう
に比較回路の出力レベルを変えることにより、比較回路
に高速比較器を使用せずに、このような結果を得ること
ができる。

（以下の説明から明らかなように、比較回路の出力レベ
ルを変えるものとして説明するのは、アンドゲート１６
の入力スレッシュホールドを変えてこれを比較回路の出
力レベルの一方又は他方に近づけることである。）この
ような変化の結果は、第１図の回路と種々の信号との関
係を示したタイミング図である第２図を参照することに
よって明らかとなろう。

第２図に示された最も上の信号は、５ＥＮＳＥ信号であ
る。テストをパスするためには、５ＥＮＳＥ信号が時間
ｔｏまでに高い方の基準レベルＲＥＦＨＩを越えて、少
なくともｔｏ＋Ｔｄｕｒまでこのレベル以上に保持され
ねばならない。

第２図に示された第２の信号は、５ＥＮＳＥ信号が高い
方の基準レベルＲＥＦｔ（Ｉに交差する時間ｔｏに上昇
し始めるものとして示されたＩＮＲＡＮＧＥ信号である
。より一般的な構成では、比較器の出力は、はゾ時間ｔ
ｍｉｄ（比較器の出力がその２つの所定の出力レベルの
中間点に達する時間）までは、５ＥＮＳＥ信号が基準レ
ベルＲＥＦＨＩに交差したことを指示するものとは解釈
されない。然し乍ら、本発明では、比較器の出力レベル
間の移行が確認される電圧Ｖｔｒａｎｓが比較器の低い
方の出力レベルに向かってダウン方向に調整されていて
、５ＥＮＳＥ信号の移行時と、その移行が確認される時
間との間の遅延がＴ　ＰＤＩＳＬのみとなるようにされ
ている。その結果、Ｓ　ＴＲ０ＢＥ信号がその移行を行
なわねばならない時間は、ｔ　＋ｍｉｄでなくてｔ　ｏ
　＋　Ｔ　ＰＤＩＳＬのみとなる。手短にいえば、回路
の応答時間が相当に短縮化される。

その結果、第３図に示すように、精度も増加される。第
３図は、２つの異なった５ＥＮＳＥ信号、即ち、５ＥＮ
ＳＥＩ及び５ＥＮＳＥ２の結果を誇張して表わしている
。これらの信号はどちらも同じ時間にＲＥＦＨＩに到達
するが、５ＥＮＳＥ１は、より大きな過電圧となる。５
ＥＮＳＥＩ信号は、その大きな過電圧のために、ＩＮＲ
ＡＮＧＥ信号の１つであるＩＮＲＡＮＧＥｌを、５ＥＮ
ＳＥ２の結果であるＩＮＲＡＮＧＥ２よりも速く上昇さ
せる。比較器のレベル間の移行を確認する電圧がＶｍｉ
ｄであってとすれば、遅延の変動は、比較的大きな量を
社ｄ２−　ｔ　ｍ１ｄｌとなる。然し乍ら、移行電圧は
Ｖｔｒａｎｓであるから、遅延の変動は比較的僅かな量
ｔ　ＰＰｌ５Ｌ２−　ｔ　ＰＰｌ５ＬＩとなる。

比較器出力の移行が確認されるレベルは中点からずれる
だけではなく、第１図の比較回路１２へ送られる信号Ｔ
ＨＡＤＪ　（スレッシュホールド調整）に基づいて調整
可能でもある。この理由は、移行電圧Ｖ　ｔｒａｎｓが
調整されない第２図を参照することによって理解できよ
う。時間ｔｏ＋Ｔｄｕｒにおいては、５ＥＮＳＥ信号が
ＲＥＦＨＩよりも下がり、即ち、規定の時間巾の丁度終
わりに規定の範囲外に下がる。５ＥＮＳＥがＲＥＦＨＩ
よりも下がると、ＩＮＲＡＮＧＥ信号はダウン方向をと
り始めるが、移行電圧Ｖｔｒａｎｓに到達するまでには
比較的長時間Ｔ　ＰＤＩＳＴを要する。その結果、５Ｅ
ＮＳＥが時間ｔｏ＋Ｔｄｕｒ全体にわたってＲＥＦＨｌ
よりも高くなるようにするためには、ＳＴＲＯＢＥ信号
が、ｔ　ｏ　＋　Ｔ　ｄｕｒ　＋　Ｔ　ＰＤＩＳＴまで
、その移行レベルよりも下がらないようにしなければな
らない。従って、先縁で得られた効果が後縁で失われる
ことになる。

この結果を得るために、第２図に示された工ＮＲ＾ＮＧ
Ｅの低レベルに接近したレベルから、その高レベルから
の対応電圧であるレベルまで、Ｖｔｒａｎｓを調整でき
るように回路が構成される。

第４図は、第１図の比較回路１２を詳細に示している。

以下の第４図の回路の説明においては、回路内の多くの
信号が差の信号として示されている。というのは、問題
とする量が２本の信号ラインの電圧の差だからである。

もちろん、本発明は、信号が単一の信号ラインによって
搬送され、即ち、全ての信号が単一のアースレベルを基
準とするような回路によって搬送されるという構成で実
施することもできる。

この図面に示す特定の設計は、オフ・ザ・シェルフを基
礎とするチップ設計がユーザにより指定された相互接続
層に採用されるような形式の比較的安価な半注文製造の
チップで実施するのに特に適している。第４図に示され
た構成は、インターデザイン・コーポレーションにより
ＭＯＲと指称された形式の基本的なチップに用いられる
ものである。本発明の技術を用いることにより、高価な
高速度比較器を用いたものではなくてこの形式の半注文
製造の回路で高速応答の回路を実現化することができる
。

第４図の下部に入ってくる５ＥＮＳＥ信号は、２つの比
較器３０及び３２の各々の一方の入力ボートに送られる
。比較器３０は、その他方の入力に、低レベルの基準電
圧ＲＥＦＬＯを受け取り、これは、テストを受けている
ユニットをテストすべき低電圧範囲の上限を表わしてい
る。即ち、予想される電圧が低い電圧である場合には、
テストを受けているユニットは、５ＥＮＳＥ信号がＲＥ
ＦＬＯより低い場合にテストに合致したことになる。同
様に、高レベルの比較器３２は、高レベル範囲の下限を
表わすＲＥＦＨＩを受け取る。高レベルであることが予
想されるテスト点は、その電圧がＲＥＦＨＩより高い場
合にテストにパスする。

第４図の回路の他部分は、比較器３０及び３２の出力を
用いて、５ＥＮＳＥ信号が予想範囲内にあるかどうかの
指示を発生する。この指示は、ＩＮＲＡＮＧＥＨＩ信号
とＩＮＲＡＮＧＥＬ○信号との間の潜在的な差によって
表わされる。これらのＩＮＲＡＮＧＥＨＩ及びＩＮＲＡ
ＮＧＥＬＯ信号は、第１図では、１本のＩＮＲＡＮＧＥ
ラインによって全体的に表わされている。予想される範
囲は、前記したように、第１図のＸＰＲＡＮＧＥ信号に
よって指示され、このＸＰＲＡＮＧＥ信号は、第４図で
は、ＸＰＤＡＴＡＬＯｌＸＰＤＡＴＡＨＩ、ＸＰＴＲＩ
ＨＩ及びＸＰＴＲＩＬＯと示された信号として図示され
ている。

ＸＰＴＲＩＨＩ信号がＸＰＴＲＩＬＯ信号よりも高い時
には、５ＥＮＳＥ信号の電圧レベルがＲＥＦＨＩレベル
とＲＥＦＬＯレベルとの間にあることが予想され、５Ｅ
ＮＳＥ信号がこれらのレベル間にある場合には、ＩＮＲ
ＡＮＧＥＨＩ信号がＩＮＲＡＮＧＥＬＯ信号よりも高い
レベルとなる。一方、５ＥＮＳＥ信号がＲＥＦＨＩより
も高いか又はＲＥＦＬＯよりも低い場合には、ＩＮＲＡ
ＮＧＥＬＯ信号がＩＮＲＡＮＧＥＨＩ信号よりも高くな
り、５ＥＮＳＥ信号が予想される範囲内にないことが指
示される。

ＸＰＴＲＩＬＯ信号がＸＰＴＲＩＨＩ信号よりも高い時
には、予想されるレベルが、ＸＰＤＡＴＡＬＯ及びＸＰ
ＤＡＴＡＨＩの相対的な電圧によって指示される。ＸＰ
ＤＡＴＡＨＩがＸＰＤＡＴＡＬＯよりも高い場合には、
５ＥＮＳＥ電圧がＲＥＦＨＩよりも高いことが予想され
る。ＸＰＤＡＴＡＬＯがＸＰＤＡＴＡＨＩよりも高い場
合には、５ＥＮＳＥ信号がＲＥＦＬＯよりも低いことが
予想される。この場合も、ＩＮＲＡＮＧＥＨＩとＩＮＲ
ＡＮＧＥＬＯの相対的なレベルが、５ＥＮＳＥ信号がＸ
ＰＤＡＴＡＨＩ及びＸＰＤＡＴＡＬＯにより指示された
範囲内に実際に入るかどうかを指示する。

前記したように、ＩＮＲＡＮＧＥＨＩ及び工ＮＲＡＮＧ
ＥＬＯの相対的な値は、第１図では、単−のＩＮＲＡＮ
ＧＥラインによって示されている。第１図の回路は、Ｉ
ＮＲＡＮＧＥＨＩがＩＮＲＡＮＧＥＬＯよりも高い場合
にＩＮＲＡＮＧＥを高レベルであると解釈し、ＩＮＲＡ
ＮＧＥＬＯがＩＮＲＡＮＧＥＨＩよりも低い場合に低レ
ベルであると解釈する。即ち、第２図のＶｔｒａｎｓは
、ＩＮＲＡＮＧＥＨＩがＩ　ＮＲＡＮＧＥＬＯに等しく
なる点である。ＶｔｒａｎｓレベルをＩＮＲＡＮＧＥの
範囲の一端又は他端に向かって「移動」するために、Ｉ
ＮＲＡＮＧＥＬＯ及びＩＮＲＡＮＧＥＨＩの相対的な電
圧の範囲がスレッシュホールド調整器３４によって調整
される。然し乍ら、スレッシュホールド調整器がいかに
作用するかを理解するためには、先ず、第４図の比較回
路の他部分の動作について考えねばならない。

第４図の比較回路１２は、高及び低レベル比較器３２及
び３０と、高及び低レベルスイッチ３６及び３８並びに
トリ状態スイッチ４０との相互作用によって動作される
。高及び低レベルスイッチは、次いで、トランジスタＱ
１及びＱ２によって制御され、これらトランジスタは、
各々、それらのベースにＸＰＤＡＴＡＨＩ及びＸＰＤＡ
ＴＡＬＯ信号を受け取る。更に別のトランジスタＱ３及
びＱ４は、それらのベースに、各々、ＸＰＴＲＩＨＩ及
びＸＰＴＲＩＬＯ信号を受け取るもので、トリ状態スイ
ッチ４０を制御すると共に、高及び低レベルスイッチ３
６及び３８の制御にも貢献する。スイッチ３６．３８及
び４０は、電流シンク４２及び４４によって引き出され
た電流を負荷抵ＫＲ１とＲ２との間で分割するように働
き、これらの抵抗を通してＩＮＲＡＮＧＥＨＩ及びＩＮ
ＲＡＮＧＥＬＯライン４６及び４８が電圧ソース５０の
１つの出力ポートに接続されている。スレッシュホール
ド調節器３４の動作と共に、電流シンク４２及び４４に
よって引き出された全電流を工ＮＲＡＮＧＥＨＩ及びＩ
ＮＲＡＮＧＥＬ○ライン４６と４８との間にいかに分割
するかにより、これら信号の相対的な電圧が決定される
。

電流をいかに分割するかを説明するために、予想される
信号が高レベル信号である状態、即ち、５ＥＮＳＥ信号
がＲＥＦＨＩよりも高く、ひいては、ＲＥＦＬＯよりも
高いことが予想される状態について先ず考える。５ＥＮ
ＳＥが高レベルでなければならないことを指示するため
には、ＸＰＤＡＴＡＨＩがＸＰＤＡＴＡＬＯよりも高く
ソシテＸＰＴＲＩ　ＬＯがＸＰＴＲＩＨＩよりも高い。

５ＥＮＳＥ信号がその予想される値をとる場合、即ち、
５ＥＮＳＥがＲＥＦＨＩよりも高い場合には、電流シン
ク４４によって引き出された電流が右側の高レベル比較
トランジスタＱ６ではなくて左側の高レベル比較トラン
ジスタＱ５に流れ、従って、高レベルスイッチ３６では
なくてトリ状態スイッチ４０を通して引き出される。更
に、トリ状態スイッチ４０に流れる電流は、右側のトラ
ンジスタＱ８ではなくて左側のトランジスタＱ７に流れ
、ひいては、ＩＮＲＡＮＧＴＥＨＩライン４６に沿って
Ｒ１から引き出されるのではなく　ＩＮＲＡＮＧＥＬＯ
ライン４８に沿ってＲ２から引き出される。トランジス
タＱ７が導通する。というのは、Ｑ４のベースのＸＰＴ
ＲＩ　ＬＯ倍信号Ｑ３のベースのＸＰＴＲＩＨＩ信号よ
りも高く、Ｑ３及びＱ４のエミッタが差動構成で共通の
電流シンク５４に接続されているからである。その結果
、電流シンク５４によって引き出された制御電流１　ｃ
ｏｎｔは、電圧ソース５０の出力ポートの１つから、負
荷抵抗Ｒ４ではなくて負荷抵抗Ｒ３を通して引き出され
、これにより、Ｑ７のベース電圧をＱ８のベース電圧よ
りも高くする。

手短にいえば、電流シンク４４よって引き出された全電
流Ｉｏは、抵抗Ｒ２を通して引き出され、従って、ＩＮ
ＲＡＮＧＥＬ○ライン４８の電圧を低レベルに引っ張る
傾向がある。同時に、低レベル比較器の電流シンク４２
によって引き出された電流は、左側の低レベル比較器の
トランジスタＱＩＯではなくて右側の低レベル比較器の
トランジスタＱ９に流れる。というのは、Ｑ９のベース
の５ＥＮＳＥ信号はＱＩＯのベースのＲＥＦＬ○信号よ
りも高く且つこれらのトランジスタのエミッタが電流シ
ンク４２に共通に接続されているからである。従って、
電流シンク４２によって引き出された電流は、トリ状態
スイッチ４０ではなくて低レベルスイッチ３８に流れる
。以下で説明するように、低レベルスイッチ３８に流れ
る電流は、左側の低レベルスイッチのトランジスタＱ１
２ではなくて右側の低レベルスイッチのトランジスタＱ
ｌｌに流れ、従って、低レベル比較器の電流シンク４２
によって引き出された電流は抵抗Ｒ２に流れ、ＩＮＲＡ
ＮＧＥＬＯライン４８の電圧を更に低下させる。

低レベルスイッチの電流がＱ１２ではなくてＱｌｌに流
れる理由は、Ｑｌｌのベース回路が、Ｑ１２のベース回
路がバイアスされるのとは異なる電圧ソース５０力部分
からバイアスされるためである。特に、Ｑ１２のベース
電圧は、電圧ソーストランジスタＱ１３のエミッタから
負荷抵抗Ｒ５を通して電流シンク５２へと流れる電流に
よってセットされる。電流シンク５２によって引き出さ
れた全電流１　ｃｏｎｔは、ＸＰＤＡＴＡＨＩがｘｐＤ
ＡＴＡＬ○よりも高いので、Ｒ５及びＱ２ではなくてＲ
５及び０．１に流れる。

コレニ対し、Ｑｌｌのベースは、トリ状態スイッチ４０
のＱ８のベースと同様に、電圧ソーストランジスタＱ１
４のエミッタから負荷抵抗Ｒ３及び制御トランジスタＱ
４を通して電流シンク５４へと流れる電流によってその
電圧がセットされ。

電流シンク５４は、電流シンク５２と同等の電流を引き
出す。負荷抵抗Ｒ３及びＲ５は、これらに生じる電圧降
下が等しくなるように、抵抗値が同じである。然し乍ら
、電圧ソーストランジスタＱ１４のエミッタ電圧は、電
圧ソーストランジスタＱ１３のエミッタ電圧よりも高く
、従って、Ｑｌｌのベース電圧は、Ｑ１２のベース電圧
よりも高い。それ故、ＸＰＤＡＴＡＨＩ及びＸＰＴＲＩ
　ＬＯが両方とも高レベルである場合には、Ｑｌｌのベ
ース電圧がＱ１２のベース電圧よりも高く、従って、Ｑ
ｌｌは導通するが、Ｑ１２は導通しない。

手短にいえば、ＸＰＴＲＩＨＩ、ＸＰＴＲＩＬＯｌＸＰ
ＤＡＴＡＨＩ及びＸＰＤＡＴＡＬＯの信号が、５ＥＮＳ
Ｅ信号がＲＥＦＨＩより高いと予想されることを指示す
る場合には、電流シンク４２及び４４によって引き出さ
れた全ての電流がＩＮＲＡＮＧＥＬＯライン４８によっ
て負荷抵抗Ｒ２に流れ、これにより、５ＥＮＳＥがＲＥ
　ＦＨＩより高い場合には、ＩＮＲＡＮＧＥＬＯ電圧を
比較的低レベルにさせる。この状態においては、電流シ
ンク４２及び４４によって引き出された電流がＩＮＲＡ
ＮＧＥＨエライン４６を経てＲ１に流れない。これは、
一般的な結果であり、５ＥＮＳＥが予想範囲内にある時
には、電流シンク４２及び４４によって引き出された全
ての電流がＲ２に流れる。

然し乍ら、更に別の電流シンク５６及びおそらくはスレ
ッシュホールド調整器３４により、Ｒ１を通してレベル
設定トランジスタＱ１５には若干の電流が引き出される
。スレッシュホールドシフタ３４に供給されるＴＨＡＤ
Ｊ信号が基準レベルＥＣＬＲＥＦより高い場合には、ス
レッシュホールドシフタ３４は全く電流を引き出さず、
Ｒ１に流れる電流は、単に、バイアス電流シンク５６に
よって引、き出される電流Ｉ　ｂｉａｓのみとなる。Ｔ
ＨＡＤＪｆＪ％ＥＣＬＲＥＦより低い場合には、スレッ
シュホールド調整器は、その電流シンク５８によって引
き出された電流Ｉ　ａｄｊを引き出し、これにより、Ｒ
１に流れる電流は、Ｉ　ｂｉａｓ　十Ｉ　ａｄｊに等し
くなる。抵抗Ｒ１とＲ２は抵抗値が等しく、Ｉ　ｂｉａ
ｓ＋　Ｉ　ａｄｊの和は、工。の２倍より小さくなる。

従って、５ＥＮＳＥが予想される範囲内にある時には、
ＩＮＲＡＮＧＥＨＩがＩＮＲＡＮＧＥＬＯよりも高くな
る。

５ＥＮＳＥが予想される範囲内にない時には、異なった
結果となる。例えば、５ＥＮＳＥがＲＥＦＨＩより高い
と予想されるが実際にはそれより低い場合には、電流シ
ンク４４によって引き出された電流がＱ５ではなくてＱ
６に流れ、従って。

高レベルスイッチ３６から引き出される。ＸＰＤＡＴＡ
ＬＯは低レベルであり且つＸＰＴＲＩ　ＬＯは高レベル
であるので、電流は、高レベルスイッチのトランジスタ
Ｑ１６のベース回路においてＲ３を経て引き出されるの
であって、別の高レベルスイッチのトランジスタＱ１７
のベース回路において別の負荷抵抗Ｒ６を通して引き呂
されるのではない。従って、電流は、左側の高レベルス
イッチのトランジスタＱ　Ｌ　６ではなくて右側の高レ
ベルスイッチのトランジスタＱ１７に流れ、これにより
、ＩＮＲＡＮＧＥＨＩライン４６によりＲ１を通して引
き出される。それ故、５ＥＮＳＥ信号がＲＥＦＨＩより
低いので、電流シンク４４によって引き出された電流は
、５ＥＮＳＥがＲＥ　ＦＨ■より高い場合のようにＩＮ
ＲＡＮＧＥＬＯライン４８に流れるのではなく、ＩＮＲ
ＡＮＧＥＨＩライン４６に流れる。

一方、低レベル比較器の電流シンク４２によって引き出
された電流は、依然としてＩＮＲＡＮＧＥＬＯライン４
８に流れる。５ＥＮＳＥ信号がＲＥＦＨＩ電圧よりも低
い場合には、ＲＥＦＬＯ電圧よりも高いこともあるし低
いこともある。従って、電流シンク４２によって引き出
される電流は、低レベルスイッチ３８又はトリ状態スイ
ッチ４０に流れる。両方の場合に、低レベルスイッチ３
８及びトリ状態スイッチ４０は前記したようにＩＮＲＡ
ＮＧＥＬＯライン４８から電流を引き出すようにセット
されるので、電流シンク４２によって引き出された電流
は、５ＥＮＳＥ信号の値に拘りなく、Ｒ２に流れる。

それ故、予想される信号は高レベルであるが、５ＥＮＳ
Ｅが実際上ＲＥＦＨＩより高くない時には、電流シンク
４４によって引き出された電流が負荷抵抗Ｒ１に流れ、
電流シンク４２によって引き出された電流が負荷抵抗Ｒ
２に流れる。従って、ＩＮＲＡＮＧＥＨＩ及びＩＮＲＡ
ＮＧＥＬＯライン４６及び４８の電圧は、電圧設定トラ
ンジスタＱ１５に流れる電流に対するものでない場合に
、互いに等しくなる。このトランジスタは、Ｉ　ｂｉａ
ｓ又はＩ　ｂｉａｓ　＋　Ｉ　ａｄｊをＴＨＡＤＪ信号
の値に基づいて導通するので、Ｒ２よりもＲ１を通して
多くの電流が引き出され、従って、５ＥＮＳＥが高レベ
ルであることが予想されるが実際上ＲＥＦＨＩよりも低
い時にはＩＮＲＡＮＧＥＨＩがＩ　ＮＲＡＮＧＥＬＯよ
りも低くなる。

同様の分析により、電流シンク４２及び４４によって引
き出された全ての電流は、Ｓ　Ｅ　Ｎ−３Ｅが低レベル
であることが予想される時にＲＥＦＬＯより低い場合に
ＩＮＲＡＮＧＥＬＯライン４８を経てＲ２に流れ、この
電流は、５ＥＮＳＥが低レベルであることが予想される
がＲＥＦＬＯより高い場合にこれら２つの抵抗間で分割
される。それ故、予想される５ＥＮＳＥレベルが高レベ
ルであるか又は低レベルである場合、比較器の電流は、
５ＥＮＳＥが予想される範囲内にあればＲ２に全て流れ
、予想される範囲内になければＲ１とＲ２との間で分割
される。

５ＥＮＳＥ信号がトリ状態レベルにあることが予想され
る時には、同じ結果が得られる。５ＥＮＳＥがトリ状態
レベルにあることが予想される時、即ち、５ＥＮＳＥが
ＲＥＦＬＯとＲＥＦＨＩとの間にあって、ＸＰＴＲＩＨ
ＩがＸＰＴＲＩ　ＬＯより高いことが意図される時には
、ＸＰＤＡＴＡＨＩ及びＸＰＤＡＴＡＬＯの相対的な電
圧が問題にならないことが明らかであろう。ＸＰＴＲＩ
ＨＩがＸＰＴＲＩＬＯより高い時には、電流シンク５４
によって引き出された電流がＱ４ではなくてＱ３に流れ
、電圧ソーストランジスタＱ１４のエミッタから負荷抵
抗Ｒ４を通して引き出され、Ｑ７のベースをＱ８のベー
スよりも低くさせる。

従って、比較器がトリ状態スイッチを通してどのような
電流を引き出してもこの電流はＩＮＲＡＮＧＥＨＪライ
ン４６を経て抵抗Ｒ１に流れる。

これに対し、ＩＮＲＡＮＧＥＬＯライン４８及び抵抗Ｒ
２は、ＸＰＤＡＴＡＨＩ及びＸＰＤＡＴＡＬＯの相対的
な値に拘りなく、高レベルスイッチ３６又は低レベルス
イッチ３８に流れる電流を搬送する。ＸＰＤＡＴＡＨＩ
及びＸＰＤＡＴＡＬＯの相対的な値が問題とならないの
は、ＸＰＴＲＩＬＯが低いレベルにある場合、高レベル
スイッチのトランジスタＱ１６及び低レベルスイッチの
トランジスタＱｌｌのベースが両方とも電圧ソース１ヘ
ランジスタＱ１４のエミッタ電圧に保持されるからであ
る。この電圧は、電圧ソーストランジスタＱ１３のエミ
ッタ電圧より高く、該トランジスタは、高レベルスイッ
チトタンジスタＱ１７及び低レベルスイッチトランジス
タＱ１２のベース回路に信号を供給する。それ故、高レ
ベルスイッチトランジスタＱ１６及び低レベルスイッチ
トランジスタＱｌｌは、各々のスイッチに流れる電流を
導通し、ＸＰＤＡＴＡＨＩ及びＸＰＤＡＴＡＬＯ（７）
値に拘りなく、ＩＮＲＡＮＧＥＬＯライン４８によりＲ
２を通してこの電流を引き出す。

５ＥＮＳＥがＲＥＦＨＩとＲＥＦＬＯとの間にある場合
には、高レベル比較器３２が高レベルスイッチ３６を通
してその電流を引き出し、一方、低レベル比較器３０は
低レベルスイッチ３８を通してその電流を引き出す。一
方、５ＥＮＳＥがＲＥＦＨＩとＲＥＦＬＯとの間にない
場合には、比較器３０及び３２のどちらかががトリ状態
スイッチ４０を経てその電流を引き出し、その他方の比
較器が、高及び低レベルスイッチ３６及び３８のどちら
かを通して電流を引き出す。

従って、電流シンク４２及び４４によって引き出された
全ての電流は、５ＥＮＳＥ電圧が予想通りにＲＥＦＨＩ
とＲＥＦＬＯとの間にある場合にＩＮＲＡＮＧＥＬＯラ
イン４８を経てＲ２に流れる。予期せぬことに、５ＥＮ
ＳＥがＲＥ　ＦＨＩより高いか又はＲＥＦＬＯより低い
場合には、電流シンク４２及び４４の一方によって引き
出された電流がＩＮＲＡＮＧＥＨＩライン４６を経てＲ
１に流れ、その他方の電流シンクによって引き出された
電流がＩＮＲＡＮＧＥＬＯライン４８によってＲ２に流
れる。従って、ＩＮＲＡＮＧＥＨＩは、予想される信号
がトリ状態レベルにある時に５ＥＮＳＥがＲＥＦＨＩと
ＲＥＦＬＯとの間にある場合に、ＩＮＲＡＮＧＥＬＯよ
りも高くなり、Ｉ　ｂｉａｓ又はＩ　ｂｉａｓ＋　Ｉ　
ａｄｊｕｓｔがＲ１に流れるので、５ＥＮＳＥがＲＥＦ
ＨＩより高くなるか又はＲＥＦＬＯより低くなる場合に
、ＩＮＲＡＮＧＥＬＯがＩＮＲＡＮＧＥＨＩよりも高く
なる。

以上のことから、ＩＮＲＡＮＧＥ信号のスレッシュホー
ルドをいかに調整すれば、そうでない場合に可能である
比較器３０及び３２の速度よりも迅速に回路が応答でき
るようになるかを説明することができる。上記では、５
ＥＮＳＥ信号がＲＥＦＨＩ及びＲＥＦＬＯと異なる状態
について説明した。５ＥＮＳＥ信号が基準電圧の一方、
例えば、ＲＥＦＨＩを通る時にどのようなことが起きる
かについて以下に説明する。５ＥＮＳＥが厳密にＲＥＦ
ＨＩに等しくなる点において、Ｑ５のベース電圧がＱ６
のベース電圧に等しくなり、電流シンク４４によって引
き出される電流は１、非常に長時間それらが等しい状態
で続けばそれらの間で分割される。然し、この等しい状
態は、非常に過渡的な状態であるに過ぎず、比較器の差
動構成の感度は、トランジスタのどちらかを完全に主要
な電流路とするためにベース信号間に非常に僅かな電圧
差しか必要としないものである。

静的な状態においてトランジスタＱ５及びＱ６に電流シ
ンクの電流を分担させるようなレベルに５ＥＮＳＥ信号
が存在する時間は非常に短時間であるに過ぎないが、成
る状態から別の状態への変化に対するこれらトランジス
タの応答は、５ＥＮＳＥ信号が示す変化はど速いもので
はなく、即ち、５ＥＮＳＥ信号は、静的な状態において
全ての電流をＱ５に通流させるようなレベルから、静的
な状態において全ての電流をＱ６に通流させるようなレ
ベルまで非常に急激に変化するが、電流はＱ５からＱ６
へこのように急激に通過しない。

これは、比較器の遅延によるものである。電流が一方の
トランジスタから他方のトランジスタへと流れてスレッ
シュホールド調整が効果を発するのはこの作動領域であ
る。

従来のデジタル回路では、比較器の出力の移行レベル、
即ち、高レベルと解釈されるところと低レベルと解釈さ
れるところの境界が、比較器の２つの安定出力レベル間
のはゾ中間で生じる。このような移行レベルは、従来の
比較器において入力が基準値に等しくなった時に生じる
。第４図の回路では、これは、回路が従来通りに作動し
ている場合にＱ１５に流れる電流が工０に等しくなるこ
とを意味する。即ち、５ＥＮＳＥがＲＥ　ＦＨＩ又はＲ
ＥＦＬＯに等しくて比較器のいずれががそのトランジス
タ間で電流を等しく分割している時には、スイッチがＩ
ＮＲＡＮＧＥＬＯライン４８を通して３Ｉｏ／２を引き
出し、ＩＮＲＡＮＧＥＨＩライン４６を通してＩｏ／２
を引き出し、従って、ＩＮＲＡＮＧＥＨＩとＩＮＲＡＮ
ＧＥＬＯの電圧が等しくなると、Ｑ１５がＩｏを導通し
てＲ１及びＲ２の両方に３Ｉｏ／２が流れることが指示
される。

然し乍ら、本発明によれば、Ｑ１５に流れる電流は、Ｉ
ｏよりも非常に小さいか非常に大きいかのいずれかであ
る。特に、電流シンク５６は。

Ｉｏ／２より小さい電流を引き出す。その結果、ＴＨＡ
ＤＪがＥＣＩ、ＲＥＦより高く且つ５ＥＮＳＥが高レベ
ルであることが予想される時には、工ＮＲＡＮＧＥＨＩ
は、Ｑ６がＱ５より相当に大きな電流を導通するまで、
ＩＮＲＡＮＧＥＬＯに等しくならない。一方、スレッシ
ュホールドシフタ３４の電流シンク５８によって引き出
される電流Ｉ　ａｄｊは、Ｉ　ａｄｊ　＋　Ｉ　ｂｉａ
ｓが３Ｉｏ／２より大きくなるに充分な程大きなもので
ある。それ故、ＴＨＡＤＪがＥＣＬＲＥＦより低く且つ
５ＥＮＳＥが高レベルであることが予想される場合には
、高レベル比較器のトランジスタＱ６が高レベル比較器
の電流シンク４４によって引き出される電流の１／４を
引き出した時に、互いに等しくなる。従って、電流比較
器の回路出力に基づいてＴＨＡＤＪを高レベル又は低レ
ベルにセットすることにより、比較器の状態が成る状態
から他の状態に変化し始めた直後にＩＮＲＡＮＧＥＨＩ
信号とＩＮＲＡＮＧＥＬＯ信号とを等しくすることがで
きる。

第５図は、この特性を示している。第５図には、３つの
曲線があり、その１つは５ＥＮＳＥ信号を示し、もう１
つはＩＮＲＡＮＧＥＨＩ及び工ＮＲＡＮＧＥＬＯを示し
そして第３はＴＨＡＤＪを示す。ＩＮＲＡＮＧＥＨＩ信
号とＩ　Ｎ　ＲＡ　Ｎ　ＧＥＬ○信号は相対的に互いに
接近し始めるものとして示されている。というのは、５
ＥＮＳＥがＲＥＦＨＩより大きくてスタートし、ＸＰＤ
ＡＴＡＨＩがＸＰＤＡＴＡＬＯより大きくて高レベル信
号が予想されることを指示し、且つＴＨＡＤＪがＥＣＬ
ＲＥＦより小さくて高レベルの電流がトランジスタＱ１
５に流れる場合に、このようになるからである、Ｑ１５
に電流が流れない状態では、ＩＮＲＡＮＧＥＨＩ信号が
Ｖｓｗｉｔｃｈとして第５図に示されたレベルにある。

ＴＨＡＤＪがＥＣＬＲＥＦより高くてスレッシュホール
ドシフタ３４の電流シンク５８によって引き出された電
流がＱ１５を通して引き出されない場合には、ＩＮＲＡ
ＮＧＥＨＩが、第５図にＶ　ｂｉａｓと示された量だｔ
ブＶｓｗｉｔｃｈよりも低くなる。然し乍ら、ＴＨＡＤ
ＪがＥＣＬＲＥＦより低い状態では、電流シンク５８に
よって引き出された付加的な電流が付加的なＶａｄｊだ
けＩＮＲＡＮＧＥＨＩ信号を低下させ、第５図の左に示
されたＩＮＲＡＮＧＥＨＩレベルを生じさせる。

ＩＮＲＡＮＧＥＨＩ及びＩＮＲＡＮＧＥＬＯ信号は、５
ＥＮＳＥ信号が時間ｔｏにＲＥ　ＦＨＩ信号より下がる
まで、第５図の左に示されたレベルを維持する。５ＥＮ
ＳＥ信号が前記したようにＲＥＦＨＩよりも下がった時
には、比較器のトランジスタＱ５及びＱ６の移行が瞬間
的ではなくなる。従って、Ｉ　Ｎ　ＲＡ　Ｎ　Ｇ　Ｅ　
ＨＩ及びＩＮＲＡＮＧＥＬ○信号は徐々に変化し、ＩＮ
ＲＡＮＧＥＨＩは第５図のｔｏからｔ３までの時間全体
にわたって低レベルとなる一方、ＩＮＲＡＮＧＥＬＯ信
号はこの同じ時間中に比較的低いレベルから高いレベル
に向かう。第４図の実施例のものと同じ速度のトランジ
スタを有する従来の比較回路においては、回路１２の出
力の中間での移行点、即ち、工ＮＲＡＮＧＥＨＩ　とＩ
　ＮＲＡＮＧＥＬＯが等しくなる点が時間ｔ２に生じる
。これは、信号が移行し始める時間と、移行が完了する
時間との中間点である。然し乍ら、本発明によれば、Ｑ
１５を通して引き出される電流は、ＩＮＲＡＮＧＥＨＩ
とＩＮＲＡＮＧＥＬＯ信号を互いに比較的接近してスタ
ートさせ、実際には時間ｔ１において移行が生じる。従
って、５ＥＮＳＥ信号が基準レベルに交差する時間と、
比較回路１２がこのことを指示する時間との間の遅延は
非常に小さなものとなる。

時間ｔ、においては、ＩＮＲＡＮＧＥＨＩとＩＮＲＡＮ
ＧＥＬＯ信号が比較的離れており、スレッシュホールド
シフタ３４に変化がない場合、５ＥＮＳＥ信号が変化す
ると、著しく大きな遅延を招く。然し、スレッシュホー
ルドシフタは、ＴＨＡＤＪ信号の値の変化によって調整
することができる。第５図に示すように、ＴＨＡＤＪ信
号は、時間ｔ４にＥＣ：ＬＲＥＦより低いレベルからＥ
ＣＬＲＥＦより高いレベルまで変化する。その結果。

ＩＮＲＡＮＧＥＨＩ信号は、Ｖａｄｊだけ値が増加して
、再びＩＮＲＡＮＧＥＬ○レベルに接近する。

従って、５ＥＮＳＥ信号が再び時間ｔ、においてＲＥＦ
ＨＩレベルより増加すると、ＩＮＲＡＮＧＥＨＩ信号と
ＩＮＲＡＮＧＥＬ○信号が互いに接近し、これにより、
第４図の回路は、５ＥＮＳＥ信号の移行に対して再び迅
速に応答するようになる。

第６図は、種々の入力に対する第１図の回路の応答を示
す多数の信号を図示している。第６図において、ＸＰＤ
ＡＴＡＨＩは、ＸＰＤＡＴＡＬ○よりも高いレベルでス
タートする。これは、高レベルの５ＥＮＳＥ信号が予想
されることを指示する。（第６図の説明全体を通じて、
ＸＰＴＲＩＨＩ及びＸＰＴＲＩＬ○信号は、高インピー
ダンス状態が予想されないことを指示するものと仮定す
る。）第６図において、テスト装置は、最初に、時間ｔｏまで
に存在しなければならない高レベルの信号をテストする
。第６図は、５ＥＮＳＥ信号が丁度所要の時間にＲＥＦ
ＨＩに交差することを示しており、従って、テスト装置
は、エラーが生じなかったという結論を出さねばならな
い、５ＥＮＳＥ信号の移行に応答して、ＩＮＲＡＮＧＥ
ＨＩ信号は更に正となり、ＩＮＲＡＮＧＥＬＯ信号はあ
まり正でなくなる。移行を終わらせるに要する時間は、
矢印６０で示された比較的長い時間である。然し乍ら、
５ＥＮＳＥの移行と、この移行の指示がサンプリング回
路１４に達する時間との間の実際の遅延は、矢印６２で
示された時間６０の僅かな部分である。５ＥＮＳＥ信号
は、時間ｔ。

までにそのレベルに達することが意図されるので、時間
ｔ　ｏ　＋　Ｔ　ＰＤＭＡＸ　（これは、比較回路１２
の最大予想遅延である）にストローブ信号５ＴＲＯＢＥ
が発生される。この場合、著しいオーバードライブ信号
が生じ、即ち、５ＥＮＳＥ信号がＲＥ　ＦＨ工よりも著
しく大きくなり、従って、Ｉ　ＮＲＡＮＧＥＬＯ及びＩ
ＮＲＡＮＧＥＨＩ信号は迅速にレベルを変え、５ＴＲＯ
ＢＥ信号の移行の前の時間ｔ、にこれら信号が交差する
ようにする。従って、エラーは検出されず、ＥＲＲＯＲ
信号は低レベルのま＼となる。

５ＥＮＳＥ信号が高レベルになっているがら、工ＮＲＡ
ＮＧＥ）（Ｉ及びＩＮＲＡＮＧＥＬＯの両信号は、互い
に著しく異なる値に達するまで変化し続ける。５ＥＮＳ
ＥがＲＥＦＨＩより下がり、一方、ＩＮＲＡＮＧＥＨＩ
とＩＮＲＡＮＧＥＬＯがこのように相当具なる場合には
、ＩＮＲＡＮＧＥＨＩがＩＮＲＡＮＧＥＬＯに達するま
でに比較的長時間を要し、従って、５ＥＮＳＥ信号が変
化する時と、これによって比較回路１２の出力が変化す
る時との間には、長い遅延が生じる。

このような結果にならないようにするために、ＴＨＡＤ
Ｊ信号は時間ｔ２にＥＣＬＲＥＦより低いレベルまでも
っていかれ、スレッシュホールドシフタのトランジスタ
Ｑ１８及びＱ１９を、各々、オフ及びオンにし、これに
より、ＩＮＲＡＮＧＥＨＩがＩＮＲＡＮＧＥＬＯに接近
したレベルまで下がるようにする。従って、５ＥＮＳＥ
信号が時間ｔ、にＲＥＦＨＩよりも下がる時には、ＩＮ
ＲＡＮＧＥＨＩとＩＮＲＡＮＧＥＬＯが互いに交差する
に要する時間が、これら信号がそれらの新たなレベルに
到達するに要する時間の比較的小さな部分となる。５Ｅ
ＮＳＥ信号は、少なくとも時間ｔ、までに高レベルにな
ることが予想され、従って、５ＴＲＯＢＥ信号は、時間
ｔ　３＋　Ｔ　ＰＤＭＩＮにその移行を行なうようにさ
れ、ここで、Ｔ　ＰＤＭＩＮは、比較回路の最小予想遅
延である。ＩＮＲＡＮＧＥＨＩ及びＩＮＲＡＮＧＥＬＯ
はこの時間まで交差しないので、エラーは検出されず、
ＥＲＲＯＲ信号は低レベルのま＼とされる。

ＴＨＡＤＪ信号は、時間ｔ４に別の移行を行ない、従っ
て、ＩＮＲＡＮＧＥＨＩ及びＩＮＲＡＮ　Ｇ　Ｅ　Ｌ　
Ｏ信号は、５ＥＮＳＥの次の移行が時間ｔ、に生じるま
でに再び互いに接近する。次の移行の際には、５ＥＮＳ
Ｅ信号がＲＥＦＨＩレベルをかろうじて越え、即ち、高
レベル比較器３２のオーバードライブは非常に僅かなも
のとなる。それ故、ＩＮＲＡＮＧＥ）ＩＩ及びＩＮＲＡ
ＮＧＥＬＯ信号がそれらの新たなレベルに到達するに要
する時間（矢印６４で示す）は、これらの信号が５ＥＮ
ＳＥ信号の手前の高レベル状態中にそれらの新たなレベ
ルの到達するに要する時間６０よりも長いものである。

従来の比較回路で必要とされるように、ＩＮＲＡＮＧＥ
ＨＩ及びＩＮＲＡＮＧＥＬＯ信号がそれらの新たなレベ
ルに到達するに要する時間の半分まで５ＴＲＯＢＨの移
行が５ＥＮＳＥの移行に追従しなければならない場合に
は、テスト回路のタイミングは、本発明の回路を用いた
時よりも大きな比較回路遅延の変動を受け入れねばなら
ない。矢印６０及び６４によって表わされた時間の間に
は著しい変化があるが、矢印６２及び６６によって表わ
された時間の間の変化のみを受け入れればよく、これは
、矢印６ｏ及び６４によって表わされた時間の変化の僅
かな部分である。

時間し、には、ＴＨＡＤＪ信号が再びＥＣＬＲＥＦより
も下がり、Ｉ　Ｎ　ＲＡ　Ｎ　Ｇ　Ｅ　ＨＩ及びＩＮＲ
ＡＮＧＥＬＯ信号を再び互いに接近させる。

次いで、５ＥＮＳＥ信号は、時間ｔ７にＲＥ　ＦＨＩよ
り下がり、ＩＮＲＡＮＧＥＨＩ及びＩ　ＮＲＡＮＧＥＬ
○信号は互いに即座に交差し、比較的高い電圧によって
分離される。

上記した全ての時間中に、テスト装置は、５ＥＮＳＥ信
号を所要の高レベル周期について検査している。ここで
、テスト装置は、低レベルを見て、ＸＰＤＡＴＡＨＩ及
びＸＰＤＡＴＡＬＯ信号が時間１ｓにレベルを変えるよ
うにさせる。これに応答して、高及び低レベルスイッチ
３６及び３８は、高及び低レベル比較器３２及び３ｏが
導通した電流を再び案内するように働き、これに応じて
、ＩＮＲＡＮＧＥＨＩ及びＩ　Ｎ　ＲＡ　Ｎ　Ｇ　Ｅ　
Ｌ　Ｏ信号は図示するようにレベルを変える。それ故、
５ＴＲＯＢＨ信号が時間１ｇにそのスレッシュホールド
に交差した時には、ＩＮＲＡＮＧＥＨＩ及びＩＮＲＡＮ
ＧＥＬＯは、５ＥＮＳＥ信号が所要のレベルにあること
を指示し、最初、エラーの指示は存在しない、然し、少
なくとも時間ｔｚｚまでは低レベルに保たれるようにさ
れ、従って、５ＴＲＯＢＨ信号は、時間ｔ１□＋Ｔ　Ｐ
ＤＭＩＮにそのスレッシュホールドを通るようなタイミ
ングにされる。

これに対し、５ＥＮＳＥ信号は、時間ｔ工２の前に生じ
る時間ｔ工。にＲＥＦＬＯレベルより高くなる。

その結果、ＩＮＲＡＮＧＥＬＯ及びＩＮＲＡＮＧＥＨＩ
信号は、ｔ□、＋ＴＰＤＭＩＮ　（ＳＴＲＯＢＥ信号が
その移行を行なう時間）の前の時間ｔ１□に互いに交差
する。従って、エラーが検出され、短い遅延の後にＥＲ
ＲＯＲ信号が高レベルとなる。

テスト装置は、ラッチ２２のＥＲＲＯＲ出力を読み取っ
た後に、フラッシュパルスＦＬＵＳＨを供給して、透過
ラッチ２２を瞬間的に透過にさせる。その結果、５ＴＲ
ＯＢＨ信号によってリセットされたＲ−Ｓフリップ−フ
ロップ１８の出力は、透過ラッチ２２を通過し、エラー
信号が再び低レベルになるようにする。ＦＬＵＳＨ信号
が除去されると、透過ラッチ２２がそのラッチ状態に復
帰するために低レベルのま＼となる。

以上の説明から明らかなように、本発明の技術により、
本来高速な成分比較器を使用せずに、比較回路に著しい
応答性及び繰返し特性が与えられる。その結果、大型の
高速デジタル回路や、非常に多数の比較回路を必要とす
る他のシステムのための自動テスト装置において、速度
もしくは繰返し特性を犠牲にすることなく、著しいコス
トの節減を果たすことができる。

【図面の簡単な説明】

第１図は、本発明による検出回路を示すブロック図、第２図は、第１図の回路の種々の信号を示すタイミング
図、第３図は、種々の振幅の信号の作用の相違を示すタイミ
ング図、第４図は、比較器、スイッチ、スレッシュホールド調整
回路を詳細に示す回路図、第５図は、本発明のスレッシュホールド調整機能の作用
を示すタイミング図、そして第６図は、一連の信号の移
行を示すタイミング図で、本発明の実施例の動作を説明
するための図である。１０・・・エラー検出器１２・・・比較回路１４・・・サンプリング回路１６・・・アンドゲート１８・・・Ｒ−Ｓフリップ−フロップ２０・・・オアゲート　　２２・・・透過ラッチ３ｏ、
３２・・・比較器３４・・・スレッシュホールド調整器３６．３８・・・スイッチ４０・・・トリ状態スイッチ４２．４４．５２．５４・・・電流シンク５０・・・電
圧ソースＦＩＧ、　５手続補正書（方式）６２．８．２５昭和　　年　　月　　日１、事件の表示　　　昭和６２年特許願第１１１６４０
号２、発明の名称　　　　高速動作の比較回路３、補正
をする者事件との関係　　　出願人名　称　　ジエンラッド　インコーホレーテッド４、代
理人５、補正命令の日付　　昭和６２年７月２８日（門谷１
１．−反史１ふしＪ

Claims

【特許請求の範囲】

（１）２進の範囲内信号が供給され、この範囲内信号が
移行レベルの片側に存在する場合にエラー指示を発生す
るように作動するエラー指示器と、アナログの感知信号
を受け取り、上記範囲内信号を発生してこれを上記エラ
ー指示器に供給する比較回路とを具備し、上記範囲内信
号の値は、感知信号が所定の範囲内に入るか又はこの範
囲から出る時に第１及び第２の電圧レベルの一方又は他
方から移行レベルを通して揺動する所定の電圧だけ変化
し、上記の第１及び第２の電圧レベルの一方は、上記電
圧揺動の１／４未満の値だけ移行レベルから異なり、こ
れにより、感知信号が一方向に所定範囲の境界を通過す
るのに対してエラー検出回路が応答するに要する時間が
、上記第１及び第２の電圧レベルが移行レベルからほゞ
等しく離れている場合に必要とされる時間よりも短いこ
とを特徴とするエラー検出回路。
（２）移行レベルの片側にある範囲内信号は、感知信号
が所定の範囲内にあることを指示しそして移行レベルの
他側にある範囲内信号は感知信号が所定の範囲外にある
ことを指示し、更に、上記エラー指示器は、ストローブ
信号が供給されることによって作動し、ストローブ信号
の存在中に上記範囲内信号が移行レベルの他側にある場
合にエラー指示を発生するが、上記範囲内信号がストロ
ーブ信号の存在しないときにのみ移行レベルの他側にあ
る場合にはエラー指示を発生しない特許請求の範囲第１
項に記載のエラー検出回路。
（３）範囲内信号が供給され、この範囲内信号が移行レ
ベルの片側に存在する場合にエラー指示を発生するよう
に作動するエラー指示器と、アナログの感知信号を受け
取り、上記範囲内信号を発生してこれを上記エラー指示
器に供給する比較回路とを具備し、上記範囲内信号の値
は、感知信号が所定の範囲内に入るか又はこの範囲から
出る時に第１及び第２の電圧レベルの一方又は他方から
移行レベルを通して揺動する所定の電圧だけ変化し、上
記比較回路は、スレッシュホールド調整信号が供給され
ることにより作動して、第１及び第２の電圧レベルの一
方を移行レベルに近づけるよう第１及び第２の電圧レベ
ルを同じ方向にシフトさせることを特徴とするエラー検
出回路。
（４）上記の範囲内信号は、感知信号が所定の範囲内に
入るか又はこの範囲から出る時に第１及び第２の電圧レ
ベルの一方又は他方から揺動する所定の電圧だけ変化し
、更に、上記比較回路は、スレッシュホールド調整信号の値に基
づいて第１及び第２の状態の一方をとり、第１の電圧レ
ベルは、比較回路が第１の状態にある時に電圧揺動の１
／４未満の値だけ移行レベルから異なりそして第２の電
圧レベルは、比較回路が第２の状態にある時に電圧揺動
の１／４未満の値だけ移行レベルから異なる特許請求の
範囲第３項に記載のエラー検出回路。
（５）移行レベルの片側にある範囲内信号は、感知信号
が所定の範囲内にあることを指示しそして移行レベルの
他側にある範囲内信号は感知信号が所定の範囲外にある
ことを指示し、更に、上記エラー指示器は、ストローブ
信号が供給されることによって作動し、ストローブ信号
の存在中に上記範囲内信号が移行レベルの他側にある場
合にエラー指示を発生するが、上記範囲内信号がストロ
ーブ信号の存在しないときにのみ移行レベルの他側にあ
る場合にはエラー指示を発生しない特許請求の範囲第４
項に記載のエラー検出回路。
（６）移行レベルの片側にある範囲内信号は、感知信号
が所定の範囲内にあることを指示しそして移行レベルの
他側にある範囲内信号は感知信号が所定の範囲外にある
ことを指示し、更に、上記エラー指示器は、ストローブ
信号が供給されることによって作動し、ストローブ信号
の存在中に上記範囲内信号が移行レベルの他側にある場
合にエラー指示を発生するが、上記範囲内信号がストロ
ーブ信号の存在しないときにのみ移行レベルの他側にあ
る場合にはエラー指示を発生しない特許請求の範囲第３
項に記載のエラー検出回路。