JPS633334A - 前向き推論方式 - Google Patents

前向き推論方式

Info

Publication number
JPS633334A
JPS633334A JP61147955A JP14795586A JPS633334A JP S633334 A JPS633334 A JP S633334A JP 61147955 A JP61147955 A JP 61147955A JP 14795586 A JP14795586 A JP 14795586A JP S633334 A JPS633334 A JP S633334A
Authority
JP
Japan
Prior art keywords
rule
nodes
node
rules
conditional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61147955A
Other languages
English (en)
Inventor
Toshiaki Saeki
佐伯 俊彰
Riichiro Mizoguchi
理一郎 溝口
Osamu Kakushiyo
角所 収
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Zosen Corp
Original Assignee
Hitachi Zosen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Zosen Corp filed Critical Hitachi Zosen Corp
Priority to JP61147955A priority Critical patent/JPS633334A/ja
Publication of JPS633334A publication Critical patent/JPS633334A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Executing Special Programs (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、知識工学応用システムに3ける前向き推論
方式に関する。
〔従来の技術〕
近年、人工知能の分野に3いて、プロダクションシステ
L [Production System;以下PS
という]が知識表現法の1つとして非常に有望視され、
D E N D RA LをはじめMYCIN、NAV
EXや既に実用システムとして使用されているXC0N
などの数多くのシステムに用いられている。
そして基本的なPSの特徴は、ルールの泪互関係をあま
り気にせずにルールの記述が出来ることと知識表現がi
f −then形式で統一されている之めに、単純でわ
かりやすく拡張・変更か容易なことであり、従って、全
体の知識の構造や個々の知識の相互関係が不明確な分野
へのPSの適用は、極めて有効である。
ところが、従来のPSでは知識ベースが大規模複雑化し
てくると解の探索が望ましい方向へ向っていることが、
はっきりしないまま探索空間が拡大するために実行速度
が著しく遅くなるという不都合が生じ、また、従来の競
合の解消だけでは、推論実行が困難になり、予期せぬ結
果を招くこともある。
そこで、このようなPSの欠点を改善するために、これ
まで妓つかの推論の高速化のための研究が為されて8す
、その手法として、(1)コンパイラの性能の向上、(
it+推論の制御による探索空間を狭める機能の追加の
2つがあり、(1)のコンパイラの向上を目指した研究
の1つに、McDe rmo t tらの弁別ネットを
用いた推論実行方式があり、これはあるファクトを入力
するとこれに照合する可能性のある条件項をもつルール
を出力する。いわゆる弁別ネットワークを事前に作成し
て3き、推論の実行は、ワーキングメモリに追加(削除
)されるファクトを弁別ネットワークに入力して、出力
されたルールのカウンタ(初期値は該ルールの条件数)
を1減ら(増)し、カウンタが0以下のルールに対して
だけ完全な実行条件のチエツクを行うものである。
〔発明が解決しようとする問題点〕
ところが、この場合、ファクトと照合する可能性のある
項を条件部に含むルールを弁別するのに、ルールの項の
要素を一つずつ、定数項も含めて照合するため、定数項
のように変化しない部分の無駄な照合を繰り返すことに
なり、さらに多数の要素と照合をとり、その結果により
状態遷移を行なうことを繰返して弁別を進めるため、処
理自体もたんなる照合よりも複雑になり、実行効率は結
果的にあまり上がらないという問題点がある。
まt、ルールの特定の条件項のみに照合するファクトの
みが生成されt時でも、カウンタが0になってしまうと
いう問題点がある。
そこで、この発明では、作成したコンフリクトセットか
ら実行可能なルールを選択して実行したのち、コンフリ
クトセットに、実行により生成あるいは削除されるファ
クトノードを含むインスタンシエイシヨンを追加あるい
は削除する際に、同じ符号のノードであればノードの定
数項をチエツクするのみでよいようにし、推論の高速化
を図り、あるファクトがルールの特定の条件項のみに照
合する場合に、これを確実に識別することを技術的裸部
とする。
〔問題点を解決するための手段〕
この発明は、前記の点に留意してなされたものであり、
知識をプロダクションルールの形式で表現して蓄積して
8き、蓄積した複数のプロダクションルールのなかから
条件部を満足するルールからなるコンフリクトセットを
作成するとともに、前記コンフリクトセットから実行可
能なルールを選択して実行し、選択した前記ルールの実
行後に所定のノードを含むインスタンシエイシヨンを前
記コンフリクトセットへの追加あるいは前記コンフリク
トセットからの削除を行ない、これらの処理を繰り返し
てより抽象度の低い解系列を得る前向き推論方式に3い
て、定数項が同じで定数項の数2位置が同じ形式のノー
ドを条件部にもつルールを、ノードの制限条件ごとに区
別するとともに、区別した前記制限条件ごとのルールに
、該各制限条件を満足するワーキングメモリエレメント
の数Σよひ条件部の条件要素項の数を付加情報として設
け、前記両付加情報の内容にもとづき、前記所定のノー
ドを条件部にもつルールを含むインスタンシエイシヨン
を、前記コンフリクトセットに追加しあるいは前記コン
フリクトセットから削除することを特徴とする前向き推
論方式である。
〔作用〕 し比がって、この発明によると、作成したコンフリクト
セットから実行可能なルールを選択して実行したのち、
コンフリクトセットに、実行により生成あるいは削除さ
れるファクトノードを含むインスタンシエイシヨンを追
加あるいは削除する際に、定数項が同じで定数項の数1
位置が同じ形式のノードを条件部にもつルールをノード
の制限条件ごとに区別し、かつ制限条件ごとのルールに
付加情報としてのワーキングメモリエレメントの数2よ
び各条件部の条件要素の項の数を設けたため、ノードが
同じ符号であれば前記付加情報の内容にもとづく変数部
のチエツクを行なうだけでよく、推論の高速化を図れる
ことになる。
また、ルール実行後に生成あるいは削除されたファクト
ノードかルールの特定の条件部のみに照合する場合であ
っても、このルールを確実に識別シ、該ルールを含むイ
ンスタンシエイシヨンのコンフリクトセットへの追加、
削除を防止できることになる。
〔実施例〕
つぎに、この発明を、そのl実施例を示した図面ととも
に詳細に説明する。
PSに2ける前向き推論では、プロダクションルールの
集合としてのプロダクションメモリの各ルールうち、ル
ールの条件部がワーキングメモリのファクトと照合する
ものが選択されてコンフリクトセットか作成され、作成
されたコンフリクトセットのなかから、競合解消により
実行可能なルールが選択されて当該ルールの動作部の実
行カ行なわれ、ルール実行の結果、新しいファクトノー
ドが生成あるいは削除されると、このファクトノードを
含むインスタンシエイシヨンが前記コンフリクトセット
に追加あるいは前記コンフリクトセットから削除され、
これらの処理の操り返しにより、より抽象度の低い解系
列が得られること(こなる。
このとき、定数項が同じで変数部の数1位置が同じ形式
のノードに、すべて同じ符号を与え、同一符号の7−ド
を条件部にもつルールを、たとえば第2図に示すように
、ノードの制限条件A1.A2゜A3.・・ごとに区別
し、区別したノード制限条件ことのルール群R1,R2
,R3,・・・をコンパイルして連偲ネットワークの作
成を行なうものとし、ルールコンパイルの際に、付加情
報として、ノード制限条件ごとの各ルール群に、WM中
に記述されているファクトノードすなわちワーキングメ
モリ要素の数(以下WME数という) Bl、 B2.
 Ba、  ・・2よび各ルールの条件部の条件要素積
の数(以下必要数とG1う) C1,C2,C3,・・
・をそれぞれ設けて8く。
tだし、W M E数の初期値はゼロであり、ノード制
限条件が無制限である場合には、ワーキングメモリに存
在する所定ノードのすべての数がW ME数となる0ま
念必要数は1つのルール群内に複数種存在し得る。
さらに、各ルールごとにたとλば〔1〕、 [2]、・
・・のようなルール番号を与えて2くとともに、照合カ
ウンタMCをそれぞれもた仕て3き、カウンタMCの初
期値として、各ルールの条件要素の数を与えてどく。
そして、前記し念ようにして、あるルールが実行される
ことにより、たとえば“a”という符号が割り当てられ
たノード(以下ノードaという)が生成あるいは削除さ
れると、第1図に示すフローチャートに従って7−ドa
k含むインスタンシエイシヨンの追加あるいは削除が行
なわれる。ただし、このフローチャートは追加の場合の
処理を示してあり、削除の場合は括弧内の処理が行なわ
れるものとし、以下の記載も同様とする。
まず、ステップ81において、ノードaと制限条件のチ
エツク、Tなわちコンフリクトセット内に前記ノードa
の制限条件内容を満足する制限条件部が存在するか否か
の判定が行なわれ、判定の結果が否定(No)であれば
、ステップS2に2いて制限なしつまり無制限の内容を
もつ無条件項が存在するか否かの判定が行なわれ、判定
の結果がNOであれば、何の処理も行なわれない。
−方、ステップ81.82の両判定の結果が肯定(YE
S)であれば、ステップS3に8いて、前記制限条件内
容を満足する制限条件部または無条件項のルール群に設
けられたW M E数p1インクリメント(ディクリメ
ント)され、その後ステップS4に8いて、インクリメ
ント(ディクリメント)された前記WME数が当該ルー
ル群シこ設けられた必要数以下(未満)であるか否かの
判定かなされ、判定の、結果がNOであれば、すなわち
必要数よりも大きい(必要数以上)であれば、ステップ
S5&こ8いて当該ルール群の各ルールに設けられた照
合カゥンタの値がゼロであるか否かの判定がなされ、判
定の結果がNoであれば処理は終了し、YESであれは
ステップS6に?いて、ノードaの照合カウンタがゼロ
となるルールを要素に含むインスタンシエイシヨンが前
記コンフリクトセットに追加(前記コンフリクトセット
から削除)され、処理が終了する。な3、各ルール群に
2以上のルールがあり、ステップS5の判定の結果、−
方のルールの照合カウンタの(直がゼロであれば、この
−方のルールを含むインスタンシエイシヨンかコンフリ
クトセットシこ追加(削除)されることになる。
ところで、前記ステップS4の判定の結果がYESであ
れは、ステップS7に3いて、インクリメント(ディク
リメント)されたWME数をもつ当該ルール群の各ルー
ルの照合カウンタがディクリメント(インクリメント)
されたのち、ステップS8において、ディクリメント(
インクリメント)された照合カウンタがゼロであるか否
かの判定がなされ、判定の結果が、NOであれば処理は
終了し、YESであればステップS9に8いて、ノード
aの照合カウンタがゼロとなるルールが候補集合へ送ら
れるとともに、ノード間のインタラクションのチエツク
が行なわれたのち、当該ルールを含むインスタンシエイ
シヨンが前記コンフリクトセットに追加(前記コンフリ
クトセットから削除)さ几、処理が終了する。
したがって、インスタンシエイシヨンのコンフリクトセ
ットへの追加、削除が行なわれるとともに、同じ符号の
ノードであればノードの変数項のみをチエツクするのみ
でよく、従来のようにノードの定数項をチエツクする必
要がなく、推論の高速化か図れ、しかもノードaが特定
の条件項のみを照合するようなルールであっても、この
ルールを含むインスタンシエイシヨンがコンフリクトセ
ットに追加、削除されることが防止される。
また、ノード間のインタラクションチェックのないルー
ルは必ず候補集合に送られるので、その分高速化が図れ
ることになる。
〔発明の効果] 以上のように、この発明の前向き推論方式シこよると作
成したコンフリクトセットから実行可能なルールを選択
して実行したのち、コンフリクトセットに、実行により
生成あるいは削除されるファクトノードを含むインスタ
ンシエイシヨンを追加あるいは削除する際シこ、定数項
が同じで変数項の数1位置が同し形式の7−ドを条件部
にもつルールをノードの制限条件こと)こ区別し、かつ
制限条件ことのルールに、付加情報としてのワーキング
メモリエレメントの数8よび各条件部の条件要素の項の
数を設けたため、ノードが同じ符号であれは前記付加情
報の内界にもとづく変数部のチエツクを行なうだけでよ
く、推論の高速化を図ることができ、推論の実行効率の
向上を図ることができる。
さらに、ルール実行後に生成あるいは削除され之ノード
が特定の条件項のみに照合するようなルールであっても
、このルールを含むインスタンシエイシヨンをコンフリ
クトセットに追加、削除することを確実シこ防止できる
また、前記実施例によると、ノード間のインクラクンヨ
ンチェックのないルールは必ず候補集合に送られるため
、チエツクの不要になる分、推論の高速化?図ることが
できる。
【図面の簡単な説明】
図面は、この発明の前向き推論方式の1実施例を示し、
第1図は動作説明用のフローチャート、第2図は7一ド
制限条件ごとの各ルールの区別の説明図である。 At、 A2. A3・・・制限条件、Bl、B2.B
3・・WNIE数、CI、C2,C3・・必要数。

Claims (1)

    【特許請求の範囲】
  1. (1)知識をプロダクシヨンルールの形式で表現して蓄
    積しておき、蓄積した複数のプロダクシヨンルールのな
    かから条件部を満足するルールからなるコンフリクトセ
    ットを作成するとともに、前記コンフリクトセットから
    実行可能なルールを選択して実行し、選択した前記ルー
    ルの実行後に所定のノードを含むインスタンシエイシヨ
    ンを前記コンフリクトセツトへの追加あるいは前記コン
    フリクトセットからの削除を行ない、これらの処理を繰
    り返してより抽象度の低い解系列を得る前向き推論方式
    において、定数項が同じで変数項の数、位置が同じ形式
    のノードを条件部にもつルールを、ノードの制限条件ご
    とに区別するとともに、区別した前記制限条件ごとのル
    ールに、該各制限条件を満足するワーキングメモリエレ
    メントの数および条件部の条件要素項の数を付加情報と
    して設け、前記両付加情報の内容にもとづき、前記所定
    のノードを条件部にもつルールを含むインスタンシエイ
    シヨンを、前記コンフリクトセットに追加しあるいは前
    記コンフリクトセットから削除することを特徴とする前
    向き推論方式。
JP61147955A 1986-06-23 1986-06-23 前向き推論方式 Pending JPS633334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61147955A JPS633334A (ja) 1986-06-23 1986-06-23 前向き推論方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61147955A JPS633334A (ja) 1986-06-23 1986-06-23 前向き推論方式

Publications (1)

Publication Number Publication Date
JPS633334A true JPS633334A (ja) 1988-01-08

Family

ID=15441861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61147955A Pending JPS633334A (ja) 1986-06-23 1986-06-23 前向き推論方式

Country Status (1)

Country Link
JP (1) JPS633334A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425243A (en) * 1987-07-21 1989-01-27 Nec Corp Reasoning system by hierarchically constructed rule group
JPH01229329A (ja) * 1988-03-09 1989-09-13 Hitachi Ltd コンパイル型知識処理ツールの高速処理方式

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072032A (ja) * 1983-09-28 1985-04-24 Hitachi Ltd 計算機システムの高速処理方式
JPS619729A (ja) * 1984-06-26 1986-01-17 Toshiba Corp 推論システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6072032A (ja) * 1983-09-28 1985-04-24 Hitachi Ltd 計算機システムの高速処理方式
JPS619729A (ja) * 1984-06-26 1986-01-17 Toshiba Corp 推論システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6425243A (en) * 1987-07-21 1989-01-27 Nec Corp Reasoning system by hierarchically constructed rule group
JPH01229329A (ja) * 1988-03-09 1989-09-13 Hitachi Ltd コンパイル型知識処理ツールの高速処理方式
JP2624751B2 (ja) * 1988-03-09 1997-06-25 株式会社日立製作所 コンパイル型知識処理ツールの高速推論方法

Similar Documents

Publication Publication Date Title
Dennis et al. Data flow schemas
US4849905A (en) Method for optimized RETE pattern matching in pattern-directed, rule-based artificial intelligence production systems
Fargier et al. Mixed constraint satisfaction: A framework for decision problems under incomplete knowledge
US6389405B1 (en) Processing system for identifying relationships between concepts
Reid-Miller et al. List ranking and parallel tree contraction
He Efficient parallel algorithms for series parallel graphs
JPH0652502B2 (ja) 推論方法
Chakrabarti Algorithms for searching explicit AND/OR graphs and their applications to problem reduction search
JPS633334A (ja) 前向き推論方式
Hayes-Roth Representation of structured events and efficient procedures for their recognition
Walsh et al. Automatic Conversion of Programs from Serial to Parallel using Genetic Programming-The Paragen System.
Hirst et al. On the power of bounded concurrency II: Pushdown automata
Roszkowska Undirected colored Petri net for modelling and supervisory control of AGV systems
Shimizu et al. An ATMS-based geometric constraint solver for 3D CAD
Sethi et al. Conversion of decision tables to efficient sequential testing procedures
Bourdonov Backtracking problem in the traversal of an unknown directed graph by a finite robot
Girgin et al. Learning by automatic option discovery from conditionally terminating sequences
Bonacina et al. On the representation of dynamic search spaces in theorem proving
Andreevna Fine-grained reductions around CFL-reachability
Mikloško et al. Formal models of parallel computations
Herrera-Semenets et al. A Decision Tree Induction Algorithm for Efficient Rule Evaluation Using Shannon’s Expansion
Istomina et al. Fine-grained reductions around CFL-reachability
Dilger et al. Intelligent backtracking in deduction systems by means of extended unification graphs
Bäckström et al. From macro plans to automata plans
Guillaumier Learning DFAs from sparse data