JPS6332974A - Superconducting semiconductor junction element and its manufacture - Google Patents

Superconducting semiconductor junction element and its manufacture

Info

Publication number
JPS6332974A
JPS6332974A JP61175485A JP17548586A JPS6332974A JP S6332974 A JPS6332974 A JP S6332974A JP 61175485 A JP61175485 A JP 61175485A JP 17548586 A JP17548586 A JP 17548586A JP S6332974 A JPS6332974 A JP S6332974A
Authority
JP
Japan
Prior art keywords
superconductor
thin film
layer
superconducting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61175485A
Other languages
Japanese (ja)
Other versions
JPH0740612B2 (en
Inventor
Osamu Michigami
修 道上
Keiichi Tanabe
圭一 田辺
Hidefumi Asano
秀文 浅野
Yujiro Kato
加藤 雄二郎
Shugo Kubo
衆伍 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP61175485A priority Critical patent/JPH0740612B2/en
Publication of JPS6332974A publication Critical patent/JPS6332974A/en
Publication of JPH0740612B2 publication Critical patent/JPH0740612B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/128Junction-based devices having three or more electrodes, e.g. transistor-like structures

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To obtain a superconducting semiconductor junction element in which transportation efficiency of quasi-particles is large and implanted electrons are capable of running with high speed, by selecting lattice-matchable materials for electrode thin films composing emitter, base, and collector, a substrate, and a tunnel barrier, and then by forming these thin films in epitaxial process so that electrical characteristics of the thin films themselves can be improved. CONSTITUTION:A superconducting element having a signal-amplified action and a switching operation is composed of a metallic thin film (superconductor or normal conductor) 2, a tunnel barrier 3, a superconducting thin film 4, and compound semiconductor thin film 5, all of which are piled in order on an insulating substrate 1. The first metallic thin film serves as an emitter layer into which quasi-particles are implanted. The second superconductor serves as a base layer. The compound semiconductor serves as a collector layer. Mixed crystal comprising lnAsx Sb1-x or SbGax ln1-x is used for the collector layer. Nitride of Nb, Zr, V, Hf, or single or composite compound composed of Nb, Mo, W carbide, is used for the superconductor. BaF2, MnO, Mn2O3, MnO2, TaO, GeO2, and Pb3O4 are used for the insulating substrate or the tunnel barrier. The whole thin film is thus made to grow in epitaxial process, so that a superconducting semiconductor junction element having high speed and large transportation efficiency can be obtained.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、信号増幅作用及びスイッチング動作を行う超
伝導素子およびその製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a superconducting element that performs signal amplification and switching operations, and a method for manufacturing the same.

(従来技術および発明が解決しようとする問題点)トン
ネル型ジョセフソン接合は高速のスイッチング動作をす
ることから集積回路の適用性が検討されてきた。しかし
、本来、増幅機能を持たないため、半導体素子の場合に
比べ、回路が複雑になること、動作マージンが少ない等
の問題があった。
(Prior Art and Problems to be Solved by the Invention) Since tunnel-type Josephson junctions perform high-speed switching operations, their applicability to integrated circuits has been studied. However, since they do not inherently have an amplification function, they have problems such as a more complex circuit and a smaller operating margin than in the case of semiconductor devices.

これらを改善するため、ジョセフソン接合を重ねた三端
子素子が提案された(S、 M、 Faris、 TJ
In order to improve these problems, a three-terminal device with overlapping Josephson junctions was proposed (S, M, Faris, TJ
.

S−Patent 4+ 334* 158 : f 
fled 6/ 6/ 80 )。この素子では、中間
の超伝導体層が双方の接合に共用されていて、一方の接
合から準粒子が中間層に注入され、これによって、他方
の接合の電流を制御するものである。しかし、電力増幅
率は小さく、かつ、入出力分離が困難である、等の欠点
がある。
S-Patent 4+ 334* 158: f
fled 6/6/80). In this device, an intermediate superconductor layer is shared by both junctions, and quasiparticles are injected into the intermediate layer from one junction, thereby controlling the current in the other junction. However, there are drawbacks such as the power amplification factor is small and input/output separation is difficult.

そこで、半導体バイポーラトランジスタの構成のうちの
一部の半導体を超伝導体に置き換えて、高速動作、低消
費電力、増幅作用を兼ね備えた超伝導トランジスタが提
案された(特開昭60−117゜691 : IEEE
 Trans、 Magn、 MAG −21(198
5)721 )。
Therefore, a superconducting transistor was proposed that had high-speed operation, low power consumption, and amplification by replacing some of the semiconductors in the structure of a semiconductor bipolar transistor with a superconductor (Japanese Patent Application Laid-Open No. 60-117゜691). : IEEE
Trans, Magn, MAG-21 (198
5)721).

しかし、この素子を作製しても高増幅率の素子は得られ
ていない。この原因は、超伝導体と半導体の界面の乱れ
、膜質の結晶性の悪いなどの低品位性にある。
However, even if this element is manufactured, an element with a high amplification factor has not been obtained. The cause of this is low quality, such as disturbances at the interface between the superconductor and semiconductor and poor crystallinity of the film.

例えば、エミッタ層をGaASとし、ベース層としてN
bN (超伝導体)、コレクタ層として、1nsbを用
いた素子が提案されているが、この素子は、エミッタ層
を基板として、その上にNbNを、更に1NbNの上K
 1nSb  を形成する工程により作製されている。
For example, the emitter layer is made of GaAS and the base layer is made of N.
bN (superconductor), an element using 1nsb as the collector layer has been proposed, but this element uses the emitter layer as a substrate, NbN on it, and K on top of 1NbN.
It is manufactured by a process of forming 1nSb.

しかし、この様な素子構造、あるいは、構成材料の組み
合わせでは、良好な素子特性は得られていない。この原
因は格子の不整合性にある。
However, good device characteristics have not been obtained with such device structures or combinations of constituent materials. The cause of this is the inconsistency of the lattice.

即ち、餌ホと1nsb との格子不整合度Δa @ /
 a 6(ここにaoは格子定数、Δa6は格子定数の
差)は4.lX10  で比較的小さいものの、GaA
sとNbNのそれは、0.1と非常に大きく、QaAs
上のNbNのエピタキシャル成長は不十分となり、その
結果、11′ISb が単結晶膜とならない。更に、超
伝導体の薄膜を形成した場合、−膜内には堆積初期層は
規則性のない配列となるため、超伝導特性も良好でない
ベース層となる。
In other words, the degree of lattice mismatch between bait ho and 1nsb Δa @ /
a6 (where ao is the lattice constant and Δa6 is the difference in the lattice constants) is 4. Although relatively small at lX10, GaA
s and NbN are very large, 0.1, and QaAs
The epitaxial growth of NbN on top becomes insufficient, and as a result, 11'ISb does not become a single crystal film. Furthermore, when a thin film of a superconductor is formed, the initial layer deposited within the film has an irregular arrangement, resulting in a base layer that does not have good superconducting properties.

この様に、従来の技術においては、半導体としての動作
に不可欠な単結晶性の確保と良好な超伝導薄膜の形成が
実現できなかった。
As described above, with the conventional techniques, it has not been possible to secure the single crystallinity that is essential for operation as a semiconductor and to form a good superconducting thin film.

(間票点を解決するための手段) 本発明は、上記の欠点を解決するために提案されたもの
で格子の不整合性からくる薄膜特性の結晶性の悪いなど
の低品質性を解決し、大きな信号増幅率と、高速で、か
つ、低消費電力である超伝導e半導体接合素子およびそ
の製造方法を提供することを目的とする。
(Means for resolving gap points) The present invention was proposed to solve the above-mentioned drawbacks, and it solves low quality such as poor crystallinity of thin film properties caused by lattice mismatch. An object of the present invention is to provide a superconducting e-semiconductor junction device that has a large signal amplification factor, high speed, and low power consumption, and a method for manufacturing the same.

上記の目的を達成するため、本発明は超伝導体からなる
ベース層と、該ベース層に接する金IR(超伝導体、又
は、常伝導体)あるいは半導体からなるエミッタ層及び
該ベース層の他方側に化合物半導体をコレクタ層とする
超伝導三端子素子において、コレクタ層に1nAsxS
bs−x  あるいはSbGaxIn1−、の混晶を用
い、この半導体のコレクタ層、エミッタ層、ベース層の
超伝導体、トンネルバリア、絶縁性基板がそれぞれ格子
整合する材料より構成され、かつ前記の超伝導体がNb
N NbN−TiN NbN−VN NbN−ZrN Nb
N−HfNNbN−NbCNbN−MoCNbN−閘N
bC−MoCNbC−関 TaC TaC−MoCTaC−Wc のうちいずれか1つから々ることを特徴とする超伝導・
半導体接合素子の製造方法を発明の要旨とするものであ
る。
In order to achieve the above object, the present invention comprises a base layer made of a superconductor, an emitter layer made of gold IR (superconductor or normal conductor) or a semiconductor in contact with the base layer, and the other side of the base layer. In a superconducting three-terminal device with a compound semiconductor as a collector layer on the side, 1nAsxS is used as the collector layer.
bs-x or SbGaxIn1- is used, and the collector layer, emitter layer, base layer superconductor, tunnel barrier, and insulating substrate of this semiconductor are each made of a lattice-matched material, and the above superconductor Body is Nb
N NbN-TiN NbN-VN NbN-ZrN Nb
N-HfNNbN-NbCNbN-MoCNbN-Lock N
A superconducting material consisting of one of bC-MoCNbC-TaC TaC-MoCTaC-Wc.
The gist of the invention is a method for manufacturing a semiconductor junction device.

さらに本発明は超伝導体からなるベース層と、該ベース
層に接する金に!@(超伝導体、又は、常伝導体)ある
いは半導体からなるエミッタ層及び該ベース層の他方側
に化合物半導体をコレクタ層とする超伝導三端子素子に
おいて、コレクタ層に1nAs、cSbt−x  ある
いは5bGaxln1−xの混晶を用い、この半導体の
コレクタ層、エミッタ層、ベース層の超伝導体、トンネ
ルバリア、絶縁性基板がそれぞれ格子整合する材料より
構成されていることを特徴とする超伝導・半導体接合素
子を発明の要旨とするものである。
Furthermore, the present invention includes a base layer made of a superconductor and gold in contact with the base layer! In a superconducting three-terminal device having an emitter layer made of @ (superconductor or normal conductor) or a semiconductor and a collector layer made of a compound semiconductor on the other side of the base layer, 1nAs, cSbt-x or 5bGaxln1 is used in the collector layer. -x mixed crystal, and the collector layer, emitter layer, base layer superconductor, tunnel barrier, and insulating substrate are each made of lattice-matched materials. The gist of the invention is a bonding element.

本発明は、素子を構成する半導体、絶縁体、超伝導体の
各材料の格子整合性に注目し、適合しうる材料の組み合
わせで、基板からエピタキシャル成長により、素子を形
成し、高品質の電極層、バリア膜の形成と、それぞれの
膜の境界に遷移層の存在のない界面を形成することによ
って、高性能の超伝導・半導体接合素子を作製すること
を特徴とするものである。
The present invention focuses on the lattice matching of the semiconductor, insulator, and superconductor materials that make up the device, and forms the device by epitaxial growth from the substrate using a combination of compatible materials, thereby creating a high-quality electrode layer. , is characterized by producing a high-performance superconducting/semiconductor junction device by forming a barrier film and forming an interface without a transition layer at the boundary between each film.

第1図に、基本構造を示すが、絶縁性基板1上に金属薄
膜(超伝導体、または常伝導体)2とトンネルバリア3
、次いで、超伝導薄膜4、更にその上に、化合物半導体
薄膜5を有する素子である。
Figure 1 shows the basic structure, in which a thin metal film (superconductor or normal conductor) 2 and a tunnel barrier 3 are formed on an insulating substrate 1.
Next, the element has a superconducting thin film 4 and further a compound semiconductor thin film 5 thereon.

最初の金属薄膜は、準粒子を注入するエミッタ層であり
、第二の超伝導体はベース層であり、化合物半導体はコ
レクタ層である。エミッタの金属薄膜とトンネルバリア
の対には半導体薄膜を代用することができる。
The first thin metal film is the emitter layer into which the quasiparticles are injected, the second superconductor is the base layer, and the compound semiconductor is the collector layer. A semiconductor thin film can be used instead of the emitter metal thin film and tunnel barrier pair.

準粒子がペース層中をバリステックに高速で通過し、コ
レクタ層に流入するには、ベース層が、100−500
 Xと薄層で、準粒子抵抗は小さく、かつ、ペースとコ
レクタの両層の薄膜特性が良好でなければならない。
In order for the quasi-particles to pass through the pace layer ballistically and into the collector layer, the base layer must be 100-500
The quasi-particle resistance must be small and the thin film properties of both the paste and collector layers must be good.

一般に1サフアイア、シリコン等の基板上に、NbやV
等の高融点の超伝導薄を堆積させる場合、堆積初期の膜
は低品質であり、膜厚の増加と共に品質が向上、するこ
とが知られる。この種の基板上だけでなく、ジョセフソ
ン素子の作製において、酸化物等の絶縁物(トンネルバ
リア)上に超伝導薄膜を形成するプロセスがあるが、こ
の場合でも同様の現象が生じる。普通、Nb、V等の単
体金属では500A以下、Nb5Gs 、 V3Si等
の化合物超伝導体では1000 X以下で、臨界温度(
Tc)の低い低品質の膜が形成される。
Generally, Nb or V
It is known that when depositing a superconducting thin film with a high melting point such as, the film is of low quality at the initial stage of deposition, and the quality improves as the film thickness increases. In addition to this type of substrate, there is a process for forming a superconducting thin film on an insulator (tunnel barrier) such as an oxide in the production of Josephson devices, and a similar phenomenon occurs in this case as well. Normally, the critical temperature (
A low quality film with low Tc) is formed.

良質の超伝導薄膜を得るには、乱れのない原子配列、理
想的には、堆積初期の状態から単結晶の薄膜を形成する
ことが必要である。
To obtain a high-quality superconducting thin film, it is necessary to form a single-crystal thin film with undisturbed atomic arrangement, ideally from the initial state of deposition.

また、コレクタ層に半導体薄膜を用いるが、品質の高い
特性を得るためには単結晶膜でなければならない。例え
ば、第1図の構造のように、金属のエミッタ層2が基板
1に接し、最上部にコレクタ層5が形成される場合、最
初の基板が単結晶基板で、かつ、それぞれの層の材料が
格子整合がとれてエピタキシャルに形成されなければな
らない。
Further, although a semiconductor thin film is used for the collector layer, it must be a single crystal film in order to obtain high quality characteristics. For example, when the metal emitter layer 2 is in contact with the substrate 1 and the collector layer 5 is formed on top, as in the structure shown in FIG. 1, the first substrate is a single crystal substrate, and the materials of each layer are must be epitaxially formed with lattice matching.

一方、上記の薄膜作製順序とは逆の素子作製法がある。On the other hand, there is a device manufacturing method that is opposite to the above thin film manufacturing order.

即ち、コレクタ層を基板側に配置し、その上に、ベース
層、次いで、エミッタ層の薄膜を順に形成するプロセス
も考えられる。この場合は、低融点の半導体の上に1高
融点の超伝導体を堆積することにな9、半導体表面を無
擾乱のままで超伝導金属薄膜を形成する法、ベース層の
高品質超伝導薄膜形成法と、エミッタ層とベース層との
間に遷移層の存在のない界面の形成法が重要であり、こ
のプロセスにおいても格子整合性が基本的課題である。
That is, a process may be considered in which a collector layer is placed on the substrate side, and a thin film of a base layer and then an emitter layer are sequentially formed thereon. In this case, a superconductor with a high melting point is deposited on a semiconductor with a low melting point. The method of forming a thin film and the method of forming an interface between the emitter layer and the base layer without the presence of a transition layer are important, and lattice matching is also a fundamental issue in this process.

特に、エミッタ層に半導体を使用する場合、薄膜の全エ
ピタキシャル化が不可欠である。
In particular, when a semiconductor is used for the emitter layer, it is essential that the entire thin film be epitaxial.

いずれの電極の積層順序においても、格子整合性のある
材料を組み合わせることが必要である。
In any order of lamination of electrodes, it is necessary to combine materials with lattice matching.

超伝導・半導体接合素子には、実用面からの要請がある
。この超伝導素子は、液体He温度で使用するため、超
伝導体は使用温度で超伝導状態であること、更に、準粒
子の注入電圧を極力低くし、低油9電力で動作させるK
は、狭ギヤツプ半導体を用いることが必要ある。半導体
のギャップエネルギーとしては、超伝導体のギャップエ
ネルギー程度であることが望ましい。この様な制約条件
の下で、基板からエピタキシャルに各薄膜を成長させる
材料構成・プロセス技術は従来存在しなかったO 本発明は、狭ギヤツプ半導体として1 nAsと1nA
sの混晶または1nSbとGarbの混晶を用い、超伝
導体としてNb、 Zr、 V、 Hfの窒化物または
Nb、 Mo、 W炭化物の単一化合物あるいはこれら
の複合化合物、絶縁性基板あるいはトンネルバリアとし
てBaFxtMno、 MnzOs+ Mn01. ’
rao、 Geese Pb5O4を用い、薄膜全体を
エピタキシャルに成長させることにより、高速で、かつ
、輸送効率の大きな超伝導・半導体接合素子を得るもの
である。
There are practical demands for superconducting/semiconductor junction devices. Since this superconducting element is used at the temperature of liquid He, the superconductor must be in a superconducting state at the operating temperature.Furthermore, the injection voltage of quasiparticles is kept as low as possible, and the K
requires the use of narrow gap semiconductors. It is desirable that the gap energy of a semiconductor is approximately the same as that of a superconductor. Conventionally, there was no material composition or process technology for epitaxially growing each thin film from a substrate under such restrictive conditions.
s mixed crystal or 1nSb and Garb mixed crystal, and the superconductor is Nb, Zr, V, Hf nitride or a single compound of Nb, Mo, W carbide or a composite compound thereof, an insulating substrate or a tunnel. BaFxtMno, MnzOs+ Mn01. as a barrier. '
By epitaxially growing the entire thin film using Pb5O4, a superconducting/semiconductor junction device with high speed and high transport efficiency is obtained.

1nSbと1nAaは、300 KでO−16evと0
.33eVのエネルギギャップを持つ狭ギヤツプ半導体
であるが、これらを混合すると0.1eVのエネルギギ
ャップを持つ混晶が得られる。1nAFlxSk’l−
x  の混晶は全領域において立方晶であり、その格子
定数は1nsbの勧=6.479Aから1nAsのs、
、 = 6.057 A ’!で混晶比Xにより直線的
に変化する。一方、5bGa xl nl −、の混晶
においても全領域において立方晶であり、1nSbの勧
=6.479AからGaSbのao = 6.095 
A まで変化する。ギャップエネルギーは1nSbの0
.16eVからQaSbの0゜67eVまで変化する。
1nSb and 1nAa are O-16ev and 0 at 300K.
.. These are narrow gap semiconductors with an energy gap of 33 eV, but when these are mixed, a mixed crystal with an energy gap of 0.1 eV is obtained. 1nAFlxSk'l-
The mixed crystal of
, = 6.057 A'! varies linearly with the mixed crystal ratio X. On the other hand, the mixed crystal of 5bGa xl nl - is also cubic crystal in the entire region, and from the recommendation of 1nSb = 6.479A, the ao of GaSb = 6.095
Changes up to A. Gap energy is 0 of 1nSb
.. It varies from 16 eV to 0°67 eV for QaSb.

これら半導体に接する窒化物あるいは炭化物超伝導体は
NaC1(Bl)型構造を持ち、単体化合物の格子定数
はa、 = 4.58 A〜4.27 Xである・これ
ら超伝導体が化合物半導体に整合するためには、超伝導
体の格子定数勧の42Xaoが半導体の格子定数に合致
する。
The nitride or carbide superconductors in contact with these semiconductors have a NaC1 (Bl) type structure, and the lattice constant of the simple compound is a, = 4.58 A ~ 4.27 X. These superconductors become compound semiconductors. For matching, the lattice constant of the superconductor, 42Xao, matches the lattice constant of the semiconductor.

一方、絶縁体は第1表に示すように、格子定数の大きさ
により、3つのグループに分けることができる。Iに属
するものとしては、■>Q、 MnO*e’l’ao、
 GeOxであり、4.4A付近の格子定数を持つ。
On the other hand, as shown in Table 1, insulators can be divided into three groups depending on the size of their lattice constants. As for those belonging to I, ■>Q, MnO*e'l'ao,
It is GeOx and has a lattice constant around 4.4A.

■はBaFmからなり、a、=6.20^である。■は
MnxOspbsOaから成り、8.8A付近の格子定
数をもつ。
■ consists of BaFm, and a = 6.20^. (2) is composed of MnxOspbsOa and has a lattice constant of around 8.8A.

これら絶縁体が(001)表面上の半導体に接する時、
■の絶縁体では、P!S体の(061)表面において、
双方のa軸が45°ずれて接した場合格子整合がとれる
。即ち、絶縁体の格子定数ムの42Xa、+〜6.22
Aとなり、格子整合がとれる半導体の混晶が存在する。
When these insulators come into contact with the semiconductor on the (001) surface,
■For the insulator, P! On the (061) surface of the S body,
When both a-axes touch each other with a 45° deviation, lattice matching can be achieved. That is, the lattice constant of the insulator is 42Xa, +~6.22
A, and there exists a semiconductor mixed crystal that can achieve lattice matching.

■の絶縁体では格子定数が同じ混晶が存在し、種々の同
一面で格子整合が実現可能である。■の絶縁体では、混
晶の格子定数ムのF1′2×a6〜8.8Aとなる混晶
が存在し、■と同様に、双方の(001’)面が接する
状態において格子整合させることが可能である。
In the insulator (2), mixed crystals with the same lattice constant exist, and lattice matching can be achieved on various identical planes. In the insulator of (2), there is a mixed crystal with a lattice constant of F1'2 x a6 ~ 8.8A, and as in (2), lattice matching must be achieved when both (001') planes are in contact. is possible.

表1 絶縁物の分類と格子定数 また、絶縁体を超伝導体に接する場合、Iの立方晶の絶
縁体の格子定数と同じ超伝導体を選べば、種々の同一面
で格子整合が実現可能である。正方晶のJe M体では
(ooi )面のみにおいて格子整合ができる。BaF
zと用では、双方の(ooi)面において、双方のa軸
を45″ずらせて接することにより格子整合させること
ができる。
Table 1 Classification and lattice constants of insulators Also, when an insulator is in contact with a superconductor, lattice matching can be achieved on various identical planes by choosing a superconductor with the same lattice constant as the cubic insulator I. It is. In a tetragonal Je M body, lattice matching is possible only in the (ooi) plane. BaF
For z and lattice matching, lattice matching can be achieved in both (ooi) planes by shifting both a-axes by 45'' and touching them.

絶縁体の格子定数は任意に変えることが容易にはできな
いが、半導体においては混晶比を選ぶことにより、超伝
導体においては、添加元素の種類、倚を選ぶことにより
、10  から10 の格子整合度で合致させることが
できるため、それぞれの層を完全にエピタキシャル成長
させた素子が実現できる。
Although the lattice constant of an insulator cannot be easily changed arbitrarily, it can be changed from 10 to 10 in semiconductors by selecting the mixed crystal ratio, and in superconductors by selecting the type and size of additive elements. Since it is possible to match the degree of matching, it is possible to realize a device in which each layer is completely epitaxially grown.

次に本発明の詳細な説明する。なお実施例は一つの例示
であって、本発明の精神を逸脱しない範囲で、種々の変
更あるいは改良を行いうろことは云うまでもない。
Next, the present invention will be explained in detail. It should be noted that the embodiments are merely illustrative, and it goes without saying that various changes and improvements may be made without departing from the spirit of the present invention.

〈実施例1〉 第2図は、本発明の実施例1を説明する素子の断面構造
の概略図である。BaFmとMnO単結晶基板6の(’
001)面上に、Nb−10at、%Tiターゲットと
Ar−30vo 1. 亦tの混合ガスを用い、基板温
度300’Cで200OAのNbN−TiN薄膜をDC
マグネトロンスパッタ法により作製した。得られた薄膜
はいずれの基板上でも単結晶膜で、かつ、TcはBaF
2基板で15.6に、 MnOで14.3にであった。
<Example 1> FIG. 2 is a schematic diagram of a cross-sectional structure of an element explaining Example 1 of the present invention. BaFm and MnO single crystal substrate 6 ('
001) Nb-10at, %Ti target and Ar-30vo 1. A 200 OA NbN-TiN thin film was deposited at a substrate temperature of 300'C using a mixed gas of
It was manufactured by magnetron sputtering method. The obtained thin film was a single crystal film on any substrate, and Tc was BaF.
2 substrates was 15.6, and MnO was 14.3.

また、NbN−TIN薄膜の格子定数はともにao =
 4.38 Aであった。これら薄膜9基板をエツチン
グし、エミッタ層パターン7を作製した。次いで、S1
0により層間絶縁層8を形成し、ベース層用及びエミッ
タ電極用窓開けを行った。ベース層形成前に、BJLF
mあるいはMnOターゲットを用い、250″Cの基板
温度で3OAのトンネルバリア9を形成した後、ベース
層のNbN−TIN薄膜を35OA DCマグネトロン
法により形成した。ベース層パターン10を反応性イオ
ンエツチング(RIE)により形成した。NbN−TI
N薄膜のエツチングには、CF4−5VO1,%缶混合
ガスを用い、全ガス圧8pa、 rfパワー20Wの条
件で行った。この上に絶縁物S10を形成し、RIEに
よシ、コレクタ肩側の窓開けを行った。NbN−TiN
薄膜表面をArイオンでクリーニングし、300@Cで
1時間熱処理後、有機金属気相成長法(MOCVD)に
より、460”Cの温度でコレクタ層n−1nAso、
ss Sbo、ss (ノンドープ)11′とTeをド
ープしたn”−1nA804s SbO,sz 11’
を連続してエピタキシャル成長させた。この半導体薄膜
の格子定数はao=6−195Aであった。この場合の
有機金属として、トリエチルインジウム(’l”Ein
、 (CzHs)s in )、5bHs、AsHs、
ドープ用のT。
In addition, both the lattice constants of the NbN-TIN thin film are ao =
It was 4.38 A. These thin film 9 substrates were etched to produce an emitter layer pattern 7. Then, S1
An interlayer insulating layer 8 was formed using the same method as above, and windows for the base layer and emitter electrode were opened. Before forming the base layer, BJLF
After forming a tunnel barrier 9 of 3OA using a m or MnO target at a substrate temperature of 250''C, a base layer NbN-TIN thin film was formed by a 35OA DC magnetron method.The base layer pattern 10 was formed by reactive ion etching ( NbN-TI
The N thin film was etched using a CF4-5VO1% can mixed gas under conditions of a total gas pressure of 8 pa and an RF power of 20 W. An insulator S10 was formed on this, and a window was opened on the collector shoulder side using RIE. NbN-TiN
After cleaning the thin film surface with Ar ions and heat treatment at 300@C for 1 hour, a collector layer n-1nAso,
ss Sbo, ss (non-doped) 11' and Te doped n''-1nA804s SbO, sz 11'
was continuously grown epitaxially. The lattice constant of this semiconductor thin film was ao=6-195A. In this case, triethylindium ('l”Ein) is used as the organic metal.
, (CzHs)s in ), 5bHs, AsHs,
T for dope.

としてTeI−h、キャリアガス【は迅を用いた。As TeI-h, a carrier gas was used.

n”−1nAso−as 5bO0sx上にAuを蒸着
しコレクタ電極12とした。最後に、NbN−TiNを
スパッタし、ベース電極13、エミッタ電極14を作製
した。
Au was vapor-deposited on the n''-1nAso-as 5bO0sx to form the collector electrode 12.Finally, NbN-TiN was sputtered to form the base electrode 13 and the emitter electrode 14.

この様にして作製した超伝導・半導体三端子接合素子の
ベース接地での電流透過率αを4.2’ Kの液体He
温度で測定した。ベースとコレクタ間の電圧が零の時の
αはエミッターベース電圧80mVの準粒子注入に対し
、基板及びバリアにB&F鵞を用いた素子のαは0.8
3で、MnOを用いたもののαは0.68であった。N
b−10at、%Tiターゲットの代わりにNb−4,
5at、%Vメタ−ットを用いて形成したNbN−VN
の超伝導薄膜(a=4.38X)においても同様の特性
を示した。何れの素子もエピタキシャルに形成されてお
り高いα値を示したが、基板によりαの値に差があった
。これは得られた超伝導体NbN−TiN (または1
nAso、aa Sb0.3重)とBaF2、MnOの
格子定数の整合度の差(BIFmの場合には1×104
でMnOでは1.6 X 10″″りK起因するもので
ある。
The current transmittance α at the grounded base of the superconducting/semiconductor three-terminal junction device fabricated in this way was set to 4.2' K liquid He.
Measured in temperature. When the voltage between the base and the collector is zero, α is 0.8 for a quasi-particle implantation with an emitter-base voltage of 80 mV, and α for a device using B&F wire for the substrate and barrier is 0.8.
3 and using MnO, α was 0.68. N
b-10at, %Nb-4 instead of Ti target,
NbN-VN formed using 5at, %V metal
A superconducting thin film (a=4.38X) also showed similar characteristics. All elements were epitaxially formed and exhibited high α values, but there were differences in α values depending on the substrate. This corresponds to the obtained superconductor NbN-TiN (or 1
The difference in the degree of matching of the lattice constants between BaF2 and MnO (1×104 in the case of BIFm)
For MnO, this is due to K of 1.6 x 10''.

運−Tiターゲットの代わりにNb−30at、%7.
rまたはNb−49at、%Hfターゲットを用いて窒
化物電極を形成した場合あるいはNbNNbN−5O,
%NbCあるいはTaCターゲットで電極を形成した場
合はこれら超伝導電極薄膜の格子定数はほぼ4.45 
A C!:々す、この場合の格子整合度は、BaFtよ
りMnOの方がよく、半導体として、InAso、44
 Sbo、5s (a=6.293 A )を用いた素
子のαは、BaFz基板で0.82、MnO基板で0.
68であった。
Luck-Nb-30at instead of Ti target, %7.
When a nitride electrode is formed using r or Nb-49at, %Hf target or NbNNbN-5O,
%NbC or TaC targets, the lattice constant of these superconducting electrode thin films is approximately 4.45.
AC! :The degree of lattice matching in this case is better for MnO than for BaFt, and as a semiconductor, InAso, 44
The α of the device using Sbo, 5s (a=6.293 A) is 0.82 for the BaFz substrate and 0.82 for the MnO substrate.
It was 68.

一方、NbN−TiN超伝導体の代わりに運を用いて同
様の接合素子を作製したが、この時のNb薄膜は多結晶
体であった。この素子のαけ0.1〜0.08であった
On the other hand, a similar junction element was fabricated using luck instead of the NbN-TiN superconductor, but the Nb thin film at this time was polycrystalline. The α angle of this element was 0.1 to 0.08.

〈実施例2〉 本発明の実施例1と同一構造において、絶縁基板、超伝
導体、バリアを組み合わせた素子を作製した。基板にT
aOとMn0tの単結晶基板を用いた。
<Example 2> In the same structure as Example 1 of the present invention, an element was produced in which an insulating substrate, a superconductor, and a barrier were combined. T on the board
Single crystal substrates of aO and Mn0t were used.

また、TaOとMnO2のターゲットを用いてトンネル
バリアを形成した。合金ターゲットを用い、基板温度5
00’Cで200OAの超伝導薄膜をDCマグネトロン
スパッタ法により作製した。化合物半導体としては1n
AsxSb+−xと5bGa x 1 nl−xを用い
た。1nAsSbおよび5bGalnとも実施例1と同
じ方法で作製したが、Gaに対しては、トリエチルガリ
ウム(TEGa。
Further, a tunnel barrier was formed using targets of TaO and MnO2. Using alloy target, substrate temperature 5
A superconducting thin film of 200 OA was fabricated at 00'C by DC magnetron sputtering. 1n as a compound semiconductor
AsxSb+-x and 5bGax1nl-x were used. Both 1nAsSb and 5bGaln were prepared by the same method as in Example 1, but for Ga, triethylgallium (TEGa) was used.

(CzHs)sGa)を用いた。(CzHs)sGa) was used.

基板、トンネルバリアにTaOを使用した場合の超伝導
体は、TaOの格子定数ao=4−42XになるNbN
−14mo1. ′XZrN+ NbN−2重mo1.
%HfN、 NbNbN−3O1,%NbCを用いた。
When TaO is used for the substrate and tunnel barrier, the superconductor is NbN, where the lattice constant of TaO is ao = 4-42X.
-14mo1. 'XZrN+ NbN-2 mo1.
%HfN, NbNbN-3O1, and %NbC were used.

トンネルバリアとしては、一部、TaOの代わりにMn
tOsも用いた。一方、Mn0zの場合には& = 4
.398 Aに近いNbNを用いた。半導体には、Ta
Oに対し、1nAso、a 4 Sbo、4 sあるい
は5bGao、ssi lno、40@を一、 Mn0
tに対し、1nAso、H5ilo−ssあるいは5b
Gao、ay41nO,szsを適合させた。
As a tunnel barrier, Mn is partially used instead of TaO.
tOs was also used. On the other hand, in the case of Mn0z & = 4
.. NbN close to 398 A was used. For semiconductors, Ta
For O, 1nAso, a 4 Sbo, 4s or 5bGao, ssi lno, 40@, Mn0
t, 1nAso, H5ilo-ss or 5b
Gao, ay41nO, szs were adapted.

この様にして作製した超伝導・半導体三端子接合素子の
ベース接地での電流透過率αを液体He温度で測定し念
。ベースとコレクタ間の電圧が零の時のαはエミッター
ベース電圧80mV の準粒子注入に対し、αは第2表
のようであった。
The current transmittance α of the superconducting/semiconductor three-terminal junction device fabricated in this way with the base grounded was measured at the liquid He temperature. When the voltage between the base and the collector is zero, α is as shown in Table 2 for quasiparticle injection with an emitter-base voltage of 80 mV.

〈実施例3〉 第3図は、本発明の実施例3を説明する概略断面図であ
る。Toをドープしたn”−1nAssb 16のそれ
ぞれの(100)面上に1000Xのn−1nAssb
層を実施例1と同じ方法でエピタキシャル成長させた単
結晶の格子定数の異なる二組、1nAso、、1Sbo
、ssと1nASo−s s 5bO−s tの基板を
用意した。これら基板をChバガス用いて、RIEによ
り、コレクタ層パターン16を形成した。この時のCI
2ガス圧は3Pa。
<Example 3> FIG. 3 is a schematic sectional view illustrating Example 3 of the present invention. To-doped n”-1nAssb 1000X n-1nAssb on each (100) plane of 16
Two sets of single crystal layers with different lattice constants, 1nAso, 1Sbo, were grown epitaxially in the same manner as in Example 1.
, ss and 1nA So-s 5bO-st substrates were prepared. A collector layer pattern 16 was formed on these substrates by RIE using Ch bagasse. CI at this time
2 Gas pressure is 3Pa.

rfハワー20 Wの条件で行った。これらの1nAs
Sb基板をマグネトロンスパッタ装置にセットし、8P
aのArガス圧、vcsb=50Vで、2分間rfスパ
ッタクリーニングし、次いで、300°Cで30分間、
焼鈍した。
The test was conducted under the condition of RF Hower 20W. These 1nAs
Set the Sb substrate on the magnetron sputtering device, and
RF sputter cleaning for 2 minutes at Ar gas pressure of a, vcsb = 50V, then 30 minutes at 300 °C.
Annealed.

1nA80.st Sbo、1g基板に対しては、基板
を約3000Cにした後、歯ターゲットを用いAr−N
!の混合ガスによりスパッタし、NbN薄膜をaoo 
X形成した。この時のNbN薄膜は、良好なラウェパタ
ーンを示し、単結晶薄膜であることを確認した。これら
NbN超伝導薄膜のベース層パターン形成17は、CF
4系のガスを用い、RIEで行った。次いで、絶縁物S
IOを形成した。リフトオフ法により、ベース層上のS
IO膜を、ペース電極用とエミッタ層用に窓開けした。
1nA80. For st Sbo, 1g substrate, after heating the substrate to about 3000C, Ar-N was applied using a tooth target.
! sputtering with a mixed gas of
X was formed. The NbN thin film at this time showed a good Laue pattern and was confirmed to be a single crystal thin film. The base layer patterning 17 of these NbN superconducting thin films is based on CF
This was carried out by RIE using 4 gases. Next, insulator S
IO was formed. By the lift-off method, S on the base layer
The IO membrane was windowed for the pace electrode and the emitter layer.

エミッタ層形成において、NbN超伝導薄膜の表面をA
rでクリーニングした後、pbsoiまたはGIOIの
ターゲットを用いて、rfスパッタ法により、30Aの
トンネルバリア19を形成し、次いで、エミッタ層20
.ベース電極21用のNbN薄膜を200OA堆積させ
た。最後に、窓開けしたn”−1nAssb表面上に、
Auのコレクタ電極22を形成した。
In forming the emitter layer, the surface of the NbN superconducting thin film is
After cleaning with R, a tunnel barrier 19 of 30A is formed by RF sputtering using a pbsoi or GIOI target, and then an emitter layer 20 is formed.
.. A NbN thin film for the base electrode 21 was deposited at a thickness of 200 OA. Finally, on the windowed n''-1nAssb surface,
A collector electrode 22 of Au was formed.

一方、1nAso、H5bO−sz基板に対しては、超
伝導薄膜としてに=4−38Aに近い格子定数を持つN
bN−15,4mo1.%MoC,NbN−15mo 
1%WC* TaCTaC−4Ornol−9NocT
aC−39,%WC* NbC−65mol、%MoC
,NbCNbC−6O,,9律を、バリアとしてBaF
zを用い上記同様に素子を作製した。
On the other hand, for the 1nAso, H5bO-sz substrate, N with a lattice constant close to =4-38A is used as a superconducting thin film.
bN-15,4mo1. %MoC, NbN-15mo
1%WC* TaCTaC-4Ornol-9NocT
aC-39,%WC* NbC-65mol,%MoC
,NbCNbC-6O,,9, as a barrier with BaF
A device was produced in the same manner as above using z.

この様にして作製した超伝導中半導体三端子接合素子の
各層の材料の組み合わせと素子の特性を第3表に示す。
Table 3 shows the combinations of materials for each layer of the superconducting medium semiconductor three-terminal junction device produced in this manner and the characteristics of the device.

特性の電流透過率αはベースとコレクタ間の電圧が零の
時のエミッターペース電圧80mVの準粒子注入に対す
る値である。上記超伝導体薄膜の代わりに運薄膜を用い
て同様の接合素子を作製したが、この素子のαは0.0
8〜0.12であった。
The characteristic current transmittance α is the value for quasiparticle injection at an emitter pace voltage of 80 mV when the voltage between the base and the collector is zero. A similar junction device was fabricated using a thin film instead of the superconductor thin film, but the α of this device was 0.0.
It was 8-0.12.

(発明の効果) 以上説明したように、本発明によれば、エミッタ、ベー
ス、コレクタの1!極R膜および基板、トンネルバリア
に格子整合可能な材質を選び、それらの薄膜をエピタキ
シャルに形成することによって、各薄膜の原子は堆積初
期から規則的に配列するため、薄膜自身の電気的特性は
良く、かつ、それぞれの電極の界面には乱れた遷移層が
ないため準粒子の輸送効率が大きく、注入電子は高速で
走行できる利点がある。
(Effects of the Invention) As explained above, according to the present invention, one of the emitter, base, and collector! By selecting materials that can lattice match the extremely R film, substrate, and tunnel barrier and forming these thin films epitaxially, the atoms in each thin film are arranged regularly from the initial stage of deposition, so the electrical properties of the thin film itself are Moreover, since there is no disordered transition layer at the interface of each electrode, the transport efficiency of quasiparticles is high, and the injected electrons have the advantage of being able to travel at high speed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は超伝導・半導体接合素子の薄膜堆積状態の模式
図、第2図、第3図は本発明の超伝導・半導体接合素子
構造の概略断面図を示す。 1・・・絶縁性基板、2Φ・・金属薄膜(超伝導金属、
常伝導金属)、3・・・トンネルバリア。 4・・―超伝導薄!、5−―・化合物半導体、6・・1
絶縁性基板、7・・・エミッタ層、8−・・層間絶縁層
(StO等)、9・拳・トンネルバリア。 10・・・ベース層(超伝導金属)、11’φ・・コレ
クタ層(低ドープ化合物半導体)、il’・・・コレク
タ層(高ドープ化合物半導体)、12・・eコレクタ電
極(Au等)、13・・・ペース電極、14・・・エミ
ッタ電極、15・・・基板(高ドープ化合物半導体)、
16・・・コレクタ層(低ドープ化合物半導体)、17
・・・ベース層(超伝導金FJ )elB・・・層間飴
R層(SIO等)、19・・・トンネルバリア 3Q*
meエミッタ層、 21 II @ 11ベース電極、
22・φ・コレクタ電極 i) 第1図 第2図
FIG. 1 is a schematic diagram of a thin film deposition state of a superconducting/semiconductor junction device, and FIGS. 2 and 3 are schematic cross-sectional views of the structure of the superconducting/semiconductor junction device of the present invention. 1... Insulating substrate, 2Φ... Metal thin film (superconducting metal,
Normal conductive metal), 3... Tunnel barrier. 4...-Superconducting thin! , 5---Compound semiconductor, 6--1
Insulating substrate, 7--emitter layer, 8--interlayer insulating layer (StO, etc.), 9--fist/tunnel barrier. 10... Base layer (superconducting metal), 11'φ... Collector layer (low doped compound semiconductor), il'... Collector layer (highly doped compound semiconductor), 12... e collector electrode (Au etc.) , 13...Pase electrode, 14...Emitter electrode, 15...Substrate (highly doped compound semiconductor),
16... Collector layer (low doped compound semiconductor), 17
...Base layer (superconducting gold FJ)elB...Interlayer candy R layer (SIO, etc.), 19...Tunnel barrier 3Q*
me emitter layer, 21 II @ 11 base electrode,
22・φ・Collector electrode i) Figure 1 Figure 2

Claims (3)

【特許請求の範囲】[Claims] (1)超伝導体からなるベース層と、該ベース層に接す
る金属(超伝導体、又は、常伝導体)あるいは半導体か
らなるエミッタ層及び該ベース層の他方側に化合物半導
体をコレクタ層とする超伝導三端子素子において、コレ
クタ層にInAs_xSb_1_−_xあるいはSbG
a_xIn_1_−_xの混晶を用い、この半導体のコ
レクタ層、エミッタ層、ベース層の超伝導体、トンネル
バリア、絶縁性基板がそれぞれ格子整合する材料より構
成され、かつ前記の超伝導体がNbN NbN−TiN:NbN−VN:NbN−ZrN:Nb
N−HfN:NbN−NbC:NbN−MoC:NbN
−WC:NbC−MoC:NbC−WC: TaC−MoC:TaC−WC: のうちいずれか1つからなることを特徴とする超伝導・
半導体接合素子の製造方法
(1) A base layer made of a superconductor, an emitter layer made of a metal (superconductor or normal conductor) or a semiconductor in contact with the base layer, and a collector layer made of a compound semiconductor on the other side of the base layer. In a superconducting three-terminal device, InAs_xSb_1_-_x or SbG is used in the collector layer.
A mixed crystal of a_xIn_1_-_x is used, and the collector layer, emitter layer, base layer superconductor, tunnel barrier, and insulating substrate of this semiconductor are each made of a lattice-matching material, and the superconductor is NbN NbN -TiN:NbN-VN:NbN-ZrN:Nb
N-HfN:NbN-NbC:NbN-MoC:NbN
-WC:NbC-MoC:NbC-WC:TaC-MoC:TaC-WC:
Manufacturing method of semiconductor junction device
(2)トンネルバリアあるいは絶縁性基板がBaF_2
:MnO:Mn_2O_3:MnO_2:TaO:Ge
O_2:Pb_3O_4のうちいずれかからなることを
特徴とする特許請求の範囲第1項記載の超伝導・半導体
接合素子の製造方法
(2) Tunnel barrier or insulating substrate is BaF_2
:MnO:Mn_2O_3:MnO_2:TaO:Ge
The method for manufacturing a superconducting/semiconductor junction element according to claim 1, characterized in that it is made of one of O_2:Pb_3O_4
(3)超伝導体からなるベース層と、該ベース層に接す
る金属(超伝導体、又は、常伝導体)あるいは半導体か
らなるエミッタ層及び該ベース層の他方側に化合物半導
体をコレクタ層とする超伝導三端子素子において、コレ
クタ層にInAs_xSb_1_−_xあるいはSbG
a_xIn_1_−_xの混晶を用い、この半導体のコ
レクタ層、エミッタ層、ベース層の超伝導体、トンネル
バリア、絶縁性基板がそれぞれ格子整合する材料より構
成されていることを特徴とする超伝導・半導体接合素子
(3) A base layer made of a superconductor, an emitter layer made of a metal (superconductor or normal conductor) or a semiconductor in contact with the base layer, and a collector layer made of a compound semiconductor on the other side of the base layer. In a superconducting three-terminal device, InAs_xSb_1_-_x or SbG is used in the collector layer.
A superconductor that uses a mixed crystal of a_xIn_1_-_x, and that the collector layer, emitter layer, base layer superconductor, tunnel barrier, and insulating substrate of this semiconductor are each made of lattice-matched materials. semiconductor junction device
JP61175485A 1986-07-28 1986-07-28 Superconducting / semiconductor junction device Expired - Fee Related JPH0740612B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61175485A JPH0740612B2 (en) 1986-07-28 1986-07-28 Superconducting / semiconductor junction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61175485A JPH0740612B2 (en) 1986-07-28 1986-07-28 Superconducting / semiconductor junction device

Publications (2)

Publication Number Publication Date
JPS6332974A true JPS6332974A (en) 1988-02-12
JPH0740612B2 JPH0740612B2 (en) 1995-05-01

Family

ID=15996865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61175485A Expired - Fee Related JPH0740612B2 (en) 1986-07-28 1986-07-28 Superconducting / semiconductor junction device

Country Status (1)

Country Link
JP (1) JPH0740612B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192777A (en) * 1989-01-20 1990-07-30 Sanyo Electric Co Ltd Superconductor transistor
US5477061A (en) * 1990-09-20 1995-12-19 Fujitsu Limited Josephson device having an overlayer structure with improved thermal stability

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60231375A (en) * 1984-04-26 1985-11-16 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Superconductive transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60231375A (en) * 1984-04-26 1985-11-16 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Superconductive transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02192777A (en) * 1989-01-20 1990-07-30 Sanyo Electric Co Ltd Superconductor transistor
US5477061A (en) * 1990-09-20 1995-12-19 Fujitsu Limited Josephson device having an overlayer structure with improved thermal stability

Also Published As

Publication number Publication date
JPH0740612B2 (en) 1995-05-01

Similar Documents

Publication Publication Date Title
JPH03228384A (en) Superconducting element
JPS6332974A (en) Superconducting semiconductor junction element and its manufacture
JP3020524B2 (en) Oxide superconducting element
JP2500302B2 (en) Superconducting element and superconducting circuit
JPH04275470A (en) Product composed of superconductor/insulator structure and manufacture of said product
JP3216089B2 (en) Superconducting device manufacturing method and superconducting transistor using the same
JP2680960B2 (en) Superconducting field effect device and method of manufacturing the same
JPS62274680A (en) Superconductor semiconductor junction device
JPH03166776A (en) Tunnel junction element and manufacture thereof
JP2614939B2 (en) Superconducting element and fabrication method
JPH06101594B2 (en) Superconducting / semiconductor junction device
JP2950958B2 (en) Superconducting element manufacturing method
JP2641976B2 (en) Superconducting element and fabrication method
JPH03275504A (en) Oxide superconductor thin film and its production
JP2680959B2 (en) Superconducting field effect device and method of manufacturing the same
JP2599498B2 (en) Superconducting element and fabrication method
JP3249370B2 (en) Superconducting device
JPH06310768A (en) Superconducting base transistor
JPS63318176A (en) Manufacture of oxide superconductive junction
Yamamori et al. Microwave characteristics of NbN/NbNx/NbN Josephson junctions for quantum voltage standards
JPH02273975A (en) Superconducting switching element
JPH05226709A (en) Superconductive element and its manufacture
JPH0548158A (en) Manufacture of josephson element
JPH03119771A (en) Superconducting three-terminal element
JPH0249481A (en) Oxide josephson junction device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees