JPS63316532A - Drop inserting repeater system - Google Patents
Drop inserting repeater systemInfo
- Publication number
- JPS63316532A JPS63316532A JP15122987A JP15122987A JPS63316532A JP S63316532 A JPS63316532 A JP S63316532A JP 15122987 A JP15122987 A JP 15122987A JP 15122987 A JP15122987 A JP 15122987A JP S63316532 A JPS63316532 A JP S63316532A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- channel
- clock
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000003780 insertion Methods 0.000 abstract description 6
- 230000037431 insertion Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は光フアイバケーブル等の伝送路における中継器
での伝送信号の分岐挿入方式に関し、特にビットインタ
ーリーブ多重された複数のデータチャンネルのうち、特
定のチャンネルのみにアクセスする方式に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method for adding/dropping transmission signals at a repeater in a transmission line such as an optical fiber cable. This relates to a method of accessing only channels.
従来の技術
従来、この種のドロップ・インサート中継器方式の一例
は第2図に示すように、伝送路からの入力信号をデータ
とクロックとの信号に分離する受信器201と、このデ
ータ信号をn本の原信号に戻す多重分離回路202と、
分離された信号を所定の位置に入れ替えるスイッチ20
3と、特定のチャンネルの同期をとる同期回路204と
、データを選択するセレクタ205と、n本の信号を同
期多重する多重化回路206と、この多重化されたデー
タ信号およびクロック信号を伝送路に出力する送信器2
07とからなるものであった。BACKGROUND OF THE INVENTION Conventionally, an example of this type of drop-insert repeater system, as shown in FIG. 2, includes a receiver 201 that separates an input signal from a transmission line into data and clock signals, and a demultiplexing circuit 202 that returns n original signals;
Switch 20 for switching the separated signal to a predetermined position
3, a synchronization circuit 204 that synchronizes a specific channel, a selector 205 that selects data, a multiplexing circuit 206 that synchronously multiplexes n signals, and a transmission path for transmitting the multiplexed data signal and clock signal. Transmitter 2 outputs to
It consisted of 07.
したがって、上述した従来のドロップ・インサート方式
では、受信器201と送信器207との間がn本の原信
号線で接続されることになるため、ハード構成上大型化
せざるを得す、特に受信器201と送信器207とが一
体になっていない中継器では、nの数に限界があるとい
う欠点があった。また伝送信号の多重数が変わった場合
には、殆んど全部のハードウェアを変更しなくてはなら
ないという欠点があった。Therefore, in the conventional drop insert method described above, the receiver 201 and the transmitter 207 are connected by n original signal lines, which inevitably increases the size of the hardware configuration. A repeater in which the receiver 201 and the transmitter 207 are not integrated has the disadvantage that there is a limit to the number of n. Furthermore, when the number of multiplexed transmission signals changes, almost all the hardware has to be changed.
発明が解決しようとする問題点
本発明の目的は、上記の欠点、すなわち受信器と送信器
との間を多重のために使用されるn本の原信号線で接続
しなくてはならず、大型化され、また多重化数nが変っ
た場合に、装置の変更が大部分にわたって行われなくて
はならないという問題点を解決したドロップ・インサー
ト中継方式を提供することにある。Problems to be Solved by the Invention The purpose of the present invention is to solve the above-mentioned drawbacks, namely, that the receiver and the transmitter must be connected by n original signal lines used for multiplexing. It is an object of the present invention to provide a drop-insert relay system which solves the problem that most of the equipment must be changed when the system is enlarged and the number of multiplexes n changes.
問題点を解決するための手段
回路の受信器、送信器および同期回路と、この同期回路
からの同期信号を歯抜けにする手段と、この出力とクロ
ックとにより位相が制御されるn分周器の同期クロック
を用いて特定チャンネルのデータを分岐したり、または
新しいデータを挿入する手段とを設けた構成を採用する
ものである。Means for Solving the Problems: A receiver, a transmitter, and a synchronization circuit in the circuit, a means for making the synchronization signal from the synchronization circuit sharp, and an n frequency divider whose phase is controlled by the output and the clock. The system employs a configuration that includes means for branching data of a specific channel or inserting new data using the synchronized clock of the channel.
作用
本発明は上述のように構成したので、受信器は伝送路か
らの入力信号をデータ信号、クロック信号に分離し、ク
ロック信号は同期回路から歯抜けにされた信号とによっ
てn分周器の位相を制御し、特定チャンネルのデータを
n分周器の同期クロックで分岐したり、また新しいデー
タを挿入するようにする。Operation Since the present invention is constructed as described above, the receiver separates the input signal from the transmission line into a data signal and a clock signal, and the clock signal is divided into the n frequency divider by the signal cut out from the synchronization circuit. By controlling the phase, data of a specific channel can be branched using the synchronous clock of the n frequency divider, or new data can be inserted.
実施例 次に本発明の実施例について図面を参照して説明する。Example Next, embodiments of the present invention will be described with reference to the drawings.
本発明の一実施例をブロック回路図で示す第1図を参照
すると、本発明のドロップ・インサート中継回路は、従
来からある受信器101と、送信器110と、同期回路
105と、新たにこの同期回路105からの同期信号を
歯抜けにするモノマルチ106と、このモノマルチ10
6の出力と受信器101で分離されたクロック信号12
とを合成するゲート102と、この出力によって位相が
制御される11分周器103と、このn分周器103の
出力をクロックとして受信器101で分離されたデータ
信号から特定チャンネルを分岐するD型フリップフロッ
プ104と、新しいデータを挿入するだめのセレクタ1
07とモノマルチ108とゲート109とからなる挿入
手段とからなっている。Referring to FIG. 1, which shows a block circuit diagram of an embodiment of the present invention, the drop-insert relay circuit of the present invention includes a conventional receiver 101, a transmitter 110, a synchronization circuit 105, and a new one. A mono multi 106 that makes the synchronization signal from the synchronization circuit 105 sharp, and this mono multi 10
6 and the clock signal 12 separated by the receiver 101
11 frequency divider 103 whose phase is controlled by this output, and D which branches a specific channel from the data signal separated by the receiver 101 using the output of this n frequency divider 103 as a clock. type flip-flop 104 and selector 1 for inserting new data
07, a monomulti 108, and an insertion means consisting of a gate 109.
次に本実施例の動作について第1図を用いて説明する。Next, the operation of this embodiment will be explained using FIG.
まず受信器101は伝送路よシ入力された光信号などを
データ(DATA)信号11およびクロック(CLK)
信号12として出力する。クロック信号12はゲート1
02を経てn分周器103を駆動する。n分周されたク
ロックはD型フリップフロップ104を動作させ、nチ
ャンネルのりちのいずれかのチャンネルを分岐し、同期
回路105へ送る。同期回路105はこれが所望のチャ
ンネルか否かを調べ、もし違っているときはチャンネル
シフト要求を出す。モノマルチ106は伝送信号1ビッ
ト分のパルスを発生してゲート102の出力のクロック
を歯抜けにする。このループは同期回路105が同期を
とれるまで続く。First, the receiver 101 receives optical signals inputted through the transmission path as a data (DATA) signal 11 and a clock (CLK).
Output as signal 12. Clock signal 12 is gate 1
02 to drive the n frequency divider 103. The n-divided clock operates the D-type flip-flop 104, branches one of the n channels, and sends it to the synchronization circuit 105. The synchronization circuit 105 checks whether this is the desired channel or not, and if not, issues a channel shift request. The monomulti 106 generates a pulse equivalent to one bit of the transmission signal to make the clock output from the gate 102 toothless. This loop continues until the synchronization circuit 105 can achieve synchronization.
一方データの挿入はセレクタ107とモノマルチ108
とによって行なわれる。ゲート109は同期がとれてい
ない状態において誤った位置に新しいデータが挿入され
るのを防ぐものであシ、セレクタ107の出力信号は送
信器110により伝送路へ送出される。入力信号をただ
モニタする場合には、セレクタ107.モノマルチ10
8およびゲート109は省略することができる。On the other hand, data insertion is done by selector 107 and monomulti 108
This is done by The gate 109 prevents new data from being inserted at an incorrect position in an unsynchronized state, and the output signal of the selector 107 is sent to the transmission line by the transmitter 110. When simply monitoring the input signal, selector 107. mono multi 10
8 and gate 109 can be omitted.
したがって、n多重された高速信号ftn本に分離する
ことなく、n分周の同期クロックにより直接特定データ
チャンネルが割当てられたタイムスロットから読み取る
ことができ、大型化が避けられ、効率のよい装置となる
という利点がある。Therefore, without separating into n multiplexed high-speed signals ftn, it is possible to directly read from the time slot to which a specific data channel is assigned using the n-divided synchronous clock, which avoids increasing the size and makes the device more efficient. It has the advantage of being
また、このn分周の同期クロックは特定のデータチャン
ネルに新たな信号を挿入する仁とにも利用される。一般
的には分岐、挿入は同一チャンネルで行なわれるが、挿
入クロックをシフトさせれば任意のチャンネルへの挿入
ができる。また多重数nが変わっても、n分周器のみを
取シ替えるだけで、他のハードウェアは殆んどそのまま
利用できるという利点がある。This n-divided synchronous clock is also used to insert a new signal into a specific data channel. Generally, branching and insertion are performed in the same channel, but by shifting the insertion clock, insertion into any channel is possible. Furthermore, even if the multiplexing number n changes, there is an advantage that only the n frequency divider needs to be replaced, and most of the other hardware can be used as is.
発明の効果
以上に説明したように、本発明によれば、クロ、り情報
を歯抜けにする手段と、n分周器と、特定のチャンネル
のみを伝送信号から直接分岐および挿入する手段とを有
するようにすることにより、効率よく多重信号のうちの
特定の信号のみを分岐し、また挿入することができる。Effects of the Invention As explained above, according to the present invention, a means for eliminating black and white information, an n frequency divider, and a means for directly branching and inserting only a specific channel from a transmission signal are provided. By having such a configuration, it is possible to efficiently drop or insert only a specific signal from a multiplexed signal.
特に基本信号を同期多重して高速伝送する光フアイバケ
ーブル伝送において、低コストで柔軟性の高いドロップ
・インサート中継器を実現することができるという効果
がある。Particularly in optical fiber cable transmission in which basic signals are synchronously multiplexed and transmitted at high speed, it is possible to realize a drop insert repeater with low cost and high flexibility.
第1図は本発明の一実施例のブロック図、第2図は従来
の一般的なドロップ・インサート中継器のプロ、り図で
ある。
11・・・・・・データ信号(DATA)、12・・・
・・−クロック信号(CLK)、101・・・・・・受
信器、102・−・・・−ゲート、lO3・・・・・・
n分周器、104・・・・・・Dフリップフロップ、1
05・・・・・・同期回路、106・−・・・・モノマ
ルチ、107・・・・・・セレクタ、108・・・・・
・モノマルチ、109・・・・・・ゲート、110・・
・・・・送信器。FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a diagram of a conventional general drop-insert repeater. 11... Data signal (DATA), 12...
...-Clock signal (CLK), 101...Receiver, 102...-Gate, lO3...
n frequency divider, 104...D flip-flop, 1
05... Synchronous circuit, 106... Mono multi, 107... Selector, 108...
・Mono multi, 109...Gate, 110...
...Transmitter.
Claims (1)
回路と、同期回路と、送信器などを有し、同期した伝送
データを順次配列するビットインターリーブ方式による
n多重化伝送信号をn本の原信号に分離して特定チャン
ネルのデータの分岐挿入を行うドロップ・インサート中
継器方式において、前記多重分離回路と入替えスイッチ
と多重化回路とを排除し、前記伝送信号のクロック情報
を一部歯抜けにする手段と、この手段により位相制御さ
れるn分周器とこのn分周器の出力クロックを用いて前
記伝送信号中から特定のチャンネルのみを直接分岐した
り、または必要に応じて特定のチャンネルのみに新たな
データを直接挿入する手段とを設けたことを特徴とする
ドロップ・インサート中継方式。It has a receiver, a demultiplexing circuit, a switching switch, a multiplexing circuit, a synchronization circuit, a transmitter, etc., and transmits n multiplexed transmission signals using a bit interleaving method that sequentially arranges synchronized transmission data. In the drop-insert repeater method that separates the original signal and adds/drops data of a specific channel, the demultiplexing circuit, exchange switch, and multiplexing circuit are eliminated, and some of the clock information of the transmission signal is omitted. means to directly branch only a specific channel from the transmission signal using the n frequency divider whose phase is controlled by this means and the output clock of the n frequency divider, or to branch only a specific channel as necessary. A drop insert relay method characterized by providing a means for directly inserting new data only into a channel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15122987A JPS63316532A (en) | 1987-06-19 | 1987-06-19 | Drop inserting repeater system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15122987A JPS63316532A (en) | 1987-06-19 | 1987-06-19 | Drop inserting repeater system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63316532A true JPS63316532A (en) | 1988-12-23 |
Family
ID=15514068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15122987A Pending JPS63316532A (en) | 1987-06-19 | 1987-06-19 | Drop inserting repeater system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63316532A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6460035A (en) * | 1987-08-31 | 1989-03-07 | Fujitsu Ltd | Branching/inserting circuit |
JPH0897794A (en) * | 1994-09-28 | 1996-04-12 | Nec Corp | Method and device for data selection |
JPH0897793A (en) * | 1994-09-27 | 1996-04-12 | Nec Corp | Data multiplexer |
-
1987
- 1987-06-19 JP JP15122987A patent/JPS63316532A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6460035A (en) * | 1987-08-31 | 1989-03-07 | Fujitsu Ltd | Branching/inserting circuit |
JPH0897793A (en) * | 1994-09-27 | 1996-04-12 | Nec Corp | Data multiplexer |
JPH0897794A (en) * | 1994-09-28 | 1996-04-12 | Nec Corp | Method and device for data selection |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4107469A (en) | Multiplex/demultiplex apparatus | |
JPH0767099B2 (en) | Digital wideband signal transmission method | |
US5550874A (en) | Clock synchronizing circuit of data transmission system | |
EP0334357B1 (en) | Pulse insertion circuit | |
KR860001259B1 (en) | Synchronization apparatus in transmitting information on a simplex bus | |
US8711889B2 (en) | Asynchronous line interface rate adaptation to the physical layer with synchronous lines at the connection layer | |
JPH0317422B2 (en) | ||
US4811341A (en) | Hierarchical data transmission system | |
JP2915216B2 (en) | Optical switching device | |
JPS63316532A (en) | Drop inserting repeater system | |
US4500992A (en) | Synchronizing arrangement | |
JPH06292246A (en) | Optical cross connection system | |
WO1995010899A1 (en) | Forming a higher hierarchy level signal in a synchronous digital communication system | |
CA2456086C (en) | Telecommunications network | |
KR100263383B1 (en) | Add/drop unit in a fiber loop carrier system | |
KR100243696B1 (en) | Optical add-drop multiplexer equipment | |
RU2033695C1 (en) | Multichannel transceiver with time division of digital asynchronous channels | |
JPH01144752A (en) | System for transmitting digital data | |
JP3036856B2 (en) | Line adapter device | |
JPH02121541A (en) | Channel access system | |
KR950006602B1 (en) | Synchronizing ad-drop transmitter | |
KR100201331B1 (en) | A remote loop-back circuit using a v4 byte in a synchronous multiplexer | |
EP0018453A1 (en) | Synthesis arrangements for use in digital data transmission systems | |
KR0126846B1 (en) | A multiplexing apparatus of stm-4 | |
JPH0429429A (en) | Channel identifying method for time division multiplex transmission equipment |