JPS63313917A - Pulse count processor - Google Patents
Pulse count processorInfo
- Publication number
- JPS63313917A JPS63313917A JP14962787A JP14962787A JPS63313917A JP S63313917 A JPS63313917 A JP S63313917A JP 14962787 A JP14962787 A JP 14962787A JP 14962787 A JP14962787 A JP 14962787A JP S63313917 A JPS63313917 A JP S63313917A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing device
- time
- hour
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008676 import Effects 0.000 claims 1
- 230000004913 activation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、プラントからのパルスデータを加算処理す
るパルスカウント処理装置に関し、特に不正データを排
除して正確な加算処理が行なえるパルスカウント処理装
置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a pulse count processing device that performs addition processing on pulse data from a plant, and in particular to a pulse count processing device that can eliminate fraudulent data and perform accurate addition processing. Regarding equipment.
[従来の技術]
第3図は従来のパルスカウント処理装置のブロック構成
図であり、同図において従来のパルスカウント処理装置
は、外部信号を積算する一次処理装置(1)と、該一次
処理装置(1)の処理結果に基づいて1時間を単位とし
た毎正時データを作成し、画面表示、帳票処理を行なう
二次処理装置(2)と、該二次処理装置(2)と一次処
理装置とを結合する伝送路(3) と、表示及び帳票の
処理を行なうCRT (4)、タイプライタ(5)とを
備える構成である。[Prior Art] FIG. 3 is a block diagram of a conventional pulse count processing device. In the figure, the conventional pulse count processing device includes a primary processing device (1) that integrates external signals, and A secondary processing device (2) that creates data every hour on the hour based on the processing results of (1), displays it on the screen, and processes the forms; The configuration includes a transmission line (3) that connects the device to the computer, a CRT (4) for displaying and processing forms, and a typewriter (5).
上記一次処理装置(1)は、例えばプラント等から送出
される外部信号のパルスを検出するパルス検出器(11
)と、該パルス検出器(11)の検出結果に基づいてパ
ルスを000〜999まで繰り返しエンドレスに加算す
るカウンタ(12)とを備える構成である。The primary processing device (1) includes a pulse detector (11) that detects pulses of an external signal sent from a plant or the like.
) and a counter (12) that repeatedly adds pulses from 000 to 999 endlessly based on the detection results of the pulse detector (11).
上記二次処理装置(2)は、上記カウンタ(12)のパ
ルス加算結果を現正時データとして格納する現正時デー
タメモリ(21)と、前回のデータを格納する前正時デ
ータメモリ(22)と、上記現正時データメモリ(21
)に格納された現正時データを1時間に1回の割合で起
動を出力する時計カウンタ(23)と、該時計カウンタ
(23)の起動出力に基づいて現正時データと前正時デ
ータの差分処理を行なう差分データ処理部(24)と、
該差分データ処理部(24)の差分処理に基づいて処理
された、毎正時データを格納する毎正時データメモリ(
27)と、該毎正時データメモリ(27)に格納された
毎正時データを上記時計カウンタ(23)の起動出力に
基づいて画面表示処理を行なう画面表示処理部(28)
と、該画面表示処理部(28)と同様に帳票処理を行な
う帳票処理部(29)とを備える構成である。The secondary processing device (2) includes a current hour data memory (21) that stores the pulse addition result of the counter (12) as current hour data, and a previous hour data memory (22) that stores the previous hour data. ) and the current hour data memory (21
), which outputs the current hour data stored in the clock counter (23) at a rate of once an hour; a differential data processing unit (24) that performs differential processing;
Every hour data memory (
27), and a screen display processing unit (28) that performs screen display processing of the hourly data stored in the hourly data memory (27) based on the activation output of the clock counter (23).
and a form processing section (29) that performs form processing similarly to the screen display processing section (28).
次に上記構成に基づ〈従来装置の動作について説明する
。Next, the operation of the conventional device will be explained based on the above configuration.
まず一次処理装置(1)に於て、外部のパルス信号を検
出器(11)で検出し、カンウタ02)のデータをカウ
ントアツプする。First, in the primary processing device (1), an external pulse signal is detected by the detector (11), and the data of the counter 02) is counted up.
このカウンタ(12)の情報は、二次処理装置(2)へ
伝送路(3)を経由して、伝達される。Information on this counter (12) is transmitted to the secondary processing device (2) via the transmission path (3).
二次処理装置(2)に於て、時計カウンタ(23)は、
毎正時に差分データ処理部(24)を起動する。In the secondary processing device (2), the clock counter (23) is
The differential data processing unit (24) is activated every hour on the hour.
この差分データ処理部(24)は、カウンタ(12)を
現正時データメモリ(21)に読込み、前正時データメ
モリ(22)との差をとって、毎正時データメモリ(2
7)に書込んで記憶する。This differential data processing section (24) reads the counter (12) into the current hour data memory (21), calculates the difference from the previous hour data memory (22), and calculates the difference between the counter (12) and the previous hour data memory (22).
7) and store it.
また、時計カウンタ(23)は、CRT (4)への表
示処理を行なう画面表示処理部(28)、タイプライタ
(5)への印字処理を行なう帳票処理部(29)を起動
して、毎正時データメモリ(27)より毎正時データを
外部出力する。The clock counter (23) also activates the screen display processing section (28) that performs display processing on the CRT (4) and the form processing section (29) that performs printing processing on the typewriter (5). Every hour data is outputted from the hour data memory (27) to the outside.
[発明が解決しようとする問題点]
従来のパルスカウント処理装置は、以上のように構成さ
れているので、一次処理装置の故障かあるいはメンテナ
ンスでカウンタがOなとの正常なデータと異なる値にな
ったときは、二次処理装置内の毎正時データが不正デー
タになってしまう問題点があった。[Problems to be Solved by the Invention] Since the conventional pulse count processing device is configured as described above, the counter may change to a value different from normal data such as O due to a failure of the primary processing device or due to maintenance. When this happens, there is a problem that every hour data in the secondary processing device becomes invalid data.
この発明は上記のような問題点を解消するためになされ
たもので、一次処理装置の異常に際しても、二次処理装
置内の毎正時データが不正データにならないパルスカウ
ント処理装置を得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and aims to provide a pulse count processing device in which every hour data in the secondary processing device does not become invalid data even in the event of an abnormality in the primary processing device. purpose.
[問題点を解決するための手段]
この発明に係るパルスカウント処理装置は、プラントか
らのパルスデータがサイクリックに一次処理装置にて加
算処理された加算パルスデータを1分以内の範囲内で積
算して現正時データを作成し、前回の現正時データと今
回の現正時データとの差分を求め、この差分データと予
め定められたリミットデータとを比較し、上記差分デー
タが小さい値の場合にのみ上記二次処理装置でデータの
取込み処理を行なう構成である。[Means for Solving the Problems] The pulse count processing device according to the present invention integrates added pulse data obtained by cyclically adding pulse data from a plant in a primary processing device within a range of one minute. to create current hour data, find the difference between the previous current hour data and the current current hour data, compare this difference data with predetermined limit data, and determine if the difference data is a smaller value. The configuration is such that the data acquisition process is performed by the secondary processing device only in this case.
[作 用]
この発明における差分データは正常値のときは、リミッ
トデータ以下の数カウントの値が得られ、一次処理装置
の異常時には、リミットデータを越えるかOになること
が予想されるため、一次処理装置の異常時間帯は毎正時
データを0にすることができ、二次処理装置に異常デー
タの取込みを防止する。[Function] When the difference data in this invention is a normal value, a value of several counts below the limit data is obtained, and when the primary processing device is abnormal, it is expected that it will exceed the limit data or become O. During the abnormal time period of the primary processing device, the data can be set to 0 every hour on the hour, thereby preventing the secondary processing device from receiving abnormal data.
[実施例]
以下、この発明の一実施例を第1図及び第2図に基づい
て説明する。[Example] Hereinafter, an example of the present invention will be described based on FIGS. 1 and 2.
上記第1図に本実施例装置の構成ブロック図を示し、同
図において本実施例に係るパルスカンウド処理装置は、
前記第3図に示す従来装置の構成に、予め差分データの
限界が設定されたリミットデータが格納されるリミット
データメモリ(25)と、上記差分データがリミットデ
ータより小さい値である場合に差分データをカウント値
に加算する積算カウンタ(26)とを追加して構成され
る。The configuration block diagram of the apparatus of this embodiment is shown in FIG.
The configuration of the conventional device shown in FIG. 3 includes a limit data memory (25) in which limit data in which the limit of differential data is set in advance is stored, and a limit data memory (25) that stores the limit data when the differential data is a smaller value than the limit data. It is configured by adding an integration counter (26) that adds the value to the count value.
また本実施例装置における時計カウンタ(23)は、前
記従来装置の時計カウンタ(23)が1時間に1回だけ
差分データ処理部(24)に起動を出力していたのに対
し、10秒間に1回の割合で差分データ処理部(24)
に起動を出力する。In addition, the clock counter (23) in the device of this embodiment outputs activation to the differential data processing unit (24) only once every hour, whereas the clock counter (23) in the conventional device outputs activation to the differential data processing unit (24) only once every hour. Differential data processing unit (24) at a rate of once
Outputs startup to .
さらに、差分データ処理部(24)は、前記従来装置と
同様に現正時データと前回の正時データとの差分を求め
る他に、この差分データとリミットデータメモリ(25
)に格納されるリミットデータとの比較を行ない、この
比較結果に基づいて、毎正時データメモリ(27)、画
面表示処理部(28)、帳票処理部(29)に対し起動
出力信号を送出する。Further, in addition to calculating the difference between the current hourly data and the previous hourly data as in the conventional device, the differential data processing unit (24) also calculates the difference between the current hourly data and the previous hourly data.
), and based on the comparison result, a start output signal is sent to the data memory (27), screen display processing section (28), and form processing section (29) every hour on the hour. do.
次に上記構成に基づく本実施例装置の動作について説明
する。Next, the operation of the apparatus of this embodiment based on the above configuration will be explained.
第2図はプログラムによる本実施例の動作フローチャー
トであり、時計カウンタ(23)から差分データ処理部
(24)が起動された後の毎正時データを作成するまで
のプロセスである。FIG. 2 is a flowchart of the operation of this embodiment according to the program, and shows the process from the clock counter (23) to the creation of data every hour after the differential data processing section (24) is activated.
まず、一次処理装置(1)のカウンタ(22)を二次処
理装置(2)内の現正時データメモリ(21)へ入力す
る(ステップl)、この現正時データと前正時データメ
モリ(22)に格納された前回の正時データとの差をデ
ータ処理部(24)にてとる(ステップ2)。リミット
データメモリ(25)に予め設定したリミットデータと
(ステップ2)における差分データ処理部(24)の差
分データとを比較しくステップ3)、リミット値≧差分
データであるときには積算カウンタ(26)のカウント
値に差分データを加算する(ステップ4)。First, the counter (22) of the primary processing device (1) is input to the current hour data memory (21) in the secondary processing device (2) (step l), and this current hour data and the previous hour data memory are input. The data processing unit (24) calculates the difference from the previous hourly data stored in (22) (step 2). Compare the limit data preset in the limit data memory (25) with the difference data of the difference data processing section (24) in (Step 2) (Step 3), and when the limit value ≧ difference data, the integration counter (26) Difference data is added to the count value (step 4).
上記時計カウンタ(23)により起動された時刻が正時
であるかを判定し、正時でないときは処理を終了する。The clock counter (23) determines whether the activated time is on the hour, and if it is not on the hour, the process is terminated.
この結果毎正時データが作成され毎正時データメモリ(
27)に書込まれ(ステップ6)、積算カウント値を0
”クリアしくステップ7)、次回の起動から新しい時刻
データ処理が可能になる。As a result, every hour data is created and every hour data memory (
27) (step 6), and the cumulative count value is set to 0.
``Clearly Step 7) New time data processing will be possible from the next startup.
なお上記実施例では、リミットデータを二次処理装置内
部に持つ構成としているが、外部から接点で受取る様に
構成することもできる。In the above embodiment, the limit data is stored inside the secondary processing device, but it can also be configured to be received from the outside through a contact point.
また、リミットデータはプラント一括で1つに設定する
ことも、信号毎に複数設定することもできる。Moreover, one limit data can be set for the entire plant, or a plurality of limit data can be set for each signal.
[発明の効果]
以上のように、この発明によれば、時計カウンタからの
起動インターバルを短くして、パルスのカウント値が数
カウントの差分値を得られるようにし、その差分データ
をあらかじめ設定したリミットデータと比較したのち積
算して毎正時データを得るようにしたので、不正データ
を排除して正確な加算処理が行なえる効果を奥する。[Effects of the Invention] As described above, according to the present invention, the activation interval from the clock counter is shortened so that the pulse count value can obtain a differential value of several counts, and the differential data is set in advance. Since data is obtained every hour on the hour by integrating after comparing with limit data, the effect of eliminating incorrect data and performing accurate addition processing is enhanced.
第1図はこの発明の一実施例に係る構成ブロック図、第
2図は第1図に記載の実施例における動作フローチャー
ト、第3は従来装置の構成ブロック図を示す。
(1)ニー次処理装置、(2)二次処理装置、(3):
伝送路、 (4): CRT、(5):タイプライ
タ、(12):カウンタ、(23):時計カウンタ、
(24):差分データ処理部、
(25): リミットデータメモリ。
なお、各図中、同一符号は同−又は相当部分を示す。FIG. 1 is a block diagram of the configuration of an embodiment of the present invention, FIG. 2 is a flow chart of the operation of the embodiment shown in FIG. 1, and FIG. 3 is a block diagram of the configuration of a conventional device. (1) Secondary processing device, (2) Secondary processing device, (3):
Transmission path, (4): CRT, (5): Typewriter, (12): Counter, (23): Clock counter, (24): Differential data processing unit, (25): Limit data memory. In each figure, the same reference numerals indicate the same or corresponding parts.
Claims (2)
ータの加算処理を行なう一時処理装置と該一次処理装置
にて加算処理された結果を帳票印字あるいは画面表示を
行なう二次処理装置とを備えるパルスカウント処理装置
において、上記一次処理装置にて加算処理された加算パ
ルスデータを1分以内の範囲内で積算して現正時データ
を作成し、前回の現正時データと今回の現正時データと
の差分を求め、この差分データと予め定められたリミッ
トデータとを比較し、上記差分データが小さい値の場合
にのみ上記二次処理装置でデータの取込み処理を行なう
構成としたことを特徴とするパルスカウント処理装置。(1) Pulse counter equipped with a temporary processing device that cyclically adds pulse data from the plant and a secondary processing device that prints out the results of the addition processing in the primary processing device or displays them on a screen. The processing device integrates the added pulse data added by the primary processing device within a range of one minute to create current hour data, and combines the previous current hour data with the current current hour data. and compares this difference data with predetermined limit data, and only when the difference data is a small value, the secondary processing device performs data import processing. Pulse count processing device.
で行なう構成としたことを特徴とする特許請求の範囲第
1項に記載のパルスカウント処理装置。(2) The pulse count processing device according to claim 1, wherein the current time data is integrated once every 10 seconds.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14962787A JPS63313917A (en) | 1987-06-16 | 1987-06-16 | Pulse count processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14962787A JPS63313917A (en) | 1987-06-16 | 1987-06-16 | Pulse count processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63313917A true JPS63313917A (en) | 1988-12-22 |
Family
ID=15479356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14962787A Pending JPS63313917A (en) | 1987-06-16 | 1987-06-16 | Pulse count processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63313917A (en) |
-
1987
- 1987-06-16 JP JP14962787A patent/JPS63313917A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5157699A (en) | Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input | |
US5253224A (en) | Method and electrical system for recording and processing time-related date | |
JPS63313917A (en) | Pulse count processor | |
JPS59115124A (en) | Electric discharge machining device | |
JP2587474B2 (en) | Plant abnormality sign detection device | |
JPS5948607A (en) | Position detecting circuit for mobile machine | |
JPH09294219A (en) | Measurement device for horizontal synchronizing signal frequency | |
JP3224554B2 (en) | Schedule control device | |
JPH04283840A (en) | Diagnostic method for information processor | |
JPH09114541A (en) | Interruption generation time confirming circuit and processor | |
JPH0365739A (en) | Control device | |
JPS62288519A (en) | Flow rate measuring device | |
JPS59108101A (en) | Backup system of pulse integrating system | |
SU877549A1 (en) | System for data processing with checking | |
JPH02257021A (en) | Method for setting instrumental error of electronic display type gas meter | |
JP2002181968A (en) | Time timer | |
JPS58103017A (en) | Time counting device | |
JPH05189271A (en) | Detecting device for abnormality of central processing unit | |
JPS5845054B2 (en) | Watchdog timer error relief method | |
JPH02230339A (en) | System for displaying alarm generation time | |
JP2003058245A (en) | Monitoring and controlling device | |
JPS626262B2 (en) | ||
JPS5812035A (en) | Detection circuit for clock signal malfunction | |
JPS60262252A (en) | Monitor system for runaway of microprocessor | |
JPH0239296A (en) | Environmental abnormality monitor device |