JPS63312724A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPS63312724A JPS63312724A JP62147950A JP14795087A JPS63312724A JP S63312724 A JPS63312724 A JP S63312724A JP 62147950 A JP62147950 A JP 62147950A JP 14795087 A JP14795087 A JP 14795087A JP S63312724 A JPS63312724 A JP S63312724A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- reference voltage
- amplifier
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 17
- 230000001360 synchronised effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周波数シンセサイザに関し、特に低雑音化が要
求される周波数シンセサイザに関する。
求される周波数シンセサイザに関する。
従来、この種の周波数シンセサイザは、例えば第３図に
示すように、電圧制御発振器（ＶＣＯ）１と、このｖｃ
ｏｉの出力信号を分周するカウンタ２と、位相比較器３
と、基準発振器４と、増幅器５とにより構成されていた
。この構成によれば、ＶＣＯＩの出力信号はカウンタ２
により分周されて位相比較器３に加えられる。位相比較
器３はカウンタ２の出力信号と基準発振器４の出力信号
とを位相比較し、両者の位相差に比例した制御信号を出
力する。この制御信号は増幅器５により増幅されＶＣＯ
Ｌの制御端子に加わり、ｖｃｏｔの出力信号の位相を制
御する。
示すように、電圧制御発振器（ＶＣＯ）１と、このｖｃ
ｏｉの出力信号を分周するカウンタ２と、位相比較器３
と、基準発振器４と、増幅器５とにより構成されていた
。この構成によれば、ＶＣＯＩの出力信号はカウンタ２
により分周されて位相比較器３に加えられる。位相比較
器３はカウンタ２の出力信号と基準発振器４の出力信号
とを位相比較し、両者の位相差に比例した制御信号を出
力する。この制御信号は増幅器５により増幅されＶＣＯ
Ｌの制御端子に加わり、ｖｃｏｔの出力信号の位相を制
御する。
上述した従来の周波数シンセサイザは、カウンタ２を用
いているため、カウンタ２の分周数Ｎだけ位相同期ルー
プのループゲインが低下する。即ち、ループゲインは、
カウンタ２のない位相同期ループに比べて１／Ｎとなる
。ＶＣＯＩの出力信号の位相雑音は、位相同期ループの
ループゲインすなわちループバンドが広いほど改善され
るが、ループゲインが１／Ｎとなるため、改善効果が小
さくなり、低雑音化が難しくなるという問題がある。
いているため、カウンタ２の分周数Ｎだけ位相同期ルー
プのループゲインが低下する。即ち、ループゲインは、
カウンタ２のない位相同期ループに比べて１／Ｎとなる
。ＶＣＯＩの出力信号の位相雑音は、位相同期ループの
ループゲインすなわちループバンドが広いほど改善され
るが、ループゲインが１／Ｎとなるため、改善効果が小
さくなり、低雑音化が難しくなるという問題がある。
本発明はループゲインの低下を防止して低雑音化を可能
にした周波数シンセサイザを提供することを目的として
いる。
にした周波数シンセサイザを提供することを目的として
いる。
〔問題点を解決するための手段］
本発明の周波数シンセサイザは、電圧制御発振器と、位
相基準を与える基準発振器と、電圧制御発振器及び基準
発振器の出力信号の位相差を検出するサンプリング位相
比較器と、このナンプリング位相比較器の出力を増幅す
る増幅器と、周波数選択信号に対応した基準電圧を発生
する基準電圧発生回路とを備え、増幅器と基準電圧発生
回路の各出力を加算した状態で電圧制御発振器に入力さ
せ、カウンタを用いることなく希望周波数を得るような
構成としている。
相基準を与える基準発振器と、電圧制御発振器及び基準
発振器の出力信号の位相差を検出するサンプリング位相
比較器と、このナンプリング位相比較器の出力を増幅す
る増幅器と、周波数選択信号に対応した基準電圧を発生
する基準電圧発生回路とを備え、増幅器と基準電圧発生
回路の各出力を加算した状態で電圧制御発振器に入力さ
せ、カウンタを用いることなく希望周波数を得るような
構成としている。
［実施例］
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図に示すように、この周波数シンセサイザは、ＶＣＯ
Ｌの出力信号の位相と、基準信号発振器４の出力信号の
位相をサンプリング位相比較器６によって位相比較する
ように構成し、このサンプリング位相比較器６からは位
相差に応じた制御信号が出力される。サンプリング位相
比較器６の出力信号は、増幅器７により増幅され、■Ｃ
０１の出力信号の位相を制御する。
１図に示すように、この周波数シンセサイザは、ＶＣＯ
Ｌの出力信号の位相と、基準信号発振器４の出力信号の
位相をサンプリング位相比較器６によって位相比較する
ように構成し、このサンプリング位相比較器６からは位
相差に応じた制御信号が出力される。サンプリング位相
比較器６の出力信号は、増幅器７により増幅され、■Ｃ
０１の出力信号の位相を制御する。
この増幅器７の出力とＶＣＯＩとの間には加算器８を介
挿し、この加算器８で基準電圧発生回路９から出力され
る基準電圧を前記増幅器７の出力に加算する。この基準
電圧発生回路９は、周波数選択信号に対応した基準電圧
を発生するように構成されている。
挿し、この加算器８で基準電圧発生回路９から出力され
る基準電圧を前記増幅器７の出力に加算する。この基準
電圧発生回路９は、周波数選択信号に対応した基準電圧
を発生するように構成されている。
したがって、前記サンプリング位相比較器６におけるサ
ンプリング次数をＮとすると、ｖｃｏｔの出力信号の周
波数ｒ。Ｕ、は、基小発振器４の出力信号の周波数をｆ
＊ＥＦとすると、次式で表される。
ンプリング次数をＮとすると、ｖｃｏｔの出力信号の周
波数ｒ。Ｕ、は、基小発振器４の出力信号の周波数をｆ
＊ＥＦとすると、次式で表される。
ｆ ＯＵＴ ＝ Ｎ Ｘ ｆ ＲＥＦ
即ち、サンプリング次数Ｎを制御することにより、周波
数を可変することができる。このサンプリング次数Ｎの
制御は、周波数選択信号によって基準電圧発生回路９の
出力電圧を制御することにより行なわれる。
数を可変することができる。このサンプリング次数Ｎの
制御は、周波数選択信号によって基準電圧発生回路９の
出力電圧を制御することにより行なわれる。
即ち、希望周波数で位相同期するときに必要とする制御
電圧を基準電圧発生回路９で発生し、これを基準電圧と
する。また増幅器７の出力電圧範囲は希望サンプリング
次数Ｎより１つ多い（Ｎ＋１）或いは１つ少ない（Ｎ−
１）次数で位相同期が起こらないように制限しておく。
電圧を基準電圧発生回路９で発生し、これを基準電圧と
する。また増幅器７の出力電圧範囲は希望サンプリング
次数Ｎより１つ多い（Ｎ＋１）或いは１つ少ない（Ｎ−
１）次数で位相同期が起こらないように制限しておく。
そして、加算器８においてこれら基準電圧と出力電圧を
加算してこれを制御電圧とすることにより、希望のサン
プリング次数でループが同期し、周波数シンセサイザが
構成される。
加算してこれを制御電圧とすることにより、希望のサン
プリング次数でループが同期し、周波数シンセサイザが
構成される。
したがって、この構成ではカウンタを使用していないた
め、ループゲインが低下されることはなく、位相同期ル
ープのループバンドを広帯域化して位相雑音を改善でき
る。
め、ループゲインが低下されることはなく、位相同期ル
ープのループバンドを広帯域化して位相雑音を改善でき
る。
第２図は本発明の他の実施例のブロック図であり、第１
図と同一部分には同一符号を付しである。
図と同一部分には同一符号を付しである。
この実施例では、加算器を用いる代わりに、基準同調用
の制御端子と微調用の制御端子を２つ設けたＶＣＯＩＡ
を用いており、一方の端子に増幅器７の出力を、他方の
端子に基準電圧発生回路９の出力を夫々入力させ、ＶＣ
ＯＩＡ内においてこれらを加算して発振を行うように構
成している。
の制御端子と微調用の制御端子を２つ設けたＶＣＯＩＡ
を用いており、一方の端子に増幅器７の出力を、他方の
端子に基準電圧発生回路９の出力を夫々入力させ、ＶＣ
ＯＩＡ内においてこれらを加算して発振を行うように構
成している。
この実施例においても、前記第１図の実施例と同様にカ
ウンタを使用することなく周波数シンセサイザを構成で
き、低雑音化を実現できる。
ウンタを使用することなく周波数シンセサイザを構成で
き、低雑音化を実現できる。
〔発明の効果］
以上説明したように本発明は、サンプリング位相比較器
の出力を増幅する増幅器と、周波数選択信号に対応した
基準電圧を発生する基準電圧発生回路の各出力を加算し
た状態で電圧制御発振器に入力させる構成としているの
で１、カウンタを用いることなく希望周波数を得ること
ができ、カウンタを使用することによるループゲインの
低下を防止でき、位相同期ループのループバンドを広帯
域化して低雑音化を実現できる効果があ石。
の出力を増幅する増幅器と、周波数選択信号に対応した
基準電圧を発生する基準電圧発生回路の各出力を加算し
た状態で電圧制御発振器に入力させる構成としているの
で１、カウンタを用いることなく希望周波数を得ること
ができ、カウンタを使用することによるループゲインの
低下を防止でき、位相同期ループのループバンドを広帯
域化して低雑音化を実現できる効果があ石。
第１図は本発明の周波数シンセサイザの−実施例のブロ
ック図、第２図は本発明の他の実施例のブロック図、第
３図は従来の周波数シンセサイザのブロック図である。 ■、ＩＡ・・・電圧制御発振器、２・・・カウンタ、３
・・・位相比較器、４・・・基準発振器、５・・・増幅
器、６・・・サンプリング位相比較器１，７・・・増幅
器、８・・・加算器、９・・・基準電圧発生回路。 、７′ 第１図 晃ず発坂器
ック図、第２図は本発明の他の実施例のブロック図、第
３図は従来の周波数シンセサイザのブロック図である。 ■、ＩＡ・・・電圧制御発振器、２・・・カウンタ、３
・・・位相比較器、４・・・基準発振器、５・・・増幅
器、６・・・サンプリング位相比較器１，７・・・増幅
器、８・・・加算器、９・・・基準電圧発生回路。 、７′ 第１図 晃ず発坂器
Claims (1)
- （１）電圧制御発振器と、位相基準を与える基準発振器
と、前記電圧制御発振器及び基準発振器の出力信号の位
相差を検出するサンプリング位相比較器と、このサンプ
リング位相比較器の出力を増幅する増幅器と、周波数選
択信号に対応した基準電圧を発生する基準電圧発生回路
とを備え、前記増幅器と基準電圧発生回路の各出力を加
算した状態で前記電圧制御発振器に入力させるよう構成
したことを特徴とする周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147950A JPS63312724A (ja) | 1987-06-16 | 1987-06-16 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62147950A JPS63312724A (ja) | 1987-06-16 | 1987-06-16 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63312724A true JPS63312724A (ja) | 1988-12-21 |
Family
ID=15441737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62147950A Pending JPS63312724A (ja) | 1987-06-16 | 1987-06-16 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63312724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0328834U (ja) * | 1989-07-27 | 1991-03-22 |
-
1987
- 1987-06-16 JP JP62147950A patent/JPS63312724A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0328834U (ja) * | 1989-07-27 | 1991-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010095537A (ko) | 듀티 싸이클 보정회로 및 방법 | |
| JPS6256689B2 (ja) | ||
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| JPH0993045A (ja) | 位相周波数検出回路 | |
| JPS63312724A (ja) | 周波数シンセサイザ | |
| US6914491B2 (en) | Controlling an oscillator or a phase-delay device in a phase-control circuit | |
| JPH01101733A (ja) | 周波数シンセサイザ | |
| JP2006186576A (ja) | 位相同期ループ形周波数シンセサイザ | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| JPS62146020A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0336114Y2 (ja) | ||
| JP2987173B2 (ja) | 位相ロックドループ回路 | |
| JPH02171026A (ja) | アナログｐｌｌ回路 | |
| JPH04344713A (ja) | 位相同期回路 | |
| JPH04324716A (ja) | 周波数シンセサイザ | |
| JPH02137518A (ja) | Ｖｃｏ制御回路 | |
| JPS60240215A (ja) | クロツク同期回路 | |
| JPH06252755A (ja) | 発振回路 | |
| JPS5846728A (ja) | 移相回路 | |
| JPH0229029A (ja) | 位相同期ループ回路 | |
| JPH04222118A (ja) | 位相同期発振器 | |
| JPH01143405A (ja) | アナログ型周波数分周器 | |
| JPH03113975A (ja) | クロック発生回路 | |
| JPS63123225A (ja) | 位相同期発振器 | |
| JPS6316717A (ja) | 周波数シンセサイザ |