JPS6331132A - Method for inspecting accuracy of pattern lithography - Google Patents
Method for inspecting accuracy of pattern lithographyInfo
- Publication number
- JPS6331132A JPS6331132A JP61176133A JP17613386A JPS6331132A JP S6331132 A JPS6331132 A JP S6331132A JP 61176133 A JP61176133 A JP 61176133A JP 17613386 A JP17613386 A JP 17613386A JP S6331132 A JPS6331132 A JP S6331132A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- pattern
- chip
- chips
- accuracy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000001459 lithography Methods 0.000 title 1
- 238000010894 electron beam technology Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 26
- 238000007689 inspection Methods 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 17
- 238000005304 joining Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Electron Beam Exposure (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明はパターン描画精度検査方法に関し、特にフォ
トマスク基板表面やウェハ表面のレジスト膜にエネルギ
ビームにより描画されるパターンの描画精度を、モニタ
チップ内のモニタパターンにより定量的に検査する方法
に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] This invention relates to a method for inspecting pattern drawing accuracy, and in particular, the drawing accuracy of a pattern drawn by an energy beam on a resist film on the surface of a photomask substrate or a wafer surface is checked using a monitor chip. The present invention relates to a method of quantitatively testing using a monitor pattern.
［従来の技術］
近年、半導体集積回路はますます高集積化され、高精度
化している。半導体集積回路の製作上、写真製版工程は
必要不可欠な工程であり、ますますその高精度化が要求
されている。[Background Art] In recent years, semiconductor integrated circuits have become increasingly highly integrated and highly accurate. The photolithography process is an essential process in the production of semiconductor integrated circuits, and increasingly high precision is required.
電子ビーム描画においては高精度なバターニングが可能
となり、レジストレーション精度、パターン描画精度が
改良されてきた。しかし、パターンの微細化、高集積化
に伴い、描画精度がさらに厳しく要求されるようになっ
てきている。In electron beam writing, highly accurate patterning has become possible, and registration accuracy and pattern writing accuracy have been improved. However, as patterns become finer and more highly integrated, drawing accuracy is increasingly required.
第７図は、従来のフォトマスク基板表面のレジスト膜に
電子ビームにより描画されたパターンの描画精度をモニ
タチップ内のモニタパターンにより検査する方法を説明
するための図である。FIG. 7 is a diagram for explaining a conventional method of inspecting the drawing accuracy of a pattern drawn on a resist film on the surface of a photomask substrate by an electron beam using a monitor pattern in a monitor chip.
図において、フォトマスク基板１表面にレジスト膜が形
成されており、２はこのレジスト膜にパターンを描画す
るパターン描画領域を示している。In the figure, a resist film is formed on the surface of a photomask substrate 1, and 2 indicates a pattern drawing area where a pattern is drawn on this resist film.
このパターン描画領域２は複数のチップ３から構成され
、チップ３のうちの成るものは複数のサブチップ３０か
ら構成されている。そして、パターンは、レジスト膜を
電子ビームでＸ方向およびＹ方向に走査することによっ
て、各チップ３ごとに描画される。This pattern drawing area 2 is composed of a plurality of chips 3, each of which is composed of a plurality of sub-chips 30. Then, the pattern is drawn for each chip 3 by scanning the resist film in the X and Y directions with an electron beam.
フォトマスク基板１のコーナ領域ＡおよびＢに、それぞ
れ、パターンの描画精度を検査するための異なるモニタ
チップ１０ａおよび１０ｂが１個ずつ配置されている。Different monitor chips 10a and 10b are arranged in corner areas A and B of the photomask substrate 1, respectively, for inspecting pattern writing accuracy.
これらモニタチップ１０ａ。These monitor chips 10a.
１０ｂはそれぞれ、第８図や第９図のように構成されて
いる。第８図において、１０はモニタチップであり、こ
のモニタチップ１０内に電子ビームにより長手状のモニ
タパターン５０が描画されており、その長手方向はＸ方
向と一致している。このモニタパターン５０は、同一の
データで別々に描画されたモニタサブパターン５０１お
よび５０２から構成されており、モニタサブパターン５
０１と５０２間に電子ビームの走査つなぎ部５０ＪがＸ
方向に生じている。10b is constructed as shown in FIG. 8 and FIG. 9, respectively. In FIG. 8, 10 is a monitor chip, and a longitudinal monitor pattern 50 is drawn in this monitor chip 10 by an electron beam, the longitudinal direction of which coincides with the X direction. This monitor pattern 50 is composed of monitor sub-patterns 501 and 502 drawn separately using the same data, and the monitor sub-pattern 5
There is an electron beam scanning connection part 50J between 01 and 502.
It is occurring in the direction.
この場合、モニタパターン５０を観察することによって
、チップ３０内での電子ビームの走査つなぎ部における
パターンのＸ方向のつなぎ精度を定性的に検査すること
ができる。In this case, by observing the monitor pattern 50, it is possible to qualitatively inspect the accuracy of the pattern connection in the X direction at the scanning connection portion of the electron beam within the chip 30.
また、第９図において、モニタチップ１０内に電子ビー
ムにより別々のデータでモニタパターン５１および５２
が隣接して描画されている。In addition, in FIG. 9, monitor patterns 51 and 52 are formed with separate data into the monitor chip 10 by an electron beam.
are drawn adjacent to each other.
この場合、モニタパターン５１．５２を観察することに
よって、チップ３内の隣接するサブチップ３０間におけ
るパターンのＸ方向およびＹ方向のつなぎ精度を定性的
に検査することができる。In this case, by observing the monitor patterns 51 and 52, it is possible to qualitatively inspect the accuracy of the connections between adjacent subchips 30 in the chip 3 in the X direction and the Y direction.
［発明が解決しようとする問題点］
ところで、第８図のようなモニタチップでは、モニタチ
ップ１０内のモニタサブパターン５０１゜５０２に対す
る何らかの基準パターンがないため、チップ３内での電
子ビームの走査つなぎ部におけるパターンのＸ方向のつ
なぎ精度を、レーザスキャン方式の寸法測定器を用いて
定量的に検査することができないという問題点があった
。[Problems to be Solved by the Invention] Incidentally, in the monitor chip as shown in FIG. There has been a problem in that it is not possible to quantitatively inspect the joining accuracy of the patterns in the X direction at the joining portion using a laser scanning dimension measuring device.
また、第９図のようなモニタチップでは、第８図の場合
と同様、モニタチップ１０内にモニタパターン５１．５
２に対する何らかの基準パターン７５＜ないため、チッ
プ３内の隣接するサブチップ３０間におけるパターンの
Ｘ方向およびＹ方向のつなぎ精度を、レーザスキャン方
式の寸法測定器を用いて定量的に検査することができな
いという問題点があった。Further, in the monitor chip as shown in FIG. 9, the monitor pattern 51.
Since there is no reference pattern 75 for 2, it is not possible to quantitatively test the accuracy of connecting patterns in the X direction and Y direction between adjacent subchips 30 in the chip 3 using a laser scanning dimension measuring device. There was a problem.
また、フずトマスク基板１には同一のモニタチップ１０
ａ、１０ｂを１個ずつしか配置していないので、パター
ンの描画時期の違いによるパターンの描画精度の違いや
、パターンの描画における電子ビームの正のＸ方向走査
と逆のＸ方向走査の違いによるパターンの描画精度の違
いを検査できないという問題点があった。In addition, the same monitor chip 10 is mounted on the mask substrate 1.
Since only one a and one 10b are arranged, there are differences in pattern writing accuracy due to differences in pattern writing timing, and differences in positive X-direction scanning and reverse X-direction scanning of the electron beam during pattern writing. There was a problem in that it was not possible to inspect differences in pattern drawing accuracy.
この発明は上記のような問題点を解消するためになされ
たもので、フォトマスク基板表面またはウェハ表面の感
光性膜にエネルギビームにより描画されるパターンの描
画精度を、モニタチップ内のモニタパターンにより定量
的に検査することができるとともに、パターンの描画時
期の違いや描画におけるエネルギビームの走査方向の違
いによるパターンの描画精度の違いを検査できるパター
ン描画精度検査方法を得ることを目的とする。This invention was made to solve the above-mentioned problems, and the drawing accuracy of the pattern drawn by an energy beam on the photosensitive film on the surface of the photomask substrate or the surface of the wafer can be improved by using the monitor pattern in the monitor chip. It is an object of the present invention to obtain a pattern drawing accuracy inspection method that can quantitatively inspect differences in pattern drawing accuracy due to differences in pattern drawing timing and differences in the scanning direction of an energy beam during drawing.
［問題点を解決するための手段］
この発明に係るパターン描画精度検査方法は、フォトマ
スク基板表面、またはウェハ表面の感光性膜にエネルギ
ビームにより描画されるパターンの描画精度をモニタチ
ップ内のモニタパターンにより検査する方法において、
モニタチップを複数個のモニタサブチップから構成し、
この各モニタサブチップ内の所定部に少なくとも１個の
モニタパターンを配置し、これによってパターンの描画
精度を定量的に検査する方法である。[Means for Solving the Problems] The pattern drawing accuracy inspection method according to the present invention monitors the drawing accuracy of a pattern drawn on a photomask substrate surface or a photosensitive film on a wafer surface by an energy beam in a monitor chip. In the method of inspecting by pattern,
The monitor chip consists of multiple monitor subchips,
In this method, at least one monitor pattern is placed in a predetermined portion of each monitor subchip, and thereby the drawing accuracy of the pattern is quantitatively inspected.
［作用］
この発明においては、モニタチップを複数個のモニタサ
ブチップから構成し、この各モニタサブチップ内の所定
部に少なくとも１個のモニタパターンを配置するので、
パターン描画領域におけるチップ内でのエネルギビーム
の走査つなぎ部におけるパターンのつなぎ精度を定量的
に検査することができ、また、チップ内の隣接するサブ
チップ間におけるパターンのつなぎ精度を定量的に検査
することができる。[Function] In the present invention, the monitor chip is composed of a plurality of monitor subchips, and at least one monitor pattern is arranged in a predetermined portion of each monitor subchip.
It is possible to quantitatively test the pattern connection accuracy at the energy beam scanning connection part within the chip in the pattern writing area, and also to quantitatively test the pattern connection accuracy between adjacent subchips within the chip. Can be done.
［実施例］ 以下、この発明の実施例を図について説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.
なお、この実施例の説明において、従来の技術の説明と
重複する説明ついては適宜その説明を省略する。In addition, in the description of this embodiment, any description that overlaps with the description of the conventional technology will be omitted as appropriate.
第１図は、この発明の第１の実施例であるパターン描画
精度検査方法においてフォトマスク基板表面のレジスト
膜に配置されるモニタチップを示す図である。FIG. 1 is a diagram showing a monitor chip placed on a resist film on the surface of a photomask substrate in a method for inspecting pattern drawing accuracy, which is a first embodiment of the present invention.
図において、モニタチップ１０は２個のモニタサブチッ
プ２０および２１から構成されている。In the figure, a monitor chip 10 is composed of two monitor subchips 20 and 21.
このモニタチップ１０は、従来技術の第７図で説明した
ように、フォトマスク基板１のコーナ領域ＡおよびＢに
配置される。モニタサブチップ２０内に電子ビームによ
り第１のデータで長手状のモニタパターン５３が描画さ
れており、その長手方向はＹ方向と一致している。また
、モニタチップ２１内に電子ビームにより第２のデータ
で長手状のモニタパターン５０が描画されており、その
長手方向はＸ方向と一致している。そして、モニタサブ
パターン５０１と５０２間に電子ビームの走査つなぎ部
５０Ｊが生じている。This monitor chip 10 is arranged in the corner regions A and B of the photomask substrate 1, as explained in FIG. 7 of the prior art. A longitudinal monitor pattern 53 is drawn with first data in the monitor subchip 20 by an electron beam, and its longitudinal direction coincides with the Y direction. Furthermore, a longitudinal monitor pattern 50 is drawn with second data in the monitor chip 21 by an electron beam, and its longitudinal direction coincides with the X direction. An electron beam scanning connection portion 50J is generated between the monitor sub-patterns 501 and 502.
この場合、モニタパターン５３を基準パターンとして、
ＤＸ Ｉ Ｉ ＤＸ□の距離をレーザスキャン方式の寸
法測定器で測定することによって、チップ３（第７図参
照）内での電子ビームの走査つなぎ部におけるパターン
のＸ方向のつなぎ精度を定量的に検査することができる
。In this case, using the monitor pattern 53 as a reference pattern,
By measuring the distance of DX I I DX□ with a laser scanning dimension measuring device, we can quantitatively determine the joining accuracy in the X direction of the pattern at the scanning joining part of the electron beam within the chip 3 (see Figure 7). Can be inspected.
第２図は、この発明の第２の実施例であるパターン描画
精度検査方法においてフォトマスク基板表面のレジスト
膜に配置されるモニタチップを示す図である。FIG. 2 is a diagram showing a monitor chip disposed on a resist film on the surface of a photomask substrate in a pattern drawing accuracy inspection method according to a second embodiment of the present invention.
図において、モニタチップ１０は３個のモニタサブチッ
プ２２．２３および２４から構成されている。モニタサ
ブチップ２２内に電子ビームにより第１のデータで長手
状のモニタパターン５１および５４が互いに間隔を隔て
て描画されている。In the figure, monitor chip 10 is composed of three monitor subchips 22, 23 and 24. In the monitor subchip 22, elongated monitor patterns 51 and 54 are drawn with first data at a distance from each other by an electron beam.
モニタパターン５１．５４の長手方向はＹ方向と一致し
ており、モニタパターン５１はその長手辺がモニタサブ
チップ２２の辺にくるように描画される。また、モニタ
サブチップ２３内に電子ビームにより第２のデータで長
手状のモニタパターン５２および５５が互いに間隔を隔
てて描画されている。モニタパターン５２．５５の長手
方向はＹ方向と一致しており、モニタパターン５２はそ
の長手辺がモニタサブチップ２３の辺にくるように描画
される。そして、モニタパターン５１と５２とが隣接す
るようにモニタサブチップ２２および２３が配置されて
いる。また、モニタサブチップ２４内に電子ビームによ
り第３のデータで長手状のモニタパターン５６が描画さ
れており、このモニタパターン５６の長手方向はＸ方向
と一致している。The longitudinal direction of the monitor patterns 51 and 54 coincides with the Y direction, and the monitor pattern 51 is drawn so that its longitudinal side is on the side of the monitor subchip 22. Furthermore, elongated monitor patterns 52 and 55 are drawn with second data at a distance from each other in the monitor subchip 23 by an electron beam. The longitudinal direction of the monitor patterns 52 and 55 coincides with the Y direction, and the monitor pattern 52 is drawn so that its longitudinal side is on the side of the monitor subchip 23. The monitor subchips 22 and 23 are arranged so that the monitor patterns 51 and 52 are adjacent to each other. Furthermore, a longitudinal monitor pattern 56 is drawn with third data in the monitor subchip 24 by an electron beam, and the longitudinal direction of this monitor pattern 56 coincides with the X direction.
この場合、モニタパターン５４．５５を基準パターンと
して、Ｄ、、、ＤＸ：４の距離をレーザスキャン方式の
寸法測定器で測定することによって、チップ３内の隣接
するサブチップ３０（第７図参照）間におけるパターン
のＸ方向のつなぎ精度を定量的に検査することができる
。また、モニタパターン５６を基準パターンとして、Ｄ
Ｙ、、ＤＹ２の距離をレーザスキャン方式の寸法ｐ１定
器で測定することによって、チップ３内の隣接するサブ
チップ３０間におけるパターンのＹ方向のつなぎ精度を
定量的に検査することができる。In this case, by using the monitor patterns 54 and 55 as reference patterns and measuring the distances D, . . . It is possible to quantitatively test the accuracy of connecting patterns in the X direction between the two. Furthermore, using the monitor pattern 56 as a reference pattern, D
By measuring the distances Y, , DY2 using a laser scanning type dimension p1 measuring device, it is possible to quantitatively test the accuracy of connecting patterns in the Y direction between adjacent sub-chips 30 within the chip 3.
第３図は、この発明の第３の実施例であるパターン描画
精度検査方法においてフォトマスク基板表面のレジスト
膜に配置されるモニタチップを示す図である。FIG. 3 is a diagram showing a monitor chip placed on a resist film on the surface of a photomask substrate in a method for inspecting pattern drawing accuracy according to a third embodiment of the present invention.
図において、モニタチップ１０は２個のモニタサブチッ
プ２５および２３から構成されており、モニタサブチッ
プ２５内に電子ビームにより第１のデータで長手状のモ
ニタパターン５１．５４および５６が描画されており、
モニタサブチップ２３内に電子ビームにより第２のデー
タで長手状のモニタパターン５２および５５が描画され
ている。In the figure, the monitor chip 10 is composed of two monitor sub-chips 25 and 23, and longitudinal monitor patterns 51, 54 and 56 are drawn with first data in the monitor sub-chip 25 by an electron beam. Ori,
Longitudinal monitor patterns 52 and 55 are drawn with second data in the monitor subchip 23 by an electron beam.
この場合も、第２図の場合と同様、Ｄｘ、、ＤＸ４の距
離およびＤＹ７．ＤＹ２の距離を測定することによって
、チップ３内のサブチップ間３０におけるパターンのＸ
方向およびＹ方向のつなぎ精度を定量的に検査すること
ができる。In this case, as in the case of FIG. 2, the distances Dx, DX4 and DY7 . By measuring the distance DY2, the X of the pattern between subchips 30 within chip 3
The joint accuracy in the direction and Y direction can be quantitatively inspected.
第４Ａ図は、この発明の第４の実施例であるパターン描
画精度検査方法においてフォトマスク基板表面のレジス
ト膜に配置されるモニタチップを示す図であり、第４Ｂ
図は、このモニタチップを構成する２個のモニタサブチ
ップを分離して示した図である。FIG. 4A is a diagram showing a monitor chip placed on a resist film on the surface of a photomask substrate in a pattern drawing accuracy inspection method that is a fourth embodiment of the present invention;
The figure is a diagram showing two monitor subchips that constitute this monitor chip separated.
図において、モニタチップ１０はモニタサブチップ２６
および２７から構成されている。モニタサブチップ２６
内に電子ビームにより第１のデータで長手状のモニタパ
ターン５７．５８および５９が描画されており、モニタ
パターン５７の長手方向はＸ方向と一致しており、モニ
タパターン５８．５９の長手方向はＹ方向と一致してい
る。また、モニタサブチップ２７内に電子ビームにより
第２のデータで長手状のモニタパターン６０１６１．６
２および６３が互いに間隔を隔てて描画されており、モ
ニタパターン６０．６１の長手方向はＸ方向と一致して
おり、モニタパターン６２゜６３の長手方向はＹ方向と
一致している。そして、第４Ａ図において、モニタパタ
ーン５７と６０゜６１とが隣接し、モニタパターン５９
と６２とが隣接するようにモニタサブチップ２６および
２７が配置されている。In the figure, the monitor chip 10 is connected to the monitor subchip 26.
and 27. Monitor subchip 26
Longitudinal monitor patterns 57, 58 and 59 are drawn with the first data by an electron beam within the space, and the longitudinal direction of the monitor pattern 57 coincides with the X direction, and the longitudinal direction of the monitor patterns 58, 59 coincides with the X direction. It coincides with the Y direction. Further, a longitudinal monitor pattern 60161.6 is formed with second data by an electron beam into the monitor subchip 27.
2 and 63 are drawn at intervals, the longitudinal directions of monitor patterns 60 and 61 coincide with the X direction, and the longitudinal directions of monitor patterns 62 and 63 coincide with the Y direction. In FIG. 4A, the monitor patterns 57 and 60°61 are adjacent to each other, and the monitor patterns 59
The monitor subchips 26 and 27 are arranged so that the monitor subchips 26 and 62 are adjacent to each other.
この場合、例えばモニタパターン５７を基準パターンと
して、モニタパターン５７とモニタパターン６０．６１
との距離をレーザスキャン方式の寸法測定器で測定する
ことによって、チップ３内の隣接するサブチップ３０間
におけるパターンのＹ方向のつなぎ精度を定量的に検査
することができる。また、モニタパターン５８．８３を
基準パターンとして、ＤＸ ５ ＋ ＤＸ ６の距離を
レーザスキャン方式の寸法測定器で測定することによっ
て、チップ３内の隣接するサブチップ３０間におけるパ
ターンのＸ方向のつなぎ精度を検査することができる。In this case, for example, using the monitor pattern 57 as a reference pattern, the monitor pattern 57 and the monitor patterns 60, 61
By measuring the distance between the sub-chips 30 and the sub-chips 30 using a laser scanning type dimension measuring device, it is possible to quantitatively test the accuracy of connecting patterns in the Y direction between adjacent sub-chips 30 within the chip 3. In addition, by measuring the distance of DX 5 + DX 6 with a laser scanning dimension measuring device using the monitor pattern 58.83 as a reference pattern, the accuracy of connecting patterns in the X direction between adjacent subchips 30 within the chip 3 can be determined. can be inspected.
第５図は、この発明の第５の実施例である、パターンの
描画時期の違いによるパターンの描画精度の違いを検査
するパターン描画精度検査方法を説明するための図であ
る。FIG. 5 is a diagram for explaining a pattern drawing accuracy inspection method for inspecting differences in pattern drawing accuracy due to differences in pattern drawing timing, which is a fifth embodiment of the present invention.
図において、フォトマスク基板１のコーナ領域Ａに２個
の同一のモニタチップ１０ｃおよび１０Ｃ′がＸ方向に
隣接して配置されており、コーナ領域Ｂに２個の同一の
モニタチップ１０ｄおよび１０（ＩがＸ方向に隣接して
配置されている。これらモニタチップ１０ｃ、１０ｃｍ
およびモニタチップ１０ｄ、１０ｄ−は、第１図、第２
図、第３図および第４Ａ図に示したようなモニタチップ
のうちのいずれかである。そして、モニタチップ１０ｃ
、１０ｄ内のモニタパターンは、たとえばパターンの描
画開始前に描画され、モニタチップ１０ｃｍ、１０ｄ″
内のモニタパターンは、たとえばパターンの描画終了後
に描画される。In the figure, two identical monitor chips 10c and 10C' are arranged adjacent to each other in the X direction in a corner area A of a photomask substrate 1, and two identical monitor chips 10d and 10( I are arranged adjacent to each other in the X direction.These monitor chips 10c, 10cm
and monitor chips 10d, 10d- are shown in FIGS.
The monitor chip may be one of the monitor chips shown in FIGS. 3, 3, and 4A. And monitor chip 10c
, 10d is drawn, for example, before the start of pattern drawing, and the monitor pattern within 10cm, 10d''
The monitor pattern inside is drawn, for example, after the drawing of the pattern is completed.
この場合、モニタチップ１０ｃ、１０ｄからパターンの
描画開始時におけるパターンの描画精度を検査でき、モ
ニタチップ１０ｃｍ、ｔｏｃｉ−からパターンの描画終
了時におけるパターンの描画精度を検査できるので、両
者の検査結果を比較することによって、パターンの描画
時期の違いによるパターンの描画精度の違いを検査する
ことができる。In this case, the pattern drawing accuracy at the start of pattern drawing can be inspected from the monitor chips 10c and 10d, and the pattern drawing accuracy at the end of pattern drawing can be inspected from the monitor chips 10cm and toci-, so the test results of both can be inspected. By comparing, it is possible to examine differences in pattern drawing accuracy due to differences in pattern drawing timing.
第６図は、この発明の第６の実施例である、パターンの
描画における電子ビームの走査方向の違いによるパター
ンの描画精度の違いを検査するパターン描画精度検査方
法を説明するための図である。FIG. 6 is a diagram for explaining a pattern drawing accuracy inspection method for inspecting differences in pattern drawing accuracy due to differences in the scanning direction of an electron beam in pattern drawing, which is a sixth embodiment of the present invention. .
図において、フォトマスク基板１のコーナ領域Ａに２個
の同一のモニタチップ１０ｅおよび１０ｅ゛がＹ方向に
隣接して配置されており、コーナ領域Ｂに２個の同一の
モニタチップ１０ｆ、１０ｆ′がＹ方向に隣接して配置
されている。これらモニタチップ１０ｅ、１０ｅ−およ
びモニタチップ１０ｆ、１０ｆ−は、第１図、第２図、
第３図および第４Ａ図に示したようなモニタチップのう
ちのいずれかである。そして、モニタチップ１０ｅ、１
０ｆ内のモニタパターンは、たとえば電子ビームの正の
Ｘ方向走査によって描画され、モニタチップ１０ｅ−，
１０ｆ−内のモニタパターンは、電子ビームの負のＸ方
向走査によって描画される。In the figure, two identical monitor chips 10e and 10e' are arranged adjacent to each other in the Y direction in a corner area A of a photomask substrate 1, and two identical monitor chips 10f and 10f' are arranged in a corner area B. are arranged adjacent to each other in the Y direction. These monitor chips 10e, 10e- and monitor chips 10f, 10f- are shown in FIGS.
This may be any of the monitor chips shown in FIGS. 3 and 4A. And monitor chip 10e, 1
The monitor pattern within 0f is drawn, for example, by scanning the electron beam in the positive X direction, and is drawn on the monitor chips 10e-,
The monitor pattern within 10f- is drawn by scanning the electron beam in the negative X direction.
この場合、モニタチップ１０ｅ、１０ｆから電子ビーム
の正のＸ方向走査におけるパターンの描画精度を検査で
き、モニタチップ１Ｑｅ−，１０ｆ″から電子ビームの
逆のＸ方向走査におけるパターンの描画精度を検査でき
るので、両者の検査結果を比較することによって、パタ
ーンの描画における電子ビームの走査方向の違いによる
パターンの描画精度の違いを検査することができる。In this case, the pattern drawing accuracy in the positive X-direction scanning of the electron beam can be inspected from the monitor chips 10e and 10f, and the pattern drawing accuracy in the reverse X-direction scanning of the electron beam can be inspected from the monitor chips 1Qe- and 10f''. Therefore, by comparing the inspection results of the two, it is possible to inspect the difference in pattern writing accuracy due to the difference in the scanning direction of the electron beam during pattern writing.
なお、上記実施例では、フォトマスク基板のコーナ領域
にモニタチップを配置する場合について示したが、モニ
タチップをパターン描画領域内に配置するようにしても
よい。In the above embodiment, the monitor chip is arranged in the corner area of the photomask substrate, but the monitor chip may be arranged in the pattern drawing area.
また、上記実施例では、モニタチップとして第１図、第
２図、第３図および第４Ａ図のようなものを示したが、
モニタチップはこれらのものに限定されるものではなく
、モニタチップをこれらのもののうちの２個以上を組合
わせて構成してもよく、また、モニタチップを４個以上
のモニタサブチップから構成してもよい。In addition, in the above embodiments, the monitor chips shown in FIGS. 1, 2, 3, and 4A are shown.
The monitor chip is not limited to these chips, and may be configured by combining two or more of these chips, or may be configured by four or more monitor subchips. You can.
また、第５の実施例では、同一のモニタチップをＸ方向
に２個隣接して配置する場合について示したが、これら
のモニタチップは分離して配置してもよく、また同一の
モニタチップを３個以上配置するようにしてもよい。さ
らに、この実施例では、モニタパターンの描画時期がパ
ターンの描画開始前およびパターンの描画終了後である
場合について示したが、モニタパターンの描画時期は、
これに限定されるものではなく、たとえばパターンの描
画途中の適当な第１の時期および第２の時期などに対応
した時期であってもよい。Further, in the fifth embodiment, the case where two identical monitor chips are arranged adjacently in the X direction is shown, but these monitor chips may be arranged separately, or the same monitor chips Three or more may be arranged. Furthermore, in this embodiment, the case where the monitor pattern drawing timing is before the start of pattern drawing and after the pattern drawing is finished is shown, but the monitor pattern drawing timing is
The present invention is not limited to this, and may be a time corresponding to an appropriate first time and second time during pattern drawing, for example.
また、第６の実施例では、同一のモニタチップをＹ方向
に２個隣接して配置する場合について示したが、これら
のモニタチップは分離して配置してもよく、また同一モ
ニタチップを３個以上配置するようにしてもよい。Further, in the sixth embodiment, the case where two identical monitor chips are arranged adjacently in the Y direction is shown, but these monitor chips may be arranged separately, or the same monitor chip can be arranged three times. It is also possible to arrange more than one.
また、上記実施例では、電子ビームにより描画されたパ
ターンの描画精度を検査する場合について示したが、こ
の発明は、イオンビームなどの他のエネルギビームによ
り描画されたパターンの描画精度を検査する場合にも適
用することができる。Further, in the above embodiment, a case was described in which the drawing accuracy of a pattern drawn with an electron beam was inspected, but the present invention is applicable to a case where the drawing accuracy of a pattern drawn with another energy beam such as an ion beam is inspected. It can also be applied to
また、上記実施例では、フォトマスク基板表面のレジス
ト膜に描画されたパターンの描画精度を検査する場合に
ついて示したが、この発明は、半導体集積回路の製作に
おいてウェハ表面のレジスト膜に描画されたパターンの
描画精度を検査する場合にも適用することができる。Further, in the above embodiment, a case was described in which the drawing accuracy of a pattern drawn on a resist film on the surface of a photomask substrate was inspected. It can also be applied when inspecting pattern drawing accuracy.
［発明の効果］
以上のようにこの発明によれば、フォトマスク基板表面
またはウェハ表面の感光性膜にエネルギビームにより描
画されるパターンの描画精度をモニタチップ内のモニタ
パターンにより検査する方法において、モニタチップを
慢数個のモニタサブチップから（を成し、この各モニタ
サブチップ内の所定部に少なくとも１個のモニタパター
ンを配置するので、パターン描画領域におけるチップ内
でのエネルギビームの走査つなぎ部におけるパターンの
つなぎ精度、およびチップ内の隣接するサブチップ間に
おけるパターンのつなぎ精度を定二的に検査することが
できるパターン描画精度検査方法を得ることができる。[Effects of the Invention] As described above, according to the present invention, in a method for inspecting the drawing accuracy of a pattern drawn by an energy beam on a photosensitive film on a photomask substrate surface or a wafer surface using a monitor pattern in a monitor chip, Since the monitor chip is made up of several monitor sub-chips, and at least one monitor pattern is arranged in a predetermined part within each monitor sub-chip, the scanning connection of the energy beam within the chip in the pattern drawing area is It is possible to obtain a pattern drawing accuracy inspection method that can consistently inspect pattern connection accuracy in a portion of a chip and pattern connection accuracy between adjacent subchips within a chip.
このため、微細パターンの半導体チップを高品質で歩留
り良く製作するのに寄与することができる。Therefore, it is possible to contribute to manufacturing finely patterned semiconductor chips with high quality and high yield.
第１図は、この発明の第１の実施例であるパターン描画
精度検査方法においてフォトマスク基板表面のレジスト
膜に配置されるモニタチップを示す図である。
第２図は、この発明の第２の実施例であるパターン描画
精度検査方法においてフォトマスク基板表面のレジスト
膜に配置されるモニタチップを示す図である。
第３図は、この発明の第３の実施例であるパターン描画
精度検査方法においてフォトマスク基板表面のレジスト
膜に配置されるモニタチップを示す図である。
第４Ａ図は、この発明の第４の実施例であるパターン描
画精度検査方法においてフォトマスク基板表面のレジス
ト膜に配置されるモニタチップを示す図であり、第４Ｂ
図は、このモニタチップを構成する２個のモニタサブチ
ップを分離して示す図である。
第５図は、この発明の第５の実施例である、パターンの
描画時期の違いによりパターンの描画精度の違いを検査
するパターン描画精度検査方法を説明するための図であ
る。
第６図は、この発明の第６の実施例である、パターンの
描画における電子ビームの走査方向の違いによるパター
ンの描画精度の違いを検査するパターン描画精度検査方
法を説明するための図である。
第７図は、従来の、フォトマスク基板表面のレジスト膜
に電子ビームにより描画されたパターンの描画精度をモ
ニタチップ内のモニタパターンにより検査する方法を説
明するための図である。
第８図および第９図は、第７図のフォトマスク基板表面
のレジスト膜に配置されるモニタチップを示す図である
。
図において、１はフォトマスク基板、２はパターン描画
領域、３はチップ、３０はサブチ・シブ、１０．１０ａ
、１０ｂ、１０ｃ、１０ｃｍ、１０ｄ、１０ｄ″、１０
ｅ、１０ｅ−，１０ｆ、１０ｆ゛はモニタチップ、２０
〜２７はモニタサブチップ、５０〜６３はモニタパター
ン、５０１，５０２はモニタサブパターン、５０Ｊは電
子ビームの走査つなぎ部である。
なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a diagram showing a monitor chip placed on a resist film on the surface of a photomask substrate in a method for inspecting pattern drawing accuracy, which is a first embodiment of the present invention. FIG. 2 is a diagram showing a monitor chip disposed on a resist film on the surface of a photomask substrate in a pattern drawing accuracy inspection method according to a second embodiment of the present invention. FIG. 3 is a diagram showing a monitor chip placed on a resist film on the surface of a photomask substrate in a method for inspecting pattern drawing accuracy according to a third embodiment of the present invention. FIG. 4A is a diagram showing a monitor chip placed on a resist film on the surface of a photomask substrate in a pattern drawing accuracy inspection method that is a fourth embodiment of the present invention;
The figure is a diagram showing two monitor subchips that constitute this monitor chip separated. FIG. 5 is a diagram for explaining a pattern drawing accuracy inspection method for inspecting differences in pattern drawing accuracy depending on differences in pattern drawing timing, which is a fifth embodiment of the present invention. FIG. 6 is a diagram for explaining a pattern drawing accuracy inspection method for inspecting differences in pattern drawing accuracy due to differences in the scanning direction of an electron beam in pattern drawing, which is a sixth embodiment of the present invention. . FIG. 7 is a diagram for explaining a conventional method of inspecting the drawing accuracy of a pattern drawn by an electron beam on a resist film on the surface of a photomask substrate using a monitor pattern in a monitor chip. 8 and 9 are diagrams showing a monitor chip placed on the resist film on the surface of the photomask substrate in FIG. 7. FIG. In the figure, 1 is a photomask substrate, 2 is a pattern drawing area, 3 is a chip, 30 is a sub-substrate, 10.10a
, 10b, 10c, 10cm, 10d, 10d'', 10
e, 10e-, 10f, 10f゛ are monitor chips, 20
27 are monitor subchips, 50 to 63 are monitor patterns, 501 and 502 are monitor subpatterns, and 50J is an electron beam scanning joint. Note that the same reference numerals in each figure indicate the same or corresponding parts.
Claims (4)
膜をエネルギビームで走査することによって、該感光性
膜の複数個のチップにパターンを描画し、該パターンの
描画精度を、前記感光膜に配置されたモニタチップに前
記エネルギビームで描画されたモニタパターンにより検
査する方法において、 前記モニタチップを複数個のモニタサブチップから構成
し、該各モニタサブチップ内の所定部に少なくとも１個
の前記モニタパターンを配置し、これによって前記パタ
ーンの描画精度を定量的に検査するパターン描画精度検
査方法。(1) By scanning a photosensitive film on the surface of a photomask substrate or a wafer with an energy beam, a pattern is drawn on a plurality of chips of the photosensitive film, and the drawing accuracy of the pattern is determined by placing the pattern on the photosensitive film. In the method of inspecting a monitor chip using a monitor pattern drawn with the energy beam, the monitor chip is composed of a plurality of monitor subchips, and at least one of the monitor chips is arranged in a predetermined part of each monitor subchip. A pattern drawing accuracy inspection method for arranging a pattern and quantitatively testing the drawing accuracy of the pattern.
くとも２個からなる組を少なくとも１組配置し、前記パ
ターンの各描画時期に対応した各時期に前記各モニタチ
ップに前記モニタパターンを描画し、これによって前記
パターンの描画時期の違いによる該パターンの描画精度
の違いを定量的に検査する特許請求の範囲第１項記載の
パターン描画精度検査方法。(2) At least one set of at least two of the same monitor chips is arranged on the photosensitive film, and the monitor pattern is drawn on each monitor chip at each time corresponding to each drawing time of the pattern. 2. A method for inspecting pattern drawing accuracy according to claim 1, which quantitatively tests differences in drawing accuracy of the pattern due to differences in drawing timing of the pattern.
とも２個からなる組を少なくとも１組配置し、前記パタ
ーンの描画における前記エネルギビームの正・逆走査方
向に対応した走査方向で前記各モニタチップに前記モニ
タパターンを描画し、これによって前記パターンの描画
における前記エネルギビームの走査方向の違いによる該
パターンの描画精度を定量的に検査する特許請求の範囲
第１項記載のパターン描画精度検査方法。(3) At least one set of at least two of the same monitor chips is arranged on the photoresist film, and each of the monitor chips is arranged in a scanning direction corresponding to the forward and reverse scanning directions of the energy beam in drawing the pattern. The method for inspecting pattern drawing accuracy according to claim 1, wherein the monitor pattern is drawn on a chip, thereby quantitatively testing the drawing accuracy of the pattern due to a difference in the scanning direction of the energy beam in drawing the pattern. .
の範囲第１項ないし第３項のいずれかに記載のパターン
描画精度検査方法。(4) The pattern drawing accuracy inspection method according to any one of claims 1 to 3, wherein the energy beam is an electron beam.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61176133A JPS6331132A (en) | 1986-07-24 | 1986-07-24 | Method for inspecting accuracy of pattern lithography |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61176133A JPS6331132A (en) | 1986-07-24 | 1986-07-24 | Method for inspecting accuracy of pattern lithography |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6331132A true JPS6331132A (en) | 1988-02-09 |
Family
ID=16008237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61176133A Pending JPS6331132A (en) | 1986-07-24 | 1986-07-24 | Method for inspecting accuracy of pattern lithography |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6331132A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002099072A (en) * | 2000-09-26 | 2002-04-05 | Dainippon Printing Co Ltd | Method of manufacturing photomask |
| JP2004200508A (en) * | 2002-12-19 | 2004-07-15 | Nikon Corp | Device for measuring connection and mask for split exposure |
-
1986
- 1986-07-24 JP JP61176133A patent/JPS6331132A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002099072A (en) * | 2000-09-26 | 2002-04-05 | Dainippon Printing Co Ltd | Method of manufacturing photomask |
| JP2004200508A (en) * | 2002-12-19 | 2004-07-15 | Nikon Corp | Device for measuring connection and mask for split exposure |
| JP4604443B2 (en) * | 2002-12-19 | 2011-01-05 | 株式会社ニコン | Joint measuring device and mask for divided exposure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950003891B1 (en) | Process of manufacturing semiconductor devices | |
| US6610448B2 (en) | Alignment method, overlay deviation inspection method and photomask | |
| US5733690A (en) | Reticle for fabricating semiconductor device | |
| US5296917A (en) | Method of monitoring accuracy with which patterns are written | |
| JPH03127066A (en) | Method and apparatus for optimizing photo- lithographic process | |
| US5721619A (en) | Misregistration detecting marks for pattern formed on semiconductor substrate | |
| JPH0750664B2 (en) | Reticle inspection method | |
| JP3214556B2 (en) | Integrated circuit device, semiconductor wafer, circuit inspection method | |
| JPS5968928A (en) | Manufacture of semiconductor device | |
| JPS6331132A (en) | Method for inspecting accuracy of pattern lithography | |
| JP2663623B2 (en) | Method of forming resist pattern | |
| JPH0743312A (en) | Surface inspection device and aligner therewith | |
| JP2001093818A (en) | Exposure method and reticle | |
| JPH0258777B2 (en) | ||
| JPS6344220B2 (en) | ||
| US5373232A (en) | Method of and articles for accurately determining relative positions of lithographic artifacts | |
| JPH04237115A (en) | Monitoring method for accuracy of lithography pattern | |
| JP2726411B2 (en) | Pattern drawing method | |
| KR100255087B1 (en) | Reticle for stepper formed dummycell | |
| US5545498A (en) | Method of producing semiconductor device and photomask therefor | |
| JPS5919318A (en) | Method for inspection of positional deviation of transfer pattern and transfer pattern mask | |
| JPH0743311A (en) | Surface inspection device and aligner with the device | |
| JPS62150717A (en) | Forming method of fine pattern | |
| JPH05204132A (en) | Reticule and its production | |
| JPS59134826A (en) | Vernier pattern |