JPS63305328A - Optical gate matrix switch - Google Patents

Optical gate matrix switch

Info

Publication number
JPS63305328A
JPS63305328A JP14140387A JP14140387A JPS63305328A JP S63305328 A JPS63305328 A JP S63305328A JP 14140387 A JP14140387 A JP 14140387A JP 14140387 A JP14140387 A JP 14140387A JP S63305328 A JPS63305328 A JP S63305328A
Authority
JP
Japan
Prior art keywords
optical
circuit
gate
substrate
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14140387A
Other languages
Japanese (ja)
Inventor
Hiroshi Terui
博 照井
Akira Himeno
明 姫野
Morio Kobayashi
盛男 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14140387A priority Critical patent/JPS63305328A/en
Publication of JPS63305328A publication Critical patent/JPS63305328A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a miniature and inexpensive optical gate matrix which with high productivity by constituting all of a light demultiplexing circuit, a light multiplexing circuit and a semiconductor laser beam gate of a semiconductor heterojunction structure. CONSTITUTION:The light demultiplexing circuit 11 and the light multiplexing circuit 12 consisting of cores 20 constituted of the same conductive component as a semiconductor monocrystal substrate 15 and having a refractive index larger than the substrate 15 and inhibition band width smaller than that of the substrate 15 are arranged on the substrate 15 and embedded in an embedding layer 16 consisting of a clad having the same component and the same conductive characteristics as the substrate 15 to constitute a heterojunction single mode optical waveguide with embedding structure. An optical gate 14 has a cap layer 18 and an optical waveguide core part 20 into which an active layer 21 having a refractive index larger than that of the core part 20 and inhibition band width smaller than that of the core part 20 is inserted and constitutes a heterojunction optical gate by the active layer 21 and p-n junction based upon the upper optical waveguide core part 20 and the upper face of the active layer 21. Since highly accurate alignment between an optical circuit and an optical gate part can be radically settled, the manufacture is easy and massproductivity is extremely high.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光通信および光情報処理の分野で用いられる
光ゲートマトリクススイッチに関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an optical gate matrix switch used in the fields of optical communication and optical information processing.

〔従来の技術〕[Conventional technology]

従来、光ゲートマトリクススイッチとしては、例えば特
願昭56−198279号のもの、すなわち第6図に示
す第1の従来例の如く、光ファイバまたは光導波路によ
って構成した光分岐回路1および光合流回路2と、これ
ら光分岐回路1の出力端および光合流回路2の入力端に
結合されて光を平行ビームにするためのレンズ系3と、
これらレンズ系3の間に配置されて光信号を開閉するた
めの液晶TNセルによって構成された光ゲート4とを、
それぞれ、マトリクスの形態で備えたものがある。
Conventionally, optical gate matrix switches include an optical branch circuit 1 and an optical convergence circuit constructed of optical fibers or optical waveguides, as in the first conventional example shown in FIG. 2, a lens system 3 coupled to the output end of the optical branching circuit 1 and the input end of the optical combining circuit 2 to convert the light into a parallel beam;
An optical gate 4 constituted by a liquid crystal TN cell arranged between these lens systems 3 and for opening and closing optical signals,
Each type is provided in the form of a matrix.

ここで、第6図示のゲート形マトリクススイッチの動作
について説明する。第6図に示した構成は4×4マトリ
クスの場合である0例えば入力ボート^lから入射した
光は、分岐回路1で4分岐されて、光ゲート4を構成す
る光ON・OFFシャッタG+ I lG211G31
1041に達する。ここで、シャッター631が開くと
、光は出カポ−)−83に出力されることになる。同時
にシャッターG2+が開くと、光は出カポ7トB2にも
出力することになる。このように、1:N同時多対接続
が可能であることが、かかるゲート形マトリクススイッ
チの特長である。
Here, the operation of the gate type matrix switch shown in FIG. 6 will be explained. The configuration shown in FIG. 6 is for a 4×4 matrix. For example, the light incident from the input port ^l is branched into four by the branch circuit 1, and the light ON/OFF shutter G+ I that constitutes the optical gate 4 is split into four branches. lG211G31
It reaches 1041. Here, when the shutter 631 opens, light is output to the output capacitor 83. When the shutter G2+ opens at the same time, light will also be output to the output cap 7 and B2. As described above, a feature of such gate type matrix switches is that 1:N simultaneous multiple-pair connections are possible.

さて、第6図に示したような、多数枚の光分岐回路1.
光合流回路2.レンズ系3および光ゲート4から成る立
体回路構成をとる構造では、小形化に限界があること、
各構成素子間の精密位置合せが必要であること等の問題
点があった。
Now, as shown in FIG. 6, a large number of optical branch circuits 1.
Light combining circuit 2. There is a limit to miniaturization in a structure with a three-dimensional circuit configuration consisting of the lens system 3 and the optical gate 4;
There are problems such as the need for precise alignment between each component.

他方、第2の従来例として、導波形光回路を用い、小型
化をねらって平面回路化した光ゲートマトリクススイッ
チが既に提案されている(例えば、電子通信学会、昭和
62年度総合全国大会5ll−2参照)、これは、石英
系光導波回路中に、半導体レーザによる光ゲートを装着
したバイブリッド集積形の光スィッチである。この光ス
ィッチでは、光ゲートとして半導体レーザを用いている
ため、ゲート部での利得が期待でき、従って、光回路部
で生じた導波損失を補償して、無損失光スィッチが得ら
れる可能性があることが大きな特長である。
On the other hand, as a second conventional example, an optical gate matrix switch that uses waveguide optical circuits and is made into a planar circuit with the aim of miniaturization has already been proposed (for example, the Institute of Electronics and Communication Engineers, 1988 National Conference 5ll- 2), this is a hybrid integrated optical switch in which an optical gate using a semiconductor laser is installed in a silica-based optical waveguide circuit. Since this optical switch uses a semiconductor laser as the optical gate, gain can be expected at the gate, and therefore there is a possibility that a lossless optical switch can be obtained by compensating for the waveguide loss that occurs in the optical circuit. A major feature is that

(発明が解決しようとする問題点〕 しかし、この場合には、小形化されてはいるものの、ハ
イブリッド形であるため、第1の従来例と同様に、ゲー
ト装着時に高精度な位置合せ作業が必要であった。
(Problem to be solved by the invention) However, in this case, although it is miniaturized, because it is a hybrid type, high-precision alignment work is required when installing the gate, as in the first conventional example. It was necessary.

総じて、従来例では、高精度位置合せの工程を要するた
め、生産性が極めて低く、高価格になるという問題点が
あった。
Generally speaking, the conventional methods require a high-precision alignment process, resulting in extremely low productivity and high costs.

そこで、本発明の目的は、従来のような個別部品によっ
て構成される光スィッチや、ハイブリッド集積型光スイ
ッチに必然的に付随する高精度位置合せの工程を抜本的
に排除することのできる構成を有し、小形でかつ生産性
に優れた安価な光ゲートマトリクススイッチを提供する
ことにある。
Therefore, an object of the present invention is to provide a configuration that can fundamentally eliminate the high-precision alignment process that is inevitably associated with conventional optical switches composed of individual parts and hybrid integrated optical switches. An object of the present invention is to provide an inexpensive optical gate matrix switch that is small in size and has excellent productivity.

(問題点を解決するための手段) このような目的を達成するために、本発明では、光ゲー
トマトリクススイッチの3つの構成要素である光分岐回
路、光合流回路、および半導体レーザー光ゲートが全て
半導体ヘテロ接合構造で構成し得る点に看目し、従来例
と異なり、ゲートマトリクススイッチをモノリシック一
体化構成とする。
(Means for Solving the Problems) In order to achieve such an object, in the present invention, the three components of the optical gate matrix switch, the optical branching circuit, the optical combining circuit, and the semiconductor laser optical gate, are all integrated. In view of the fact that it can be constructed with a semiconductor heterojunction structure, the gate matrix switch is of a monolithic integrated construction, unlike the conventional example.

すなわち、本発明は、半導体単結晶基板と、該単結晶基
板上に該単結晶基板より大きな屈折率でかつ小さな禁制
帯幅を有するコア部と当該単結晶板と同一の物質のクラ
ッドで成る埋め込み構造のヘテロ接合単一モード光導波
路でそれぞれ構成された光分岐回路および光合流回路と
、前記光導波路の前記コア部内に配置され、前記コア部
より大きな屈折率でかつ小さな禁制帯幅を有する活性層
および該活性層と前記コア部とにより構成したpn接合
を有するペテロ接合光ゲートとを具え、前記光分岐回路
、前記光ゲートおよび前記光合流回路をこの順序に結合
したことを特徴とする。
That is, the present invention provides a semiconductor single crystal substrate, a core portion having a larger refractive index and a smaller forbidden band width than the single crystal substrate, and a cladding made of the same material as the single crystal substrate. an optical branch circuit and an optical convergence circuit respectively constituted by a heterojunction single mode optical waveguide structure; The optical branching circuit, the optical gate, and the optical converging circuit are coupled in this order.

〔実施例〕〔Example〕

以下に図面を参照して本発明の詳細な説明する。 The present invention will be described in detail below with reference to the drawings.

第1図に本発明の一実施例として、2×2ゲートマトリ
クススイツチの斜視図を示す。ここで、半導体単結晶基
板15上に、基板15と同一の導電型を有し、かつ当該
基板15より大きい屈折率を有し、かつ導波光が基板1
5に対しても透明であるように、基板15より小さい禁
制帯幅をもつ組成のコアによる光分岐回路11、および
光合流回路12を配置する。これら光分岐回路11およ
び光合流回路12は、第1図示の直線Y、で切った断面
の一部を示す第2図に示すように、基板15と同一組成
で同一導電型のクラッドで成る埋め込み層16内に埋め
込まれ、埋め込み構造のヘテロ接合単一モード光導波路
を構成する。かかる導波路のコア部20の屈折率および
形状は、多方向スイッチングが可能であるように、単一
モード条件を満たすように設定されている。
FIG. 1 shows a perspective view of a 2×2 gate matrix switch as an embodiment of the present invention. Here, the semiconductor single crystal substrate 15 has the same conductivity type as the substrate 15 and a larger refractive index than the substrate 15, and the guided light is directed to the substrate 15.
The optical branching circuit 11 and the optical combining circuit 12 are arranged such that the optical branching circuit 11 and the optical combining circuit 12 are made of a core having a composition having a smaller forbidden band width than the substrate 15 so as to be transparent to the substrate 15. These optical branching circuits 11 and optical combining circuits 12 are embedded with a cladding having the same composition and the same conductivity type as the substrate 15, as shown in FIG. It is embedded within layer 16 and constitutes a buried structure heterojunction single mode optical waveguide. The refractive index and shape of the core portion 20 of such a waveguide are set to satisfy a single mode condition so that multidirectional switching is possible.

光分岐回路11の各2つの出力端と光合流回路12の各
2つの入力端の合計4つの接続部には4個の半導体レー
ザー光ゲート14が設置されている。この光ゲート14
をy軸に沿ったY2線で切った断面を第3図(a)  
に、z 4ithに沿った21線で切った断面を第3図
(b) に示す。光ゲート14は、キャップ層18と、
その直下に配置され、活性層21が介挿された光導波路
コア部20とを有する。すなわち、光導波路のコア部2
0より大きい屈折率と小さい禁制帯幅をもった活性層2
1がコア部20にはさまれて配設されている。22は光
ゲート14を励起するため、すなわち活性層21に電流
を注入するための電源、23は電源22のオン、オフを
行うためのスイッチである。
Four semiconductor laser light gates 14 are installed at each of the two output ends of the optical branching circuit 11 and the two input ends of the optical merging circuit 12, for a total of four connections. This light gate 14
The cross section taken along the Y2 line along the y-axis is shown in Figure 3 (a).
FIG. 3(b) shows a cross section taken along line 21 along z4ith. The optical gate 14 includes a cap layer 18;
An optical waveguide core section 20 is disposed directly below the optical waveguide core section 20 and has an active layer 21 interposed therein. That is, the core part 2 of the optical waveguide
Active layer 2 with a refractive index greater than 0 and a small forbidden band width
1 is sandwiched between the core portions 20. 22 is a power source for exciting the optical gate 14, that is, injecting a current into the active layer 21; 23 is a switch for turning the power source 22 on and off.

ここで、活性層21のX軸方向の位置は、第3図(b)
に示すように、導波路中に導波光電界分布中心と活性層
21のある光ゲート14の導波光電界分布中心とが一致
して、両導波路間の結合効率が最大になるように、光導
波路のコア部20の中心に位置するように設定されてい
る。
Here, the position of the active layer 21 in the X-axis direction is shown in FIG. 3(b).
As shown in FIG. 3, the optical guide is arranged so that the center of the electric field distribution of the guided light in the waveguide coincides with the center of the electric field distribution of the guided light of the optical gate 14 where the active layer 21 is located, and the coupling efficiency between both waveguides is maximized. It is set to be located at the center of the core portion 20 of the wave path.

活性層21の上部、すなわち第3図(a)および(b)
中に点線で囲まれた領域は、活性層21に電流を注入す
るため、第2の導電型となっており、この領域の下部、
すなわち上部光導波路コア部20と活性層21の上面と
によって、pn接合が形成されており、活性層21とこ
のpn接合とに上りヘテロ接合光ON・OFFゲートを
構成する。
The upper part of the active layer 21, that is, FIGS. 3(a) and (b)
The region surrounded by the dotted line is of the second conductivity type in order to inject current into the active layer 21, and the lower part of this region,
That is, a pn junction is formed by the upper optical waveguide core portion 20 and the upper surface of the active layer 21, and a heterojunction optical ON/OFF gate is formed between the active layer 21 and this pn junction.

活性層21の上方には、低抵抗オーミックコンタクトを
得るためのキャップ層18が配設されている。さらに、
かかる光スィッチの上部のキャップ層18を除く部位に
は、表面安定化と、給電用配線を容易にするための絶縁
1]i17が配設されている。
A cap layer 18 is provided above the active layer 21 to obtain a low resistance ohmic contact. moreover,
An insulator 1]i17 is provided in the upper part of the optical switch except for the cap layer 18 for surface stabilization and to facilitate power supply wiring.

光スィッチの入出射端部には、光ゲート14への電流注
入時の発振を抑止するために、第1図に示すように、反
射防止膜19が設けられている。
As shown in FIG. 1, an antireflection film 19 is provided at the input and output ends of the optical switch in order to suppress oscillation when current is injected into the optical gate 14.

このような構成において、活性層21の禁制帯幅に合致
する波長の光が光ゲート14に入射した場合を考える。
In such a configuration, consider the case where light with a wavelength matching the forbidden band width of the active layer 21 is incident on the optical gate 14.

スイッチ23が開放されており、活性層21に電源12
から電流が注入されず、光ゲート4がOFF状態の場合
、入射光は、活性層21に吸収されて、この光ゲート1
4を通過しない、一方、スイッチ23が閉成されており
、電源22から活性層21に電流が注入され、活性層2
1中が反転分布状態となフてONになると、入射光は、
第3図(b) に示すように、その注入電流量に応じた
利得を得て光ゲート14を通過する。
The switch 23 is open, and the power supply 12 is connected to the active layer 21.
When no current is injected from the optical gate 4 and the optical gate 4 is in the OFF state, the incident light is absorbed by the active layer 21 and the optical gate 1
On the other hand, the switch 23 is closed, and current is injected from the power supply 22 into the active layer 21, and the active layer 2
1 is in a population inversion state and turns on, the incident light becomes
As shown in FIG. 3(b), the light passes through the optical gate 14 with a gain corresponding to the amount of the injected current.

上記構成は、半導体ヘテロ接合を形成し得、かつ屈折率
と禁制帯幅との間に、禁制帯幅が小さい程屈折率が大き
くなる関係があれば実現し得る。
The above configuration can be realized if a semiconductor heterojunction can be formed and there is a relationship between the refractive index and the forbidden band width such that the smaller the forbidden band width, the larger the refractive index.

これに該当する材料としては、以下に述べるInP−I
nGaAsP系、およびGaAs−GaAlAs系があ
る。InP−InGaAsP系では、基板15および埋
め込み層16としてInPを、光導波路コア20および
活性層21としてInGaAsPを用いればよい、また
、GaAs−GaAlAs系では、基板15としてGa
AlAsを付着せしめたGaAs基板を、埋め込み層1
6および光導波路コア20としてGaAlAsを、活性
層21としてGaAsを用いればよい。
The material corresponding to this is InP-I described below.
There are nGaAsP systems and GaAs-GaAlAs systems. In the InP-InGaAsP system, InP may be used as the substrate 15 and the buried layer 16, and InGaAsP may be used as the optical waveguide core 20 and the active layer 21;
A GaAs substrate with AlAs attached is buried in the buried layer 1.
6 and the optical waveguide core 20, and GaAs may be used as the active layer 21.

〔実施例1〕 本発明の構造をInP−InGaAsP系に適用した2
×2ゲートマトリクス光スイツチの例について述べる。
[Example 1] Application of the structure of the present invention to InP-InGaAsP system 2
An example of a ×2 gate matrix optical switch will be described.

まず、スズ(Sn)ドープn型で2xlO”/ccのキ
ャリヤ濃度の(100) InP基板を単結晶板15と
なし、この基板15上に、LPE法でSnドープn型で
2×10”/ccのキャリヤ濃度で膜厚0.7μmのI
no、 97Gao、 03^so、 oaF’o、 
94膜・ノンドープで膜厚0・2μmのIno、 t+
Gao、 29AS0.86P0.34 m、およびZ
nドープp型で2X1017/ccのキャリヤ濃度で膜
厚0.5μmのIno、 97GaO,a3^so、 
oapo、 94 膜を第4図(a)に示すように、そ
れぞれ先導波回路コア部20、活性層21および上部光
導波路コア部20として、順次格子整合するように積層
成長させた。
First, a tin (Sn)-doped n-type (100) InP substrate with a carrier concentration of 2xlO"/cc is used as a single-crystal plate 15, and a Sn-doped n-type film of 2x10"/cc is placed on this substrate 15 by the LPE method. I with a film thickness of 0.7 μm at a carrier concentration of cc
no, 97Gao, 03^so, oaF'o,
94 film, non-doped, 0.2 μm thick Ino, t+
Gao, 29AS0.86P0.34 m, and Z
Ino, 97GaO, a3^so, n-doped p-type with a carrier concentration of 2X1017/cc and a film thickness of 0.5 μm,
As shown in FIG. 4(a), the oapo, 94 films were layered and grown in order to form a leading wave circuit core section 20, an active layer 21, and an upper optical waveguide core section 20 so as to be lattice matched.

次に、ホトレジストをマスクとして、光ゲートを配設し
ようとする所以外の上部光導波路コア部20および活性
層21を選択エツチング液、H(fL+HsPO4液、
 3HNOs+ HF+ 2H20液に順次浸漬せしめ
て取り除いた(第4図(b))。
Next, using the photoresist as a mask, the upper optical waveguide core section 20 and the active layer 21 other than where the optical gate is to be provided are selectively etched with an etching solution, H(fL+HsPO4 solution,
It was removed by sequentially immersing it in 3HNOs+HF+2H20 solution (FIG. 4(b)).

次に、ホトレジストを除去した後、光導波路コア部20
として、ノンドープのIno、 97(iao、 03
ASO,。1lpo、 94膜を0.9μmの厚みにL
PE法で全面に成長させた(第4図(C))。
Next, after removing the photoresist, the optical waveguide core portion 20
As, non-doped Ino, 97 (iao, 03
ASO,. 1 lpo, 94 membranes to a thickness of 0.9 μm
It was grown over the entire surface using the PE method (Fig. 4(C)).

次に、幅4μmのホトレジスト導波回路パターンをマス
クとして、に2Cr207+ )IBr + CH3C
O0H液に浸漬せしめて基板15に達するまでエツチン
グして導波回路を形成した後、LPE法によりノンドー
プInP 、ノンドープIno、 76[iao、 2
4八so、 5spo、 4mキャップ層18を順次に
成長させて回路を埋め込んだ(第4図(d))。
Next, using a photoresist waveguide circuit pattern with a width of 4 μm as a mask, 2Cr207+ )IBr + CH3C
After forming a waveguide circuit by immersing it in an O0H solution and etching it until it reaches the substrate 15, non-doped InP, non-doped Ino, 76[iao, 2] was formed using the LPE method.
48so, 5spo, and 4m cap layers 18 were sequentially grown to embed the circuit (FIG. 4(d)).

次に、ホトレジストをマスクとして、 3)INO3+
HF+2)120液に浸漬せしめてゲート部以外のキャ
ップ層18を除去した後、キャップ層18以外の部位に
プラズマCvD法により絶縁膜17として、厚さ400
0人の5i384膜を付着させた(第4図(e))。
Next, using photoresist as a mask, 3) INO3+
After removing the cap layer 18 other than the gate part by immersing it in HF+2) 120 liquid, an insulating film 17 is formed on the part other than the cap layer 18 to a thickness of 400 mm by plasma CVD.
5i384 film was deposited (FIG. 4(e)).

最後に、絶縁膜17をマスクとして、1回目のLPε成
長で付着させたP形のIno、 97(iao、 03
/1sO,06po、 94層20に達するまでZnを
拡散させた後、基板15の裏面を研磨し、p側に^u+
Zn電極、およびn側にAu+ Sn電極を形成して端
部へき開し、そのへき開面にSiO膜を1800人の厚
みに付着させて反射防止1ii19とした。
Finally, using the insulating film 17 as a mask, the P-type Ino, 97 (iao, 03) deposited during the first LPε growth is
/1sO,06po, 94 After Zn is diffused until it reaches the layer 20, the back surface of the substrate 15 is polished and ^u+ is added to the p side.
A Zn electrode and an Au+Sn electrode were formed on the n side, and the ends were cleaved, and an SiO film was deposited on the cleaved surface to a thickness of 1800 mm to provide anti-reflection 1ii19.

上記工程により、導波路幅2μm、導波路厚み!、6μ
m1比屈折率差0.6%の単一モード光分岐回路11と
光合流回路12、および活性層21の厚みが0.2μm
、活性層21の幅が2μm、ゲート長300μm1勅作
波長1.34μmの光ゲート14をInP基板15上に
モノリシックに形成した。全スイッチ長は、3dB以下
の分岐、合流過剰損失に押えるために、3mmとした。
Through the above process, the waveguide width is 2 μm and the waveguide thickness is 2 μm! , 6μ
The thickness of the single mode optical branching circuit 11 and optical combining circuit 12 with m1 relative refractive index difference of 0.6%, and the active layer 21 is 0.2 μm.
An optical gate 14 having an active layer 21 width of 2 μm, a gate length of 300 μm, and a reference wavelength of 1.34 μm was monolithically formed on an InP substrate 15. The total switch length was set to 3 mm in order to suppress excessive branching and merging losses to 3 dB or less.

このようにして作製した光スィッチは、ゲート電流80
mAで、光ゲート14において十分な利得が得られ、分
岐、合流損失を補償して、損失OdBが得られた。
The optical switch manufactured in this way has a gate current of 80
mA, a sufficient gain was obtained in the optical gate 14, and a loss of O dB was obtained by compensating for branching and merging losses.

(実施例2) 実施例1では、2X2のゲートマトリクス光スィッチの
場合について述べたが、次のようにすれば規模が拡大で
きる。例えば、4×4スイツチを得るには、第5図のよ
うに構成すればよい。すなわち、実施例1に示した2×
2スイツチを4個並列に配置し、それら2×2スイツチ
と、2分岐の分岐および合流導波路とを交差させて配置
する。
(Example 2) In Example 1, the case of a 2×2 gate matrix optical switch was described, but the scale can be expanded as follows. For example, to obtain a 4×4 switch, it is sufficient to construct it as shown in FIG. That is, 2× shown in Example 1
Four 2x2 switches are arranged in parallel, and these 2x2 switches are arranged so that the branch and merging waveguides of the two branches intersect with each other.

規模が大きくなることによって、原理的に分岐および合
流損失が増加し、しかもまた、導波路が長くなることに
よる伝搬損も増加し、光ゲート単体の利得でこれらを補
償することは困難になってくる。その場合には、第5図
の右側に示すように、挿入損補償用にさらに光ゲート2
4を追加し、光合流回路12からの出力をこれら光ゲー
ト24に結合すればよい。本例においては、単にパター
ン化の際のマスクを4X4用に設計すればよく、実施例
1に示した2×2スイツチの作製工程数、n8度を何ら
増加させることなく、容易に実現し得るものである。
As the scale increases, branching and merging losses theoretically increase, and propagation losses also increase due to the length of the waveguide, making it difficult to compensate for these with the gain of a single optical gate. come. In that case, as shown on the right side of FIG.
4 may be added, and the output from the optical combining circuit 12 may be coupled to these optical gates 24. In this example, it is sufficient to simply design the mask for patterning for 4x4, and this can be easily realized without increasing the number of manufacturing steps and n8 degrees of the 2x2 switch shown in Example 1. It is something.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、光ゲートマトリクスス
イッチの3要素である光分岐回路、光合流回路、および
半導体レーザー光ゲートを共通の半導体基板上に、ヘテ
ロ接合構造によりモノリシックに構成するので、従来例
における光回路と光ゲート部との高精度位置合せの問題
が抜本的に解決されるため、光ゲートマトリクススイッ
チの作製が容易で量産性が極めて高い利点がある。
As explained above, the present invention monolithically configures the three elements of an optical gate matrix switch, an optical branching circuit, an optical combining circuit, and a semiconductor laser optical gate, using a heterojunction structure on a common semiconductor substrate. Since the problem of high-precision alignment between the optical circuit and the optical gate section in the conventional example is fundamentally solved, the optical gate matrix switch has the advantage of being easy to manufacture and having extremely high mass productivity.

その上、本発明の光スィッチは、性能も優れている。す
なわち、高い利得が得られる半導体レーザー光ゲートを
用いているため、分岐および合流損、および伝搬損を補
償して、無損失光スィッチを実現することができる。さ
らにまた、本発明によればマトリクス゛の規模を拡大す
るにあたっても、随所に損失補償用ゲートを挿入すれば
容易に拡大化を達成できる。
Moreover, the optical switch of the present invention has excellent performance. That is, since a semiconductor laser optical gate that can obtain a high gain is used, branching and merging losses and propagation losses can be compensated for, thereby realizing a lossless optical switch. Furthermore, according to the present invention, even when expanding the scale of the matrix, expansion can be easily achieved by inserting loss compensation gates at various locations.

本発明の光スィッチは、上記利点の他に、1:N同時多
対接続、nsi位の高速スイッチング等の利点をも具え
ており、画像情報等の広帯域信号についての、安価で大
規模な光交換システムの構築には、必要不可欠のもので
ある。
In addition to the above-mentioned advantages, the optical switch of the present invention also has advantages such as 1:N simultaneous multi-pair connection and high-speed switching on the order of NSI. It is essential for building an exchange system.

【図面の簡単な説明】 第1図は本発明光ゲートマトリクススイッチの一実施例
を示す斜視図、 第2図は第1図示の光スィッチにおける先導波回路部の
Y、線断面図、 第3図(a)および(b)は第1図示の光スイッチにお
ける光ゲート部の、それぞれ、Y2線およびZl線断面
図、 第4図(a)〜(e)は本発明光スィッチの作製工程の
一例を示す図、 第5図は本発明光スィッチによって4X4マトリクスを
構成する実施例の説明図、 第6図は従来の光ゲートマトリクススイッチの説明図で
ある。 1.11・・・光分岐回路、 2.12・・・光合流回路、 3・・・レンズ系、 4.14.24・・・光ゲート、 15・・・半導体単結晶基板、 16・・・埋め込みクラッド層、 17・・・絶縁膜、 18・・・キャップ層、 19・・・反射防止膜、 20・・・光導波路コア部、 21・・・活性層。 20コア壺下 化11疫腎のY1錦1咋′tJ凹 第2図 (G) (b)
[Brief Description of the Drawings] Fig. 1 is a perspective view showing an embodiment of the optical gate matrix switch of the present invention; Fig. 2 is a sectional view taken along the Y line of the leading wave circuit section in the optical switch shown in Fig. 1; Figures (a) and (b) are cross-sectional views taken along the Y2 line and Zl line, respectively, of the optical gate section in the optical switch shown in the first figure. FIG. 5 is an explanatory diagram of an embodiment in which a 4×4 matrix is constructed using the optical switch of the present invention, and FIG. 6 is an explanatory diagram of a conventional optical gate matrix switch. 1.11... Optical branching circuit, 2.12... Optical combining circuit, 3... Lens system, 4.14.24... Optical gate, 15... Semiconductor single crystal substrate, 16... - Buried cladding layer, 17... Insulating film, 18... Cap layer, 19... Antireflection film, 20... Optical waveguide core portion, 21... Active layer. 20 core pot lowered 11 epinephrine Y1 brocade 1 ku'tJ concave Fig. 2 (G) (b)

Claims (1)

【特許請求の範囲】 半導体単結晶基板と、 該半導体単結晶基板上に、該単結晶基板より大きな屈折
率でかつ小さな禁制帯幅を有するコア部と当該単結晶板
と同一の物質のクラッドで成る埋め込み構造のヘテロ接
合単一モード光導波路でそれぞれ構成された光分岐回路
および光合流回路と、 前記光導波路の前記コア部内に配置され、前記コア部よ
り大きな屈折率でかつ小さな禁制帯幅を有する活性層お
よび該活性層と前記コア部とにより構成したpn接合を
有するヘテロ接合光ゲートと を具え、前記光分岐回路、前記光ゲートおよび前記光合
流回路をこの順序に結合したことを特徴とする光ゲート
マトリクススイッチ。
[Scope of Claims] A semiconductor single crystal substrate, and a core portion having a larger refractive index and a smaller forbidden band width than the single crystal substrate, and a cladding made of the same material as the single crystal substrate, on the semiconductor single crystal substrate. an optical branch circuit and an optical convergence circuit each constructed of a buried-structure heterojunction single mode optical waveguide; and an optical branching circuit and an optical convergence circuit each constructed of a buried structure heterojunction single mode optical waveguide; and a heterojunction optical gate having a pn junction constituted by the active layer and the core part, and the optical branching circuit, the optical gate, and the optical combining circuit are coupled in this order. Optical gate matrix switch.
JP14140387A 1987-06-08 1987-06-08 Optical gate matrix switch Pending JPS63305328A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14140387A JPS63305328A (en) 1987-06-08 1987-06-08 Optical gate matrix switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14140387A JPS63305328A (en) 1987-06-08 1987-06-08 Optical gate matrix switch

Publications (1)

Publication Number Publication Date
JPS63305328A true JPS63305328A (en) 1988-12-13

Family

ID=15291190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14140387A Pending JPS63305328A (en) 1987-06-08 1987-06-08 Optical gate matrix switch

Country Status (1)

Country Link
JP (1) JPS63305328A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02212804A (en) * 1989-02-14 1990-08-24 Kokusai Denshin Denwa Co Ltd <Kdd> Optical semiconductor element and production thereof
JP2007232991A (en) * 2006-02-28 2007-09-13 Fujitsu Ltd Optical module and optical switching device
WO2012153817A1 (en) * 2011-05-10 2012-11-15 日本電気株式会社 Optical circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02212804A (en) * 1989-02-14 1990-08-24 Kokusai Denshin Denwa Co Ltd <Kdd> Optical semiconductor element and production thereof
JP2007232991A (en) * 2006-02-28 2007-09-13 Fujitsu Ltd Optical module and optical switching device
WO2012153817A1 (en) * 2011-05-10 2012-11-15 日本電気株式会社 Optical circuit
JPWO2012153817A1 (en) * 2011-05-10 2014-07-31 日本電気株式会社 Optical circuit
JP6060900B2 (en) * 2011-05-10 2017-01-18 日本電気株式会社 Optical circuit

Similar Documents

Publication Publication Date Title
US4813757A (en) Optical switch including bypass waveguide
US3948583A (en) Isolation of passive devices and integration with active devices in optical waveguiding circuits
US5703895A (en) Opto-electronic semiconductor device including an integrated mode transformer
US6633692B2 (en) High carrier injection optical waveguide switch
US5159699A (en) 3d integrated guiding structure
JPH07283485A (en) Waveguide type optical isolator
JP6318468B2 (en) Waveguide type semiconductor light-receiving device and manufacturing method thereof
US20040252931A1 (en) Multilayer monolithic electronic device and method for producing such a device
JPH07183484A (en) Monolithic integrated structure and preparation thereof and monolithic integrated heterodyne receiving circuit
CN110824614B (en) Transverse magnetic mode cut-off transverse electric mode equipartition optical power divider based on three-coupling waveguide
US5706374A (en) Compact digital optical switch
JPS6214121A (en) Optical switching element
CN103779785B (en) Distributed reflection Bragg laser that can realize wavelength broad tuning and preparation method thereof
US5066086A (en) Semiconductor device comprising a directional coupler for the TE and TM components
WO2007107782A1 (en) Monolithically integrated optoelectronic components
WO1991015796A1 (en) Optical component
JPH01116530A (en) Optical switching element and optical switching matrix comprising the same
JPS63305328A (en) Optical gate matrix switch
JP3104798B2 (en) Integrated optical coupler and method of manufacturing the same
JP2662059B2 (en) Integrated semiconductor device having photoelectric switch element
US11934007B2 (en) Assembly of an active semiconductor component and of a silicon-based passive optical component
Kirihara et al. Lossless and low crosstalk 4× 4 optical switch array
JP2897371B2 (en) Semiconductor waveguide polarization controller
JPS62141507A (en) Optical integrated circuit and its production
JPH10223989A (en) Waveguide type optical element