JPS63302718A - 回路遮断装置 - Google Patents

回路遮断装置

Info

Publication number
JPS63302718A
JPS63302718A JP63038454A JP3845488A JPS63302718A JP S63302718 A JPS63302718 A JP S63302718A JP 63038454 A JP63038454 A JP 63038454A JP 3845488 A JP3845488 A JP 3845488A JP S63302718 A JPS63302718 A JP S63302718A
Authority
JP
Japan
Prior art keywords
value
ground fault
circuit breaker
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63038454A
Other languages
English (en)
Inventor
ジョセフ・ジャコブ・マッコ
ゲェリイ・フランシス・サレッタ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of JPS63302718A publication Critical patent/JPS63302718A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/006Calibration or setting of parameters

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Breakers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はソリッドステート回路遮断装置に係わり、更に
詳細には、モールドケース・メタルクラッド型の回路遮
断装置に使用され、それへ接続された導電係及び装置を
保護するため幾つもの複雑な電気的パラメータに基づい
て動作できるソリッドステート回路遮断装置に係るもの
である。更に本発明はユーザの対話式操作に備えてその
幾つもの電気的パラメータが容易に理解でき、それへ応
以下余白 答で診るようにしたソリッドステート回路遮断装置に係
るものである。
普通のヒユーズの代りにリセットできる遮断手段として
最初に導入された初期の回路遮断装置よりも相当に複雑
な商業的そして産業的用途に今はソリッドステート回路
遮断装置を使用されている、マイクロプロセッサ技術利
用とその機能面の特徴の爆発的な増加に伴なってコスト
面での有利さが見直され、マイクロプロセッサ技術を回
路遮断装置の分野に利用して、更に複雑な分析、性能の
改善及びソリッドステート回路遮断装置との容易な対話
操作を行ない、それと同時にコストの低減を実現したい
という要望が生じている。
マイクロプロセッサを利用した既存のソリッドステート
回路遮断装置は米国特許4,331,997号に開示さ
れている。この装置はマイクロプロセッサ技術を既存の
回路遮断装置へ適用し、宿料の素子もしくは集積回路を
使用している既存のソリッドステート回路遮断装置で取
り扱われる即時保護、短い遅延保護、長い遅延保護及び
地絡故障保護のような種々のファクターに対するの統括
制御を行なうことができる0個別素子を使用している回
路遮断装置の例としては米国特許3,590.326号
と3,818,275号とがある。
更に、これらのマイクロプロセッサを利用した回路遮断
装置は表示と入力モニター技術を取り込んで、回路遮断
装置を配備した配電系統の正確で信頼できるインターフ
ェースとオペレーションを実現している。
このマイクロプロセッサを利用した回路遮断装置は、配
電系統全体としてのエネルギー効率を最大にし、また回
路遮断回数を最小限に抑えるように配電系統を構成する
ことが必要とされているエネルギー管理システムにおい
て有用であることが立証されてい帯、この分野でよく知
られていることであるが、配電系統を構成するとき、そ
れぞれに枝路遮断器があ葛幾つかの枝路に給電する線路
を保護する主回路遮断装置により、一つの枝路で事故が
発生したとき、その枝路の遮断器が、主回路遮断装置が
動作する前に動作するように遅廻時間を割当てられる必
要がある。このようにして、枝路の事故により全配電系
統が遮断されることがないようにし、そして枝路により
給電されていた装置は適時に保護されるようにしている
。この例と同じような設計思想で他の区域連動条件も処
理できる。
マイクロプロセッサを利用した回路遮断装置はドリッピ
ング又は動作パラメータの選択と調整の方法において既
存の回路遮断装置に優ることが証明されている。トリッ
ピングパラメータの実際のタイミングを試行錯誤で決め
ていく必要がなくなったので配電系統の設計は箸しく簡
単になった。
このマイクロプロセッサを利用した遮断器は確かに既存
の(その時代での)回路遮断装置よりも進歩したもので
あったが、本発明が指向し、克服する幾つかの制約を有
していた0例えば、マイクロプロセッサ利用の回路遮断
装置を通信回線に連結して、エネルギー管理システムと
一緒に働かすとき回路遮断装置に遠隔地から指令を出し
て種々の監視タスク、例えば負荷削減オペレーションを
実施させることができると非常に有利である。
以下余白 そのような制約の別の例は、レーティングプラグと普通
称されているものの使用に見出される。
レーティングプラグは、回路遮断器の電流制限ファクタ
の少なくとも一つを設定するために使用され、これらの
電流制限ファクタとしてはその回路遮断器に流れる最大
電流を設定するフレームレーティングファクタと、その
回路遮断器の使用状態での選択された最大電流を確立す
るプラグレーティングファクタとがある。もっともプラ
グレーティングファクタはフレームレーティングファク
タに対し幾つかの逓降ファクタの一つであり得るという
のが実際としては普通である。すなわち、プラグレーテ
ィングファクタはフレームレーティングファクタよりも
大きさの小さ、い幾つかの値の一つであり得る。
プラグレーティングファクタを選択するとき、通電回路
の地絡路に許容できる地絡電流の大きさについての制限
値も選択されているということが必要である。しかし、
プラグレーティング値の選定と異なり、地絡電流の制限
値の選定は、ある規定基準に従って、例えばULとNE
C基準に従って行なわなければならない、それで従来の
回路遮断器は、種々のプラグレーティングファクタの選
択を可能とするばかりでなく、標準規格を越えない地絡
電流制限値の選定を可能とするレーティングプラグを含
むことを必要としてきた。
プラグレーティングファクタと地絡故障制限との可能な
組合せを表に整理して保存するということは厖大な仕事
であり、その整理保存を最小としようとすると種々のハ
ードウェア技術を使用しなければならなかった。例とし
て、レンジ選定ポテンショメータと共に機械的なブロッ
キングブラケットを使用して、それにより規定標準を越
えての地絡故障電流制限の選定をブラッケットが阻止す
るようにした。
使用されて別の方法は、印刷回路板上の種々のレベルレ
ジスタを変えることであり、制限を越えるセツティング
は印刷回路板から覆って外され、地絡故障電流の安全な
選択だけがなされるようにした。しかし、この方法は別
の表にしての整理保存、インベントリを必要とし、そし
て種々の所望のレベルセツティングを行なうためのマニ
ュファクチュアリングオペレーションを必要とした。
本発明は、ソリッドステート回路遮断器のためのスタイ
ル・セーヴイング・レーティングプラグの構成を指向す
るものであるが、既存のソリッドステート回路遮断器の
別の制約の解消を指向している関連特許出願も米国に本
願と同時に出願されている。これらの出願を次に示す、
スタイル・セーヴイング・オーバライド回路を有する回
路遮断器(米国特許出願017,306)、バッテリー
バックアップ・リセット回路を有する回路遮断器(米国
特許出願01)、371);選択表示手段を有する回路
遮断器(米国特許出願017,3)6);及び複合トリ
ップ曲線表示つき回路遮断装置(米国特許出願01)、
296)。
本発明の目的は、最小数のハードウェア要素を使用し、
それによりプラグレーティングファクタと地絡故障制限
のすべての組合せを可能とするに必要な表にしての整理
保存、又はインベントリを減少して、プラグレーティン
グファクタと地絡故障制限に対し最大の選択レンジを与
えるソリッドステート回路遮断器を提供することである
この目的を達成するため、本発明は、正常時通電してい
る電気回路に配置されており、トリップ信号を受信する
と電気回路に流れる電流を遮断する遮断手段;電気回路
に結合され、それに流れる電流に比例する電流値を調整
し、電流値の大きさを表わす調整信号をつくる調整手段
;及び この調整手段から少なくとも一つの動作特性を
導出し、その動作特性を対応する少なくとも一つのトリ
ッピングパラメータと比較し、そして動作特性がその対
応するトリッピングパラメータと少なくとも等しいとき
はトリップ信号を発生する作動手段を備えた回路遮断装
置であって、前記少なくとも一つのあらかじめ選定され
たトリッピングパラメータは、前記電気回路と関連した
地絡路に許容できるあらかじめ選択された地絡故障電流
制限値を表わす地絡故障ピックアップ値を含み: 前記
作動手段は前記遮断手段に許容できる最大電流に比例し
たあらかじめ選択されたレーティング信号を受ける制限
手段を含み、この制限手段は前記あらかじめ選択された
レーティング信号の関数としてある範囲のあり得るレー
ティング値から前記遮断手段のための一つのレーティン
グ値を決定し、この一つのレーティング値は対応する、
上限を定められた地絡故障電流の制限値と関連しており
、前記制限手段が前記あらかじめ選択された地絡故障ピ
ックアップ値が前記選択された一つのレーティング値と
関連した前記上限を定められた地絡電流の制限値内にあ
るかどうかを決定し、そして前記あらかじめ選定された
地絡故障ピックアップ値が前記上限を定められた地絡故
障電流の制限値内にあるとき前記あらかじめ選定された
地絡故障ピックアップ値を受入れ;そして前記制限手段
は、前記あらかじめ選定された地絡故障ピックアップ値
が前記上限を定めた地絡故障電流の制限値を越えるとき
別の地絡故障ピックアップ値に置換えることを特徴とし
た回路遮断装置を提案する。
本発明の実施例を以下、添付図面を参照して詳述する。
本発明の説明に入る前に従来の回路遮断装置を先ず簡単
に説明し、典型的な配電系統へ回路遮断装置を適用した
例をその後に説明することとする第1図に示すように、
従来のマイクロプロセッサ利用の回路遮断装置1oは3
つの主要部、すなわちトリップユニット部11、手動コ
ントロール部12、そしてチャージング部13とを含み
、これらはすべてモールドケースのハウジング14内に
配置されている。チャージング部13は、トリップコイ
ル(図示せず)に連携の接点(図示せず)を作動するの
に用いるばね(図示せず)と、このばねを手動でチャー
ジ、すなわち付勢できるハンドル15、又はこれもばね
を付勢する電動機(′図示せず)を含んでいる0手動コ
ントロール部12は、接点に対するばねの動作を制御す
る複数の。
押しボタン16と、ばねと接点の状態を視認できるよう
にする窓17とを含んでいる。
回路遮断装置を作動させるためのトリッピングパラメー
タを選択的に調節するのに使用される一連のポテンシ■
メータ18、トリップの原因を指示するため発光する一
部の故障指示LED、回路遮断装置10に流してもよい
最大連続電流を設定するプラグレーティング要素20.
そして指示しEDを有する数値表示要素21をトリップ
ユニット11が含んでいる。又、トリップ曲線の部分の
特性形状を選択しそしてテスト特性を選択するためのコ
ントロールスイッチ24に加えて、トリップユニット1
1上に含まれているコントロール押しボタン23として
は、リセット押しボタン、グラウンド・フェーズテスト
押しボタンそしてピークエネルギーリセット押しボタン
がある。
第2.3図に示す本発明の詳細を容易に理解できるよう
にするため、配電回路網の遮断計画の系統的設計思想を
簡単に説明しておく、既存型式の回路遮断装置であろう
と、ここに開示している型式の回路遮断装置であろうと
、配電系統に回路遮断装置を配備するには、第4図を参
照して今から説明する設計原則を遵守しなければならな
い。典型的な配電系統は、第4図に示すような第1の主
配電線27に給電する第1の電源25及び第2の主配電
線28に給電する第2の電源26のような電源を少なく
とも1つ含んでいる。第1の主配電線27には第1の主
回路遮断装置29を配置し、そして第2の主配電線28
には第2の主回路遮断装置30を配置している。又、第
4図に示すように、結合配電線31には結合回路遮断装
置32を配置し、この遮断器32は第1と第2の主回路
遮断装置のうちの一方がトリップした場合に残った方の
主電源25又は26を接続するためのものである。34
1の主配電線27から枝路33a−33dが分岐してお
り、342の主配電線28から枝路34a−34dが分
岐しでいる。枝路配電線33a−33dには枝路遮断器
35a−35dを配備し、そして枝路配電線34a−3
4dには枝路遮断器36a−36dを配備してあって、
これらの遮断器は枝路配電線33a−33dと34a−
34dを通って負荷要素37へ流れる電流を制御する。
この全配電系統に配置され、たこれらの回路遮断装置の
動作の一例として、第1の枝路配電線のうち33bで示
された枝路配電線で故障が発生したとし、これを38で
示す。
短絡により生じた過電流状態であるこの故障状!!38
は、配電系統に対する損傷を防止できるよう50ミリ秒
もしくはそれ以下の時間であるのが好ましい、できるだ
け短時間で遮断しなければならない、加えて、必要なこ
とは、枝路遮断器35bがこの短い時間にトリップ状態
を開始し、第1の主回路遮断装置29と第2の主回路遮
断装置30と結合遮断器32とがトリップしないように
する。もしこれらの遮断器がトリップすると残りの健全
な岐路配電線への電力を遮断することとなるからである
。一連の回路遮断装置のドリッピングシーケンスのタイ
ミングをとるには、故障枝路33bの遮断器35bがト
リップ状態を開始できるように遅延時間を導入し、それ
により第1と第2の主回路遮断装置がトリップ状態の開
始前にあらかしめ定めた期間待つようにする。第4図に
見るように、第1の枝路遮断器35a−35dと第2の
枝路−遮断器36a−36dとは区域分けに従りて第1
の主回路遮断装置29と第2の主回路遮断装置30とか
ら分離されている。第1と第2の主回路遮断装置は1で
示す第1区域にあり、そして第1と第2の枝路遮断器3
5a−35dと36a−36dは2で示す第2区域にあ
る。同じ遅延原理を順次、区域層に対して適用すること
により区域レベルを追加していくことができる。
先に説明したことであるが、第1と第2の主回路遮断装
置は、別の区域の故障状態38を感知して一定時間待つ
が、その故障状態が持続すると第1の主回路遮断装置は
その一定時間経過後トリップ状態に穆る。他の区域2に
生じた故障状態38は区域連動信号を使用して検知する
。この信号については後で詳しく説明するが、ここで簡
単に説明すると、故障が発生した枝路の遮断器35bか
ら第1の主回路遮断装置29へ送られる信号であって、
短い遅延ピックアップ電流又は地絡故障ビツクアップ電
流のどちらかが越えられてしまったことを知らせている
。各回路遮断装置は故障発生区域の連動信号と短い遅延
区域連動信号とを送受信できる。
以下余白 配電系統に関連した回路遮断器の遅延時間と性能特性と
を統制的に決めると診は、第5図に示すトリップ曲線の
各部が表わすタイム・トリップ曲線の特性を参照しなけ
ればならない、このタイム・トリップ曲線はグラフ形態
で表わされている。
すなわち、ある時間にわたっての回路遮断器の所望の電
流応答特性を対数一対数目盛りで表わしていて、横軸が
電流ファクタ、縦軸が時間ファクタとなっている。
大きい方の、主トリップ曲線部分の左上隅部分で始まる
長い遅延保護特性に関係するファクタはプロットされて
いて、これは一般的に曲線の傾斜部分に従う、この長い
遅延保護特性はサーマルトリップ特性といわれることが
ある。これまでの非電子的回路遮断器が典型的に示す熱
式ドリッピング動作に酷似しているからである。この長
い遅延保護特性は、第1の電流選択アロー4oにより示
される選択可能の電流ファクタ(これは以下でLDPU
ファクタと1及する長い遅延ピックアップファクタに相
当する)と、第1の時間選択アロー41により示される
長い遅延時間ファクタ(これは以下でLDTファクタと
言及する)とから成る、長い遅延保護特性を持たせるた
めのパラメータの選択については、第1の電流選択アロ
ー40が、LDPtJファクタもしくはパラメータはト
リップ曲線を水平軸に沿って選択的に調整することを示
している。更に、LDTファクタもしくはパラメータは
トリップ曲線を、第1の時間選択アロー41が示すよう
に、垂直軸に沿って調整する。従って、長い遅延保護特
性の限界はX軸とY軸の両方で調整でき、それにより第
1トリップ曲線部分42の傾斜に従う長い遅延特性が提
供される。
実際には、長い遅延保護特性はLDPUレベルを越える
電流に対してI2 T)−リップ特性となる。
LDPUレベルを越・える大きな電流では更に短時間の
LDTどなる。
通電回路に大きな電流が流れると、長い遅延保護特性の
応答よりもはるかに迅速にソリッドステート回路遮断器
が応答することが必要となる。この非常に迅速な応答は
普通短い遅延保護特性といわれており、第5図に示す短
い遅延トリップ曲線部分45として示されている主トリ
ップ曲線の部分により特徴づけられている。一定時間の
応答を示す水平の実線45aとして第5図に示す一つの
仕方と、I’ RT応答を示す斜めの破線45bとして
第5図に示す別の仕方との2つの仕方のうち、一方を選
択して短い遅延保護特性とする。
短い遅延トリップ曲線部分45の隣りに示されている3
42の電流選択アロー44は、短い遅延トリップ状態を
開始する電流レベルを調整できることを示している。こ
の電流レベルは短い遅延ピックアップファクタ(以下本
文ではSDPυファクタと言及する)と普通いわれてい
る。後で詳しく説明するが、ある状態では、5DPUフ
アクタを電流値が超えるのを検知すると直ちに短い遅延
トリップ状態を開始しなければならない、他の状態では
一定時間の短い遅延トリップ曲線部分45mを使用する
。更に他の状態では、トリップ曲線部分45bに相当す
る!2Rトリップ特性で作動することが必要となる。こ
のため第2の時間選択アロ−43は短い遅延トリップ曲
線部分45bに隣接して示されている。ソリッドステー
ト回路遮断器により与えられる次のレベルの保護は主ト
リップ曲線部分の右下隅に示されている。これは即時保
護特性に相当する即時トリップ曲線部分47と言及され
る0通電回路に非常に大きな過電流が流れると、回路遮
断器はできるだけ迅速に、例えば通電流検知から50ミ
リ秒以内にトリップ状態を開始することが必要となる。
この過電流レベルは、即時トリップ曲線部分47に隣接
して示されている第3の電流選択アロー46により示さ
れるように選択的に調整できる。
第5図に示す小さい方のトリップ曲線部分に示されてい
るように、地絡故障保護特性は短い遅延。
保護特性と同じ型式の保護を与える。すなわち、一定時
間の地絡故障保護は垂直の実線48aとして示され、又
I2テ地絡故障保護は傾斜した破線48bとして示され
ている。地絡故障保護特性では、通電回路に関連してい
る接地路に地絡故障ピックアップファクタ(以下本文で
はGFPUと言及する)を越えるある大きさの電流が流
れると、地絡故障トリップ状態を開始するようにしてい
る。
GFPUファクタもしくはパラメータは、地絡故障トリ
ップ曲線部分48aに隣接して示されている第4の電流
選択アロー49により示すように選択的に調整できる。
後で詳しく説明するある状態の下では、地絡故障トリッ
プ状態開始前に地絡故障時間ファクタと称するある時間
(以下本文でGFTファクタもしくはパラメータと言及
する)だけ待たなければならない、この〇FTファクタ
も第3の時間選択アロー50が示すように選択的に調整
できる。
本発明は一般にソリッドステート回路遮断器に係るもの
であり、更に具体的にいえば、遮断器の構成および操作
を容易に理解でき、表示構成の変更も容易であって最も
基本的な回路保護条件にも最も複雑な回路保護条件にも
遮断器の回路を大幅に変更する必要なく適応できる、複
合トリップ曲線表示を有するソリッドステート回路遮断
器に係るものである。
本発明では通電回路の電流の大きさを表わしている、サ
ンプル値を調整した信号を処理して動作特性を抽出し、
これをあらかじめ選択したトリッピングパラメータと比
較してドリッピング動作開始の是非を決定す今、又、本
発明では、あらかじめ選択されたトリッピングパラメー
タを調整するためコントローラを、それと関連している
トリツー ピングパラメータの近くのトリップ曲線に沿
う位置に配置している。又、本発明では、正常動作状態
中は調整されているトリッピングパラメータの値を表示
することにより一つの態様で働き、そして回路遮断器に
はそのトリップ状態を生ぜしめた動作特性の値を表示す
ることにより別の態様で働く表示手段を設けている。こ
の表示手段と関連して、トリッピングパラメータが表わ
シている測定の単位をそのトリッ、ピングパラメータを
セットしたオペレータが視認できるようにしている。
本発明のマイクロプロセッサ利用のソリッドステート回
路遮断器の形態と動作特性とを説明するに当って第2図
を参照する。′i42図ではソリッドステート回路遮断
器60は3つのモジュラ一部、すなわち補助トリップ部
61、入力部62、そしてトリップユニット部63を有
するものとして示されており、これらの部はモールド絶
縁ケースのハウジング64内に取付けられている。
補助トリップ部61は、線電流の遮断に続いてトリップ
ユニット部63が使用する補助電源のような回路と、外
部指示器ともに使用されるアラーム出力回路とを含んで
いる。基本的なソリッドステート回路遮断器60へ付加
的な、オプショナルな特性を与える補助トリップ部は、
第14図を参照して後で詳しく説明するように、簡単に
取付けたり、取外したりできる。
入力部62は端子ボード65を含んでおり、これにより
種々の入出力信号と条件とをトリップユニット部63に
与えることができる。−第2図に示すトリップユニット
部63は3つの主部分から本質的に成り、これらを次に
示す、第2図の下部を占めている基本的な事故指示・選
択部分63a;第2図の上部を占めている表示ポード部
分63b;そしてトリップユニット部63の右の中程を
占めているレーティングプラグ部分63c。
基本的な故障指示・選択部分63aに含まれているのは
、トリップ曲線部分と一組の指示要素と、回転スイッチ
と押しボタンであり、これらを第5図を参照して詳しく
説明する0表示ボード部分63bは表示要素と押しボタ
ンとを含み、これらはソリッドステート回路遮断器60
の動作状態をよりよく理解しそれに反応するためオペレ
ータにより使用される0表示要素と押しボタンとを第5
図を参照して詳述する。
第2図に示す型式のソリッドステート回路遮断器を幾つ
も使用している配電系統を計画するに際し、その計画に
とって最も大きな経済的利益を与える各ソリッドステー
ト回路遮断器のオプションの数はどれだけ必要であるか
ということは、個々の配電系統でかなり相違している。
このため、必要に基づいてオプションとしてソリッドス
テート回路遮断器60へ与えられる特性の数をできるだ
け多くして、これらの特性を経済的利益の観点から取捨
選択できるようにすることが望ましい、従って、補助ト
リップ部61に加えて、トリップユニット部63の表示
ボード部分63bも必要に応じて取付けたり、取外した
りできる。
トリップユニット部63の基本的な故障指示・選択部分
63aは欠くことのできないものであるということに加
えて、基本的なソリッドステート回路遮断器60にプラ
グレーティング部分63cを装備することも必要である
。このプラグレーティング部分63cはソリッドステー
ト回路遮断器60に流せる最大連続電流を設定する。プ
ラグレーティング部分は後で第9図を参照して詳しく述
べる。
通電回路、例えば枝路配電線33a−33dの一つに本
発明のマイクロプロセッサ利用のソリッドステート回路
遮断器6oを使用した場合を第3図のブロック図を参照
して説明する。第3図では、通電回路は線路端子フ0へ
接続された3相回路であり、これらの線路端子7oは端
子ボード65に関連しており、そして3本の内部線路フ
1につながっている。3相回路に通用するものとして示
しているけれども、ソリッドステート回路遮断器60を
他の単相又は多相回路として使用することもできる。
3本の通電線に関連している線路変流器72は3相回路
に流れる電流に比例する電流を発生し、地絡電流変流器
フ3は通電回路の、接地回路に流れる電流に比例する電
流を発生する。
地絡電流変流器73が発生する地絡電流は、到来するA
C地絡電流を全波整流する地絡電流整流回路フ5へ流れ
る。同様に、線路の相電流は、到来する交流電流を全波
整流する相電流整流回路74へ流れる。整流された地絡
電流と相電流とは加算回路76へ流れて、コンデンサを
充電し、そのコンデンサに発生した直流電圧を電源回路
7フへ供給する。電源回路フッはこの直流電圧出力を、
ソリッドステート回路遮断器60のその他の回路が使用
できる調整された電圧レベルに換える。この調整された
直流電圧レベルは、−例として5ボルト、16ボルト、
モして30ポルトである。
電源回路フッは、補助電源回路61又は外部の直流源か
ら上記調整された直流電圧を発生するに必要な直流電圧
を得るようにしてもよい。
加算回路フロは入力側でシャント調整FET素子フ8に
より分岐調整され、ある状態の下では加算回路フロの出
力は電源回路7フヘ結合される代りに大地へ分路されて
しまう。
シャント調整FET素子フ8は、多目的カスタムIC7
9と関連しているシャント・チ寥ツバーコントロール部
分79bに発生しゲートに加えられた信号により制御さ
れている。多目的カスタムIC子9のシャント・チ■ツ
バーコントロール部分フ9bについては、加算回路フロ
の直流電圧出力が所、望の特定値に到達したことを感知
したときにだけ分路信号を発生し、シャント調整FET
フ8をオンにして、加算回路フロに関連している充電コ
ンデンサの過充電を阻止する。
多目的カスタムIC子9には5ボルト電源用チ鑓ツバ−
コントロール部分フ9bも含まれている、このチョッパ
一部分フ9bは、加算回路フロの出力が5ボルト以下の
とき電源77の5ボルトシステム給電部が禁止されるよ
うにしている。このようにして5ボルトの電圧のかかる
ソリッドステート回路遮断器60のどの回路も、加算回
路フロの出力が不足している場合(例えば通電回路を流
れる相電流の遮断時にはそのような出力不足となる)、
禁止される。
多目的カスタムIC子9は電流マルチプレクサ部分79
aを含んでいる。コンディショニングもしくは調整回路
80を介して多目的カステムICフ9の電流マルチプレ
クサ部分フ9aへ入力するよう整流電流を調整する。電
流マルチプレクサ部分79aはマイクロプロセッサ10
0からの信号により調整され、マイクロプロセッサ10
0の指令で特定の電流信号が選択され、多目的カスタム
IC79から出力される。
相電流と接地電流のサンプル値を表わしているその選択
された電流は電流較正回路81へ結合され、この較正回
路81は電流信号のための較正レベルを調整する。電流
較正回路81の出力はチャンネル1に現われ、そしてア
ナログ・デジタル変換器82へ加えられる。この変換器
はナショナルセミコンダクタコーポレーション製のAD
CO844のような市販のものでもよい。
電流較正回路81と同じように、電圧マルチブレキシン
グ、コンディショニングそして較正回路83は、通電回
路の各相の中性点に対する線路の電圧を受け、較正し、
電圧出力信号をチャンネル2でA/D変換器82へ加え
ている。
トリップユニットのプラグレーティング部63Cと関連
しているフレーム・プラグレーティング回路84はプラ
グレーティング信号とフレームレーティング信号とを発
生し、プラグレーティング信号はチャンネル3に、そし
てフレームレーティング信号はチャンネル4に現われ、
そしてこれらの信号はA/D変換器82へ加えられる。
ソリッドステート回路遮断器60を通るデータの流れを
制御するマイクロプロセッサ100は、市場でaocs
tマイクロプロセッサと呼ばれている8ビツトのCMO
Sマイクロプロセッサである。この80C51はCPU
とそれに組合せたROMとRAMメモリ、シリフルI1
0ポート、4つのパラレルI10ポート及びオン・チッ
プ発振器と制御回路を含んでおり、そしてインチルコー
ポレーシ曹ンから容易に入手できる。
第3図に示すように、マイクロプロセッサ100の4つ
のパラレルI10ポート0,1,2.3はそれぞれの目
的又は機能を有する0例えば、ポート0はデータを伝達
するデータバス101aに割当てられる。データバス1
01aを介して受けるデータの例として、A/D変換器
82の出力はマイクロプロセッサ100からの指令を受
けるとデータバス101aを介して伝送される。この指
令はマイクロプロセッサ100のポート1.t。
1bから制御回路85を介してAD変換器82へ伝達さ
れる。
マイクロプロセッサ100のポートz、totC1は通
信回路118Bに主として関連する情報を送受信する。
この通信回路網はこのソリッドステート回路遮断器60
を中央回路!M(図示せず)に・結合しており、中央回
路網は幾つかの遮断器の動作を統御している。
マイクロプロセッサ100のポー)3,101d1は、
多目的カスタムIC79の電流マルチプレクサ部分フ9
aのアドレスコントロールのような一般的な制御信号を
入力したり、出力したりし、オーバライド感知信号を受
けたり、そして外部リレーを制御したりする。
データバス101aを介してマイクロブロセッ、す10
0に結合されている表示ボードシステム87は、トリッ
プユニット部63の表示ボード部分63bばかりでなく
、表示ボード部分63bの動作に影響する必要な回路も
含んでいる。
トリップユニット部63の故障指示・パラメータ選択部
分63aとそれの動作に影響する関連回路とを含む故障
・パネルシステム88もデータバス101aを介してマ
イクロプロセッサ100へ接続されている。
故障・パネルシステム88と関連しているバックアップ
・リセットシステム89は、回路遮断とその結果として
の5ボルト電源の遮断の発生時に、故障原因の指示を維
持するためのエネルギー源として利用できるようにし、
システムが停止又は再始動されるとき、マイクロプロセ
ッサ100の動作が悪い影響をうけないようにもしてい
る。
ある種の通電流状態が感知されるとマイクロプロセッサ
100により開始されるトリップ信号は、故障・パネル
システム89を介してトリップ・オークショニアリング
回路90へ伝達される。このトリップ・オークショニア
リング回路90は、八−ドウエアオーバライド回路91
から発生された第2のトリップ信号も受ける。オーバラ
イド回路91は電流調整回路80の出力を監視し、そし
て回路遮断器の耐久定格よりも大きな過電流を感知する
と直ちに第2トリツプ信号を発生する。このトリップ・
オークショニアリング回路90はどちらかのトリップ信
号が存在するときトリップFET92を開く。
トリップ・オークショニアリング回路90がトリップF
ET92をオンにするとトリップ機構93のトリップコ
イル93aが付勢される。
トリップ機構93のトリップコンタクト93bは通電線
71に配置されており、トリップコイル93の付勢時に
開く、トリップ機構93と関連している手動制御機構9
3Cはトリップ機構の手動のため用意されている。
第15図に見られるように、マイクロプロセッサ100
は8ビツトのフォーマットを有するインテル80C51
マイクロプロセツサであり、これは第16図を参照して
後で詳しく説明する主指令ループがプログラムシーケン
スに従りて種々のメモリ内の操作指令とデータとを処理
する020部102を含んでいる。主指令ループは、こ
の場合不揮発性リードオンリーメモリ(ROM)である
プログラムメモリ103内にある。主指令ループにより
操作されるデータはデータメモリ104に出し入れされ
る。
マイクロプロセッサ100のタイミングは外部のタイミ
ング装置109により行なう、このタイミング装置10
9はこの場合クリスタルとして示されているが、他のタ
イミング方式を使用してもよい、タイミング装置109
は、発振器とタイミング制御部110を介してCPU1
02へ接続されている。
第6図に示すボードシステムは、第2図に示すトリップ
ユニット部63の表示ボード部分63bに相当し、事実
これを操作する電気、電子回路を構成している。全体と
してのソリッドステート回路遮断器60との関係では、
表示ボード部分63bとその関連回路とを含む表示ボー
ドシステムはオプションとしての性格を有し、ソリッド
ステート回路遮断器60の基本的な保護と監視という機
能に対しては必要ではない。
オブシ短ンとして第6図の表示ボードシステムを選択す
ると、オペレータはマイクロプロセッサ100に蓄えら
れた情報に基づ鮒、相電流の大きさ、接地電流の大きさ
、現在の電力需要とピーク時の電力需要の大きさ、電力
使用量、故障発生状態の記録を表示することができる。
表示要素に隣接して配置した識別用LEDは表示されて
いるパラメータの種類を指示する。
表示ボードシステムの中心にある4文字の文字数字情報
表示装置120はシーメンス・アンド・ナシジナルセミ
コンダクタのようなメーカから容易に購入できる。この
文字数字表示装置120は第6図では8木となっている
入力ライン121からデータ入力をうける。2本の制御
ライン122は信号cst、C52を文字数字表示装置
120へ結合する。制御信号C3I、C32はマイクロ
プロセッサ100内で発生され、そして文字数字表示装
置120へのデータの流れを制御する。
文字数字表示装置120は5ポルトで動作し、そして約
100ミリアンペアの電流を引き出す5ボルトの独立電
源を表示ボードシステムの一体要素として設けている。
この電源はシステムの5ボルト電源フ7bから隔離され
ていて、表示システムがシステムの5ボルト電源から過
大な電流を引出さないようにしている。
文字数字表示装置120のための独立5ボルト電源は、
全体を123で示している調整回路から得られる。この
調整回路123はそれの電力を補助電sムら得ており、
この補助電源は例えば第3図に示す補助電源・アラーム
回路でもよい、調整回路123はトランジスタQ102
と関連要素R106、RIOフを含んでおり、これらは
補助電力の存在を認識し、そしてその存在の結果として
の表示可能信号を発生するように構成されている調整回
路123には、補助電力を実際に調整して5ポルトの電
力を取出せるようにする素子も含まれており、これらの
素子はトランジスタQIO3、コンデンサClO3、抵
抗R105そしてゼナーダイオードD109である。
表示バッファ素子124が、文字数字表示装置120か
らマイクロプロセッサ100を隔離する手段として表示
ボードシステムに使用されている、この表示バッファ1
24は3つの状態をとるバッファである。すなわちその
出力は、ポジティブ状態、ネガティブ状態そして高イン
ピーダンス状態のいずれか一つの状態となる0表示バッ
ファ124の出力に、マイクロプロセッサからの表示デ
ータビットを出して入力ライン121により伝達する。
しかし、表示バッファ124は表示可能化信号を調整回
路123から受けとったときに始めてこれらの表示ビッ
トを利用できるようにする6表示バッファ124はそれ
が文字数字表示装置120へ転送するデータビットをマ
イクロプロセッサのポートO、データバス101aを介
して受けとる表示バッファ124へのデータビットの伝
送と同様、マイクロプロセッサ100のポート1.1o
tbは、表示されているパラメータを指示する識別LE
Dを作動させるコードをマルチプレクサ素子125へ出
力する。この識別表示マルチプレクサ125は3ビツト
から8ビツトへのデコーダとして作用する。すなわち、
識別表示マルチプレクサ125がマイクロプロセッサ1
ooのポート1.101bを介して3ビツトの情報を受
けると、この情報を解読して8個のLEDのうちの適当
な一つを発光させる。第6図に見られるように、ソリッ
ドステート回路遮断器60は識別表示マルチプレクサ1
25の8つの出力のうちの7つだけを使用し、トリップ
ユニット部63の表示ボード部分63b上の7つの識別
LEDの一つを作動する。これらのLEDは相電流LE
DIA、IB。
IC126a−126c、接地電流LEDIGI26d
、現需要値LED12フ、ピーク需要値しED128.
電力使用MWHLE0129である以下余白 ソリッドステート回路遮断器60に大きい負荷がかかっ
ている状態を示す第8のLED130も表示ボード部分
63bに設けられているが、これは別の重負荷信号によ
り作動される0重負荷LED130が発光すると、それ
は通電回路に全定格負荷の85%を越える電流をソリッ
ドステート回路遮断器60が監視していることを示して
いる。
第1制御信号CSIと第3制御信号C52を出力する制
御マルチプレクサ131ヘマイクロプロセツサ100の
ポー)1,1otbから情報を出力する0文字数字表示
装置120をマイクロプロセッサ100から更に隔離す
る手段として働く抵抗R100,R102を2木の制御
ライン122に配置する。
表示分路FETQIOIとそれに関連するバイアス抵抗
R101とは文字数字表示装置120のV+とV−の電
圧端子に接続され、文字数字表示装置120への電圧供
給を表示バッファ124の出力の関数として制御するよ
うにしている。
既に説明したように、表示ボードシステムは使用者が対
話型操作できるようにしており、オペレータは表示特性
を選択的に操作して所望の情報を自分に合ったペースで
得られるようにすることができる。
このため、表示ステップ押しボタン132を、識別LE
D126a−126d、127−129と文字数字表示
装置120に隣接してトリップユニットセグメント63
の表示ボード部分63bに配置する。
第6図に見られるように、表示ステップ押しボタン13
2を押すと、低い入力信号が押しボタン・  マルチプ
レクサ133へ加わり、このマルチプレクサ133はマ
イクロプロセッサ100のポート3.101dからの信
号によりアドレスされると表示ステップ押しボタン13
2の状態をマイクロプロセッサ100のポート1.10
1bに入力する。この表示ステップ押しボタン132の
状態を認識すると、文字数字表示装置で表°示しようと
し、そして識別LEDで識別させる次のパラメータを選
択する主指令ループ内のオペレーシヨンの実行となる。
第2の押しボタン、需要リセット押しボタン134も表
示ステップ押しボタン132に隣接してトリップユニッ
トセグメント63の表示ボード部分63b上に配置され
ており、そして押されると、押しボタンマルチプレクサ
133へ低信号が加わる。この需要リセット押しボタン
134の状態は、マイクロプロセッサ100のポート3
.101dで指令が受けとられたときマイクロプロセッ
サ100のポート1.101bから送信される。
需要リセット押しボタン134はピーク需要とメモリに
記憶させている値をリセットする。このピーク需要電力
の大きさは、最後に需要リセット押しボタンを作動させ
て以来又はソリッドステート回路遮断器60の始動以来
通電回路で要求された最大電力を表わしている。
既に説明したように、表示ボードシステムはオブシ目ン
であり、それ故機能的に十分で、コストをかけないソリ
ッドステート回路遮断器でよければこのオプションを省
略できる。これをオプションとしているので、回路の構
成としてはマイクロプロセッサ100や押しボタンマル
チプレクサ133のような必要不可欠の要素はオプショ
ンの表示ボード要素と同じ回路ボードに配置しないよう
にする。
このようにして、表示ボード部分63bと表示ボード要
素を搭載したシステムサーキットボード(図示せず)を
除外してその代りとしてブランクのパネル(図示せず)
を有する基本的なソリッドステート回路遮断器60を構
成する。
第6図に示されている表示ボードシステムを説明したと
同様に、347図の故障′・パネル入力システムの説明
を、トリップユニット部63、特に故障指示・選択部分
63mを参照して行なう、第5図に詳細に示されている
トリップユニット部63を、第7図に示されている故障
・パネル入力システムの回路素子と一緒に参照する。故
障・パネル入力システムは不可欠のシステムであるので
、既に説明したある不可欠の要素についてはここでも説
明し、そして前に使用したと同じ参照数字な付しておく
故障・入力システムが満足しなければならない基本的な
基準の一つは、広範囲にわたる能力と熟練度を備えたオ
ペレータが容易にこのインタフェースを理解し使用でき
るということである。この故障・パネルシステムは、オ
ペレータの経験やそのオペレータが話す言語とは関係な
く、全配電系統に関連してソリッドステート回路遮断器
をオペレータが理解し操作しできるようにする。
この目的のために1、第5図に見られるような、2つの
トリップ曲線部を有する標準のタイム−トリップ曲線が
示されており、既に説明した保護の態様に対応する故障
指示LEDを実際の曲線部分に配置している0例えば、
主トリップ曲線部の長い遅延トリップ部分に長い遅延ト
リップLzot40を配置し、短い遅延トリップ部分に
短−い遅延トリップLED141を配置し、即時トリッ
プ曲線部分4フに即時トリップLED142を配置し、
そして第2のトリップ曲線部の地絡故障トリップ曲線部
分に地絡故障トリップLED143を配置する。
トリップユニット部63の故障指示・選択部分63aに
複数のロータリースイッチが示されており、これらのス
イッチはそれらが影響を与える主トリップ曲線部の部分
と第2トリップ曲線部の部分とに隣接して配、置されて
いる。
第1のロータリースイッチ144はLDPUファクタの
値を選択する。この値は34tの電流選択矢印40が指
示している電流設定範囲から選択できる。第2のロータ
リースイッチ145は第1の時間選択矢印41の範囲に
従ってLDTファクタの値を選択する。第3のロータリ
ースイッチ146はN2の電流選択矢印43の範囲に従
って5DPUフアクタの値を選択する。第40−タリー
スイッチ1.47は′s2時間選択矢印44の範囲に従
ってSDTファクタの値を選択する。′s50−タリー
スイッチ156は第3電渣選択矢印46の範囲に従って
IN’STPυファクタの値を選択する、′s60−タ
リースイッチ148は′17S4電流選択矢印49の範
囲に従ってGFPUファクタの値を選択する。第70−
タリースイツチは第3時間選択矢印50の範囲に従って
GFTファクタの値を選択する。第80−タリースイツ
チ150は相電流と地絡電流との両方の試験値を選択す
る。これらの試験値は実際の電流値をシェミレートする
のに使用される。これらの試験値は、テスト用押しボタ
ン151を操作したときだけ、そして後で詳しく説明す
るある実際の電流状態の下においてのみ主指令ループに
より作用される。トリップモード又はノートリップモー
ドのいずれでもテストを行なえる。すなわち、テスト電
流がその選択したテスト電流値に到達すると、主指令ル
ープはトリップ信号を開始するか、又はトリップ信号開
始を阻止するかのいずれかである。
テスト用押しボタン151に隣接して故障選択・指示パ
ネル63aにトリップリセット押しボタン152を配置
する。この押しボタン152によりオペレータは、動作
状態が許すならばトリップ状態をリセットする。
既に説明したように、トリップ曲線部上に故障指示LE
D140−143を配置し、そしてトリップ曲線部に隣
接してファクタ選択ロータリースイッチ144−150
,156を配置しているので、標準のタイム−トリップ
曲線の特性を理解しているオペレータはソリッドステー
ト回路遮断器60を操作し、そして理解することができ
る。
第7図に示すように、ファクタ選択ロータリースイッチ
144−150,156はデータバス101aによりマ
イクロプロセッサ100へ結合されている。各々の8位
置ロータリースイッチのワイパーはロータリースイッチ
・マルチプレクサ153を介して独自に引下げることが
できる。ワイパーの位置によつて、この論理「O」は8
本のデータパスラインの1つに現われる。これによりマ
イクロプロセッサ100は8個のロータリースイッチの
各々のワイパー位置を決定できる。
4つの故障原因表示LED140−143の一つを発光
させるに必要とされる情報はデータバス101aにより
伝達される。この故障原因情報はラッチング素子154
へ送られ、このラッチング素子154はマイクロプロセ
ッサ100を停止させる回路遮断のする際に作動されて
、故障原因しEDを発光状態に維持する。
テストボタン151は押されると、押しボタンマルチプ
レクサ133の入力に低信号を加える。
マイクロプロセッサ100から出力されテスト用押しボ
タン151と関連している信号により押しボタンマルチ
プレクサ133がアドレスされると、テスト用押しボタ
ン151の作動がマイクロプロセッサ100のポート1
.101bへ伝えられる。
トリップユニット部63の故障指示・選択部分63aに
状態LED155も配置して、マイクロプロセッサ10
0が適正に動作していることを示す、この状態LED1
55と状態FETQ202は連携しており、バイアス抵
抗R207は普通のLEp駆動の態様で接続されている
第7図に見られるように、プルアップ抵抗回路網RN2
01はデータバス101aへ結合され、このプルアップ
抵抗回路網は単一素子として示されているか、実際は8
木のデータパスラインの各々に一つの抵抗素子を含んで
いる。
故障原因LED140−143はオペレータへの情報伝
達のための基本的報告手段となっており、オペレータに
通電回路の状態を伝える。電力を必要としない典型的ポ
ツプアップ・ラッチング・インジケータの代りにトリッ
プの原因を指示するためにLEDを使用するときは、線
電流で作動しているシステム電源77が故障したときト
リップ原因表示LED140−143に電力を供給する
電源を利用で診るようにしておくことが絶対必要である
。第8図のバックアップ・リセットシステムはこの仕事
を行なう。
既に説明したように、故障原因表示LED140−1.
43を制御するLED情報はデータバス101aを介し
てラッチング素子154へ伝達され、このラッチング素
子はその情報が後で変るまで最後に伝達された入力信号
を保持している。
故障原因表示LED140−143のいずれかを発光さ
せる高信号を送るラッチ出力ライン160は、複数のア
ラーム素子へ故障の種類を指示する高信号を伝送する。
これらのアラーム素子は、第3図の補助電源・アラーム
回路61の部分として第14図に示されている。長い遅
延アラーム信号は長い遅延トリップ状態が発生したとき
送られ、地絡故障アラーム信号は地絡故障トリップ状態
が発生したとき送られ、そして短絡アラーム信号は即時
トリップ状態又は短い遅延トリップ状態が発生したとき
に送られ、これら2つのトリップ状する態は1つのアラ
ーム信号を形成するよう組合される。これらのアラーム
信号は抵抗回路w4RN203とダイオードD20フー
D211により緩衝されてから第14図のアラーム回路
へ送られるソリッドステート回路遮断器60が最大定格
値の85%を越える通電回路内の電流を検知すると発光
する高負荷LED130を駆動するのはラッチ素子15
4である。更に、ラッチ素子154はトリップ信号を保
持している。
ドリッピング動作が一度開始されるとシステムの5ボル
ト電源77bの出力は、変流器72.73からの電流が
遮断されるため、消滅する。トリップ状態後も常にラッ
チング素子154を連続して作動させておくため電力オ
ークシ日ニアリング手段をバックアップ・リセットシス
テムに設けておく、システムの5ボルト電源77bは、
それの出力よりも低い一定の直流電圧を有するバッテリ
161である第8図の別個の一定の直流電圧源161と
オークシミンにかけられる。このようにして、ソリッド
ステート回路遮断器60が正常状態で作動しているとき
にはオークシ器ンはシステムの5ボルト電源77bの高
い方の電圧に有利に働く、システムの5ボルト電源77
bからの電源ラインに配置した第1のオークシ薗ンダイ
オードD212とバッテリー161からの電源ラインに
配置した第2のオークシ曹ンダイオードD213とを含
むオークシBニアリング手段のバイアス作用によりバッ
テリ161の貯蔵能力を保持し、正常動作中に放電させ
ないようにする。
第2のオークジョンダイオードD213と一緒にバッテ
リ要素161を′!J5図のトリップユニット部63の
レーティングプラグ部分63Cに配置して、バッテリ1
61が消耗したとき、ソリッドステート回路遮断器60
を切離すことなく取替えることができるようにする。こ
のソリッドステート回路遮断器の切離しは内部に配置さ
れている要素を修理するときに必要となる0本例では、
トリップ状態の発生後14日間故障原因表示LEDI4
0−143に給電できる3ポルトのリチウム二酸化マン
ガンのウォッチタイプのバッテリを使用しているが、他
のタイプのバッテリも使用できるバッテリ素子161と
組合せてレーティングプラグ部分63Cに配置されてい
るのはバッテリチェックLED162とそれに組合され
ている駆動抵抗R605である。バッテリチェックLE
DI62と駆動抵抗R605はパラ1テリ161と直列
に、そしてランプテスト用押しボタン163と直列に配
置されており、この押しボタンは押されるとバッテリ1
61からバッテリチェックしED162への回路をつく
ってバッテリ161の状態を指示する。
正常動作状態からシステムの電源出力がなくなってしま
うトリップ状態に移るとき、間違りて故障原因表示LE
014G−143を発光させたり、故障原因表示LED
140−143のいずれかを発光させなかったりすると
いう事態を生じる程にラッチ素子154にパスの不安定
な状態が影響することがないようにしなければならない
、この遷移中にラッチ素子154のラッチ可能化LE端
子に偽のパルスが発生するということが認められている
この偽のパルスのため間違った故障原因を指示したり、
−又は故障原因の指示をし損なったりすることがないよ
うに、ラッチ素子154のラッチ可能化端子LEと出力
可能化端子OEとの間にFETトランジスタQ204を
接続して、パスの不安定状態によフて故障原因の間這っ
た指示や、故障原因の指示のし損いがないようにしてい
る。FETQ204のゲート端子はラッチ素子154の
0E端子へ結合されていて、リセット信号(これはシス
テムの5ボルト電圧の消滅に先行する)が出力可能化端
子OEに、そしてFET204を介して、ラッチ可能化
端子LEに作用することによりシステム5ポルト電源か
らラッチ素子154を隔離してしまう。
トリップリセット押しボタン152とそれに関連するリ
セット回路とをバックアップ・リセットシステムに設け
る。このシステムはラッチ素子154をリセットして故
障原因表示LEDI、40−143を消す。
FETQ203のドレインとソースの端子はシステムの
リセット押しボタン163と直列に接続されている。こ
の押しボタンは単極タイプのものであるdシステムの5
ボルト電圧の供給により、FETQ203はオンとなっ
て、トリップシステムリセット押しボタン152を押す
とダイオ−、ドD214のカソードを接地し、そしてマ
ルチプレクサ133を介して低信号が伝えられ、これは
マイクロプロセッサ100のポート1,101bで認識
される。マイクロプロセッサ100がリセット信号を低
信号として感知すると、ソフトウェアによりリセットが
指示されて、トリップ状態がクリヤーされ、信号がダイ
オードD215を介してラッチ可能化端子LEへ伝わる
ことができるようになり、それによりトリップ原因の表
示をクリヤーする。
システムの5ボルト電源がまだ回復していなければ、故
障原因の指示をクリヤーすることが望ましい、トリップ
・リセット押しボタン152を押すと別の信号路がつく
られる。これにより、オペレータが必要な情報を把握し
てしまうと、更にオペレータが故障状態を修復解消して
いる間アラームの動作を停止したいならば、故障原因□
表示LED140.−143をリセットできる。システ
ムの5ボルト電源フ7bが利用できないので、FETQ
204はオフ状態にある。更に、バックアップ・リセッ
トシステムのオークシミン機能によりバッテリ電圧は接
続点164にかかり、それによりトリップリセット押し
ボタン152を押すと、高信号がバッテリ161から接
続点164、コンデンサC2Q9、抵抗R206、ダイ
オード0216を通ってラッチ素子154のラッチ可能
化端子LEに加わる。LE61子の高パルスによりラッ
チ素子154はそれがデータバスIotaから見た入力
(これはマイクロプロセッサ100に電力が加えられて
いないので、低い状態にある)を保持する。ラッチ素子
154へのこれらの低入力は故障原因表示LED140
−143とそれに関連しているアラームを脱勢する。
通電回路に組合されている接地路に流せる最大許容地絡
電流を設定するソリッドステート回路遮断器60のプラ
グレーティングシステムは、第9図のハードウェア部分
と第19図のフローチャートに表わされているソ、′?
トウエア部分とを含む。
・400アンペアからs、oooアンペアの範囲のブレ
ーカ定格を有する回路遮断器の最大地絡電流に関する規
定基準が定められている0回路遮断器のブレーカ定格と
関係なく、UL/NEC規定基準は最大値で1.Zoo
アンペアである。更に、第5.5Aそして5B図に示さ
れているように、種々の型式の回路遮断器の構成、例え
ば、モールドケースタイプやメタルクラッドタイプがあ
る。これらの各々について故障・パネルシステム88に
より選択できるある電流制限値を維持しなければならな
いが、これらの電流制限値とそれに関する条件について
は後で詳しく説明する。
このブレーカの定格範囲の種々の回路遮断器のいずれと
もトリップユニット63を使用できる。
トリップユニット63にレーティングプラグ63Cを装
着することにより使用者はマイクロプロセッサ100に
全負荷電流又はブレーカ定格をプログラムする。レーテ
ィングプラグ63cは、使用されている回路遮断器の種
類とそれに関連したコードマルチプライヤとに関するプ
ラグコーディング情報63dを含んでいる。いずれのレ
ーティングプラグ63cもいずれの曲線とでも使用する
ことができ、そして選択した仕方は例示に過ぎないこと
を承知されたい。
第7図に示されているGFRUファクタの選択アレンジ
メントを誇張して示している第9図に見られるように、
レーティングプラグ63c内の2つの抵抗がブレーカ定
格を確立する機能を果す。
各抵抗はA/D変換器82の入力チャンネル3と4に特
定の電圧を生じる抵抗分圧器の一半を形成している。第
1の抵抗、フレームレーティング抵抗R603は回路遮
断器それ自体の最大能力の特徴を表わしている。その能
力は通常フレームレーティングといわれている。第2の
抵抗、プラグレーティング抵抗R604は、フレームレ
ーティングよりも小さい、保護されている負荷の最大能
力の特徴を表わしている。マイクロプロセッサ100は
チャンネル3とチャンネル4の入力のA/D変換を定期
的に遂行させており、そしてその結果に基づいて内部の
表から、回路遮断器60の全負荷レーティングとして理
解される電流値を選択する。
データバス101aを介してマイクロプロセッサ100
が読む8つのセツティングの内の一つへオペレータが手
でGFPUファクタを選定することができる。データバ
ス101aを介して採取された情報は、全負荷レーティ
ングを表わしている電流値と一緒に地絡故障ソフトウェ
アサブルーチンにより使用するためデータメモリレジス
タ104の一つに蓄積される。
選択されたGFPUファクタとそのソリッドステート回
路遮断器のレーティングプラグ値とに関する情報を蓄積
して、第19図の地絡故障サブルーチンは、主指令ルー
プがその選択されたGFPUファクタに作用できる前に
判断しなければならない。この判断は規定基準が越えら
れることがないようにしている。
第19図で見られるように、地絡故障サブルーチンのオ
ペレーションは先ず、オペレータがテストオペレーショ
ンを開始したか否かについての判断をする。この判断と
、12 Tタイプの曲線が選択されたか否かについての
判断とに関連するオペレーショナルバスを以下に詳しく
説明する。
GFPUセツティングに何の値を使用したかについての
判断は先ず、ファンクションブロックF303に示す1
つのレジスタ内にGFPυの選択値を入れることと、フ
ァンクシ目ンブロックF304に示す別のレジスタ内に
フレームレーティングのプラグセツティングを入れるこ
とを必要としている。そうすると、地絡故障サブルーチ
ンが先ず、そのフレームレーティングが5,000アン
ペア、F2O3に等しいか否かを判断し、そしてもし等
しければその選択されたGFPUセツティングとは関係
なくプログラムは進んで、GFPUセツティングとして
1,200アンペアの値を入れる。
もしその判断ファンクションブロックF305に対する
応答が「否」であれば、地絡故障サブルーチンはr然り
」の判断が出るまでフレームレーティング値を求めてい
く、これらのフレームレーティングの詮索は判断ファン
クションブロックF306a−F306eとして示され
ており、判断ファンクションブロックF306eはフレ
ームレーティングが1.600アンペアであるか否かを
問う、もし判断ファンクションブロックF306eに対
する応答が否であると、フレームレーティングは1,2
00アンペアもしくはそれ以下に選定されていると推定
でき、GFPUファクタが何であろうと、それは規定基
準内にある。
以下余白 しかし、ファンクションブロックF306a−F306
eのいずれもその応答が「然り」であると、第2レベル
の判断分析を行なわなければならない、この第2レベル
は選択されたGFPUファクタの許容値についての判断
に相当する。1,200アンペアを越えるフレームレー
ティングが選択されているということが判ると、地絡事
故サブルーチンは、選択されたGFPtJファクタにフ
レームレーティングを掛けると、1,200アンペアの
規定基準を越えない結果を生じるということを確認しな
ければならない、この目的で第2レベルの判断分析は、
その選択されたGFPUファクタの次のいずれかの確認
をすることとなる。すなわち選択されたGFPUファク
タの確認、つまりその選択されたものが主指令ル、−ブ
による作用をうけることができるというこのと確認、又
はその選択されたGFPUファクタの代りとしての1゜
200アンペアの最大地絡故障レーティングの置き換え
が生じる。342レベル判断ファンクションブロックF
307a−F307eはGFPUロータリースイッチ1
48のセツティングに基づくテーブル検索テクニックを
採用している。
地絡故障サブルーチンがその選択されたGFPUファク
タ又は置換された最大GFPUファクタを使用するかど
うかを決定すると、通電回路の地絡路に流れる実際の地
絡電流とGFPtJファクタを比較することについての
別の判断がなされる。
この判断と、関連した他の判断とは後で詳しく説明する
既に説明した即時保護に加えて、ソリッドステート回路
遮断器60に求められることは、もし即時ピックアップ
レベルよりも犬きい電流が通電回路に流れていることが
検知されると(そのような大きな電流は設置時の誤配線
により生じることがある)、即時トリップを開始しなけ
ればならないということである。この特徴は八−ドウエ
ア・オーバライド保護と呼ばれており、そして本発明で
は第10図のオーバライド回路により実施されるように
なっている。
更に、ハードウェア・オーバライド回路はトリップユニ
ット部63だけではなくて、全体としてのソリッドステ
ート回路遮断器60のフレームレーティング耐久能力と
関連しているので、接点93bの耐久レーティングを判
断する素子をトリップユニット部63から離れて配置す
るとよい。この耐久レーティング(これはオーバライド
回路ピックアップファクタと称することができる)を判
断する素子は回路遮断器フレームの製作中に設置する。
この時にこそオーバライド回路ピックアップファクタが
設定されるからである。
第10図に見られるように、オーバライド回路ビックア
ップフ1クタを設定する素子はゼナーダイオード170
であり、それのアノード端子は第1のプラグ端子1フ1
により電気接続点173へ接続されている。ゼナーダイ
オード170のカソード端子は第2プラグ端子172′
により抵抗回路ll4RN302の一つの抵抗素子へ接
続されている、2つのプラグ端子1フ1と172の間に
オーバライドゼナーダイオード170を配置することに
よりソリッドステート回路遮断器60内で製作と保守の
上で最も接近し易い場所にオーバライドゼナーダイオー
ド1フOを配置できるのである。
3つの負電圧オークショニアリング・ダイオードD31
7−D319を含むオーバライド・オークショニアリン
グ手段は、オーバライドゼナーダイオード1フ0のアノ
ード端子にオーバライド信号を発生させ、このオーバラ
イド信号は通電回路に流れる相電流のうちの最大のもの
に比例している。オーバライド信号は、最大の相電流の
負の全波整流電圧アナログであり、そしてこの最大相電
流が検出されたブリッジ整流器とそれに組合された電流
監視抵抗とによりつくられる。3個のブリッジ整流器回
路74a−74cとそれらに関連している3個の電流監
視抵抗R314−R316は変流器(図示せず)から相
電流をサンプルして、3つのオーバライド信号をつくり
、そのうちどれが最大であるかを3個のオークシジニア
リング・ダイオードD317−D319が判断する。ブ
リッジ整流器の正の直流出力は第3図に示す電流マルチ
プレクサ回路79へ接続される。この電流マルチプレク
サ回路79は第11図に詳細に示されており、後で説明
する。
オーバライド・ゼナーダイオード1フ0は所望の電流値
でブレークオーバするように選定されている。
オーバライド・ゼナーダイオード170が正常作動状態
にあるとき、すなわちブレークオーバとなっていないと
き、オーバライドFETQ304は¥S1電流路174
に電流が流れるようにバイアスされている。素子C30
4、RN302そしてD310はオーバライドFETの
ゲートへ加えられる負電圧の大きさを規格内に1IJl
liする。第1の電流路1フ4は+5ボルト源から抵抗
回路網RN302の抵抗素子を通り、オーバライドFE
TQ304のドレン・ソース接合を通りそして大地へ電
流を流す、オーバライドFETQ304がオン状態であ
り、そして電流がそれのドレン・ソース接合を流れると
き、電流は第1の電流路174を流れ、+5ボルトの電
位は抵抗回路網RN302の抵抗素子で降下してしまい
、そして過負荷トリップ信号はFET92へ伝えられな
い。
オーバライド状態が発生して、オーバライド・ゼナーダ
イオードが導通すると、オーバライドFETQ304の
ゲート・ソース接合が負にバイアスされて、それにより
オーバライドFETQ304はオフとなる。この場合電
流は第2電流路1フロを流れ、0308.RN302を
介してFET92へ+5ボルト電源からの電流の流れが
生じて、FET92をオンとし、コイル93aを付勢し
てトリップを生じさせる。抵抗RN304とコンデンサ
C303とはバイアスのためのものであるダイオードD
308とトリップFET92のゲート端子との間の点で
第2電流路176に結合しているソフトウェアトリップ
ライン177にダイオードD308と同じようにバイア
スされたダイオードD307が配置されており、トリッ
プFET92のゲートi子へ電流が流れるようにしてい
る。ソフトウェアトリップライン177は、トリップユ
ニット保護装置の一つが有効となるとトリップFET9
2ヘマイクロプロセツサ100から信号を伝える。
ハードウェアオーバライド状態が発生すると、この事実
はマイクロプロセッサ100へ伝えられ、そしてこの伝
達は検知ライン175を使用して行なわれる。オーバラ
イドFETQ304がオフ状態であるということにより
第1の電流路1フ4が開となっているので、+5ボルト
電源からの電流はN2のttR路176へ流れる0表示
する目的でマイクロプロセッサ100はオーバライドト
リップ状態の発生を認識する。
ソリッドステート回路遮断器6oは、正常動作のため+
5ボルトの直流電源を必要とする電子素子を含んでいる
ばかりでなく、+30ボルトの直流電源を、必要とする
トリップコ“イル93aのような高い電圧で動作する素
子と+16ボルトの直流電源を必要とする較正素子81
.83をも含んでいるので、トリップユニット部63も
入力電源を利用するとして1.ソリッドステート回路遮
断器60に必要なすべての動作電圧を与えることができ
る電源回路を含むこととなる。
この入力電源は典型的には、変流器72.73によりト
リップユニット部63へ結合されているラインの相電流
から得られるものである0通電回路の相の数と一致する
数の全波ブリッジ整流器と接、地電流のための別の1つ
の全波ブリッジ整流器とが一次入力電源として電源回路
に設けられている。第11図に示すように、3相系統に
対しては全部で4個の全波ブリッジ整流器BRI、BR
2、BR3,BR4を必要とする。
相電流と接地電流とを全波整流してしまうと、それらを
加算ダイオードD313のアノードで加算する。それか
ら、その加算された電流を使用してコンデンサC306
を直流30ボルトまで充電し、その充電は多目的カスタ
ムICフ9の分路制御部分79bの制御下にある分路調
整FE778により調整される0分路調整FET78は
、コンデンサ0306が必要な30ボルトの直流電圧ま
で充電されたことが検知されると、オンとなる。
分路調整FETフ8がオンとされたので、゛全波ブリッ
ジ整流器からの加算電流は大地へ分路され、そしてコン
デンサC306は30ボルトの直流電圧以上に充電され
ることはない。
電源接続点180はコンデンサC306へ加算ダイオー
ドD313の一次入力電源を接続するばかりでなく、外
部直流電源のような二次入力電源と補助電源とをダイオ
ードD30フを介して取り込む、電源接続点180で一
次と二次の入力電源はオークジョンにかけられて、これ
らの電源のうち最高電位源がコンデンサC306を充電
できるようにする。
多目的カスタムIC79の分路制御部分フ9bは分路制
御回路からの入力を使用して必要な電圧レベルを監視す
る。この分路制御回路はダイオードD309.D3 j
O,D311.抵抗R303、R304そして抵抗回蕗
綱RN30.3と関連している抵抗素子とコンデンサC
30フとを含んでおり、これらの素子は多目的カスタム
ICフ9へ特性の電圧が入力されるように配置されてお
り、それによりカスタムICフ9は分路調整FET78
の動作を制御できる。更に、抵抗R303と304との
m読点で直流+16ボルトの電源が利用できる。このよ
うにして多目的カスタムIC79を使用して動作電圧を
監視し、そしてコンデンサの充電を制御する。これらの
機能は普通の比較回路によっても果せる。
更にコンデンサC306において、そして分路制御回路
からの入力において適正作動電圧を感知すると、多目的
カスタムICフ9は+5ポルトチ腸ツバ制御電源フ7b
の動作を制御する。第11図で破線内に示されているチ
ョッパ調整電源77bは増巾11AI、A2とそれらの
バイアス素子、チ曹ツバー制御トランジスタ対Q308
とそれらのバイアス素子及び関連している調整素子とフ
≧ルタ素子、インダクタL301、ダイオードD31、
、D318.抵抗R31フ、コンデンサC313’、F
ETQ30Bからつくられている。
この例では、多目的カスタムICフ9は、コンデンサC
3OBの作動電圧が必要な+30ボルトの直流電位にあ
るときだけチョッパ調整電源77bの出力を発生するよ
うにしている。この例では、チョッパ調整電源77bの
制御には分路調整FETフ8を制御するのと同じ信号を
使用する。すなわち、コンデンサC306に30ボルト
の充電電圧を維持するため分路調整FET78をオンに
する多目的カスタムIC79の制御下で分路調整回路に
よりつくられる信号レベルがチョッパ調整電源フ7bを
作動する。
ソリッドステート回路遮断器60の電子素子のため+5
ボルトの直流電圧を供給する電源の型式は何であっても
よく、システムの適正作動電圧が存在しているとき+5
ボルトの直流出力が得られればよい、更に、多目的カス
タムIC79もその型式自体はソリッドステート回路遮
断器6oの動作にとって重要ではない、既に述べたよう
に、多数の個別の電子回路素子を使用した別個の電気回
路が、出力電圧を監視し、そしてコンデンサの充電と+
5ボルトの直流電圧の供給の可能化とを制御する車−信
号を生じる機能を果すのであれば、多目的カスタムIC
の代りに用いることができるコンデンサ0306を充電
し、そしてシステム電源7フをつくるのに使用する、第
11図を参照して説明した相電流と接地電流とは、多目
的カスタムICフ9の電流マルチプレクサ部分フ9aを
介して結合されて調整された信号となり、これらの信号
をマイクロプロセッサ100が選択しそしてサンプルし
て主指令ループの種々の保護サブルーチンに加える。
第12図に見られるように、変流器72.73からの相
電流と接地電流とは4つの全波ブリッジ整流器BRI−
BR4へ結合される。各電流は電流監視抵抗R314−
R31フを介して2次巻線(図示せず)への帰路を流れ
る。そのときそれ自体のアナログであ1負の、全波整流
電圧を発生する。これらの電圧アナログ信号の各々を抵
抗R31O−R313を介して電流に再変換し、そして
多目的カスタムIC79の電流マルチプレクサ部分79
aの入力に加える。電流マルチプレクサ部分79aはマ
イクロプロセッサのポート3,101Cにより伝達され
た選択コードにより制御され、電流マルチプレクサ部分
79aがマイクロプロセッサにより指令されると、端子
I OUTに入力に1つの電流に比例している信号を出
力する。マイクロプロセッサ100は、アナログをデジ
タルに変換する変換器82により広範囲の入力電流をデ
ジタル化することを指令し、その最終電流値はそれの真
の値に内部で較正される。
電流マルチプレクサ部分79aの電流出力は電流較正回
路81へ結合され、この回路81は電流較正ポテンショ
メータP301と電流較正増巾回路A3(参照数字゛は
190)とを含んでいる。電流較正増巾器190の出力
はチャンネル1に生じ、アナログ・デジタル変換器82
へ入力される。
チャンネル2のアナログ・デジタル変換器82への入力
は、電圧較正回路83からの出力である電圧信号である
。この電圧較正回路83は電圧較正ポテンシヨメータP
302と電圧較正増巾器A4(参照数字は191)とを
含んでいる。電圧較正回路83が処理する信号はマルチ
ブレクス相電圧としてそれの入力へ加えられ、それの値
は通電回路の実効電力とエネルギを計算するのに必要で
ある。
符号・電圧マルチプレキシング素子192は通電回路の
各相の相電圧をうける。抵抗R40l−R406は3個
の分圧回路を形成し、これらの抵抗はダイオードD40
1−D40Bと一緒になって相入力信号を制限し、そし
て調整回路を形成する。この調整回路を通ってから相電
圧は符号・電圧マルチプレクサ192の3本の入力ライ
ンへ加える。符号・電圧マルチプレクサ192は、マイ
クロプロセッサ100から適正な選択コードを受けると
電圧較正回路83ヘマルチブレタス電圧信号を出力する
。マイクロプロセッサ100のポート3,101cから
伝達されたコードは、特定相の電流の符号をサンプルす
ると同時にその相の相電圧をサンプルする。
符号・電圧マルチプレクサ192への入力は、3つの相
の各々と関連しているそれぞれの全波ブリッジ整流器の
手前で変流器72の出力から取出される。これらの符号
信号は、抵抗回路網RN402の抵抗素子とダイオード
D408−D413を含むものとして第12図に示す結
合・制限抵抗により分けられそして制限される。
符号・電圧マルチプレクサ192の符号信号出力はデジ
タル化回路へ送られ、この回路は電流の符号を示すデジ
タル「高」又は「低」信号を発生する。これらのデジタ
ル化された信号はマイクロプロセッサ100のポート3
.l0ICへ入力される。このデジタル化回路はNPN
トランジスタQ401とそれに関連するバイアス素子、
抵抗R407、R40,、ダイオードD407を含む。
第6図に示す表示ボードシステムをオプションとして選
択したときだけ有効電力とエネルギーが必要とされるの
、で、符号・電圧マルチプレクサ192と関連回路はオ
プションであり、そして表示。
ボードシステムとは事実別個となっている。ソリッドス
テート回路遮断器60に第12図に示すエネルギー・電
力回路を有するオプションの表示ボードシステムを設け
るようにしてもよいし、又はその回路を設けなくてもよ
い、実際は、符号・電圧マルチプレクサ192と関連回
路は第2図の通信回路・入力部62と一緒に配置されて
いる。
選択マルチプレクサ193も第12図の較正・選択回路
の一部分として示されており、ソリッドステート回路遮
断器60と一緒に使用者が購入しないオプションをソリ
ッドステート回路遮断器の製造者が外してしまえるよう
にしている0選択マルチプレクサ193はジャンパーJ
301−J30フを使って選択したり、外したりする7
つの選択オプションを有するものとして選択マルチプレ
クサ193が示されている0選択から外せるものとして
示されているオプションは、長い遅延保護特性にどの表
を使用するかについてのジャンパーの選択に加えて、短
い遅延保護、地絡保護、即時保護、識別保護、長い遅延
記憶排除である。
第5A図、345B図に示すように、ソリッドステート
回路遮断器60を用いる例の全てに、全部の保護オプシ
ョンを選択する必要はない、あるソリッドステート遮断
器設置計画では長い遅延保護と即時トリップ保護としか
必要ではないとき(第5B図の場合がこれに相当する)
、長い遅延曲線部分と即時曲線部分47だけを示してい
るパネルセクションを使用する。この場合、ジャンパー
をJ303に挿込むことにより短い遅延保護を選択から
外す。
長い遅延保護と短い遅延保護としか必要とせず、J30
5ジャンパーの挿入により即時トリップ保護を選択から
外した場合を第5B図に示す、長い遅延記憶特性の選択
は□、長い遅延ピックアップファクタ以下の状態を検知
したとき長い遅延タリ(tally)ファクタの漸減を
可能とする。この長い遅延記憶特性は後で詳しく述べる
複数のソリッドステート回路遮断器60を有する配電系
統の設計に当っては、ソリッドステート回路遮断器と中
央コントロール(図示せず)との間でできるだけ多量の
情報を伝達するのが有利であり、そして区域連動構成の
説明で既に指摘したように動作が相互に影響し合う隣接
ソリッドステート回路遮断器60と情報を伝達し合うこ
とも同様に有利である。
ソリッドステート回路遮断器から遠く離れており、負荷
監視と負荷減少の機能を遂行する中央コントロールとソ
リッドステート回路遮断器60とが通信し合えるように
するため、第13図に示す通信システムは2線通信系2
00を構成している。インピーダンスマツチング回路2
01は第13図の破線区域に示す通信システム86をラ
イン200に、信号喪失も歪みも殆んどなく、結合する
。ライン駆動回路202は到来信号を調整してカスタム
通信IC203が通信信号を処理できるようにする。同
様に、増巾回路205はカスタム通信IC203からの
出力である通信信号を調整しこの通信信号がライン20
0により中央コントロール(図示せず)に伝えられる。
カスタム通信IC203は自蔵型通信回路であり、その
機能は集積回路でなく個別の素子を使用しても実現でき
、カスタム通信IC203に代えてディスクリート形態
のものを使用する場合もある。ソリッドステート回路遮
断器60が応答する周波数を与える外部発振回路204
を示す。
図示の3つのBCDスイッチ5WI−SW3により設定
された12ビツトのアドレス選択コードによりカスタム
通信IC203をプログラムすることができ、配電系統
の各ソリッドステート回路遮断器にそれぞれのアドレス
コードを割当て、それにより通信できるようにする。B
CDスイッチ5WI−SW3はカスタム通信IC203
をプログラムして到来信号のアドレスを識別してマイク
ロプロセッサ100への情報伝達を行なう。
カスタム通信IC203は到来通信信号を復調し、そし
てデジタルメツセージを取出し、このデジタルメツセー
ジは通信読み取り/書込み信号の指令に従ってボート2
へのシリアルデータ入力端子へ加えられ、マイクロプロ
セッサ100.により読み取られる。マイクロプロセッ
サのポート2゜101cとカスタム通信IC203との
間で遮断信号と安全チェック信号とが伝達される。安全
チェック信号によりマイクロプロセッサ100は到来デ
ジタルメツセージの健全性を確認でき、そして通信ライ
ン上のノイズにより発生することのある通信エラーが生
じたときそのメツセージを排除できる。この目的に対し
種々のタイプの安全計画が利用されており、その−例は
BCHエラー検出である。
マイクロプロセッサ100はカスタム通信IC203に
よる遠隔指令の受信時にブレーカを再閉することができ
る。信号反転FETQ502とそれのバイアス素子R5
0フ、R513は、第14図に示される再閉リレーCR
805を閉じるのに必要な信号を駆動できるようにして
いる。
回路遮断器の主接点(図示せず)の状態を確認する閉信
号は、マイクロプロセッサ100のポート1.101b
の入力として加えられる。
マイクロプロセッサ100へ送られる区域連動信号SI
NとGINとはこの特定のソリッドステート回路遮断器
60のマイクロプロセッサ100に、別のソリッドステ
ート回路遮断器により故障状態が検出されたことを伝え
る。前に説明したようにSIN信号は短絡状態を指示し
、そしてGIN信号は地絡故障が発生したことを指示し
ており、下流側の回路遮断器により検出される。
以下余白 同様に、区域連動信号5OUTとGOUTがこの遮断器
60により発生され、そして他のソリッドステート回路
遮断器へ伝えられ、この回路遮断器が故障状態を一掃す
るため遮断を開始することを伝える。5OUTとGOU
T信号は、データバス101aからのこの情報の受信時
にラッチ要素154に送られ、このラッチ要素を動作状
態に置く。
オプションとして、補助電源・アラーム回路モジニール
61は、120/240の交流電圧、50/60サイク
ルの入力電源からの未調整の直流30ボルト源となる。
第14図に見られるように、この外部交流入力は逓降変
圧器T1の一次巻線へ結合される。逓降変圧器T1の二
次巻線は全波ブリッジ整流器BR701へ結合され、そ
れの出力はコンデンサC子01により平滑されて、調整
されていない30ボルトの直流電圧が補助電源61と組
合されている+30Vl子と接地GND端子とに得られ
る。
第14図に示される補助電源・アラーム回路モジュール
61にリレー要素CR80l−CR805が含まれてい
る。補助電源部分が発生した+30ボルト直流電圧は各
リレー要素の一側に結合されている0重負荷状態;短絡
状態;地絡故障状態及び長い遅延遮断状態というような
作動状態や故障状態にそれぞれが関連しているリレー要
素CR80l−CR805の一つを付勢するためには第
8図に示されているラッチ要素154から信号を受けと
らねばならない、故障状態又は作動状態の発生を指示す
るラッチ要素154からの高信号の受信時にその特定の
リレー要素CR80l−CR805と連携のFETはオ
ンとなり、そのリレー要素のコイルは付勢される。電流
循環ダイオードD801−0805は各コイル要素と連
携する。
リレー要素CR80l−CR105の接点はそれらが指
示するアラーム又は作動状態に従フて第14図に示され
ており、そして遠隔装置を駆動するに使用され、故障又
は特定の動作状態をオペレータに告知する。
第13図の通信回路を参照して既に説明した再閉リレー
CR805とそれの閉接点はこの補助電源・アラーム回
路61に配置されている。
第2図のソリッドステート回路遮断器の動作を、第16
図のそれぞれのファンクションブロックを参照しつつ主
指令ループについて説明する。
第16図の主指令ループはマイクロプロセッサ利用のソ
リッドステート回路遮断器6o内で実行されるオペレー
ションの種類を説明しているばかりでなく、これらのオ
ペレーションの実行順序も説明している。
ソリッドステート回路遮断器6oへ最初に電力を供給す
る点から3465,536番目のサンプルステップの完
了ま゛で主指令ループ内のすべての指令は、即時保護、
識別保護、短い遅延保護、長い遅延保護モして地絡保護
のすべてを、負荷装置へ損傷を与えないタイムリーな仕
方で、実行する所定の順序又はシーケンスに従う。
第16図に見られるように、パワーアップ状態を認識す
ると主指令ループはすべての必要なハードウェアのリセ
ットオペレーションとシステムの初期化オペレーション
を実行する。これらはボートとレジスタの初期化を含ん
でいるが、それに限定されるものではない、このリセッ
トとシステム初期化オペレーションは第16図でT10
1で示されている。
それから、主指令ループはファンクションTlO2とし
て示されているタイマー中断オペレージジンの間待機し
ている。このとき、ソリッドステート回路遮断器60が
50サイクル又は6oサイクルのいずれで作動するか(
これは製作段階で決定されている)についての照合を行
なって、基本サンプリング周期を決める。この基本サン
プリング周期は各相の電流と電圧のサンプルの一組と次
の一組との間の時間である。
既に説明したように、配電システムに損傷を与えないよ
うにするため過電流状態の発生から50ミリ秒程度の非
常に短かい時間内にドリッピング動作を開始できること
が必要である。これと同じ位に必要なことは、十分にサ
ンプリングを行ない、調整された信号に基づいて計算オ
ペレーションを実行して、トリップを開始したか否かに
ついての精確な決定がなされるようにすることである。
又、サンプリング周波数とサンプルされる波形の周波数
との間の調和を図ろうとするとき、1サイクルのビート
周波数を考慮しなければならない(これは60サイクル
の信号の場合に追加の16゜67ミリ秒を必要とする)
ことを認識すれば、サンプリングオペレーションと計算
オペレーションとは過電流状態の発生後的33.33ミ
リ秒内に生じていなければならない、このソリッドステ
ート回路遮断器60を50サイクルの周波数で作動する
ようにもでき、その場合1サイクルビ一ト周波数の周期
を再計算するだけであり、この態様も本発明の技術的思
想の範囲に属する。
適正数の電流サンプリングオペレージ式ンと計算オペレ
ーションとを選定するに当り、過電流状態が存在するか
どうかについての精確な判断を8回のサンプルでできる
ということが判明している。第15図に示されている外
部タイミング装置19の周波数は、8つのサンプルに到
達する主プログラムループのその部分を実行するに必要
とされるオペレーションの数を知ると、算出できる。
上述の8つのサンプルの選択は好ましいサンプリング方
式を構成しているけれども、本発明の範囲内で他のサン
プリングレートと外部タイミング周波数を選択すること
もできる。
タイマー中断ファンクションTlO2から主指令ループ
は第1の主プロプラムファンクションF100へ進み、
このファンクションは相電流と相電圧のサンプリング、
そのサンプルした電流値の自乗と集計、そして使用され
た電力の計算のためのサブルーチンの実行を含む。
最初の主プロプラムファンクション100と関連してい
る上述のサブルーチンを完了してから主指令ループは第
1のサンプル判断5D100を実行する。この第1のサ
ンプル判断5D100は8つのサンプルが完了したかど
うかを問うている。
もしこれが第8番目のサンプルでなければ、主指令JL
、−ブは一連の通常必要なオペレーションを実行する。
このオペレーションはlNC0M通信すンクIC203
のチェックH101、プラグとフレームの定格値のチェ
ックH102、リードオンリーメモリ(ROM)の自己
チェックの実行H103、そしてソリッドステート回路
遮断器60の種々の押しボタの状態のチェックH104
を含むこれが第8番目のサンプルであるということが判
断されたら、主指令ループは進んで第2主プログラムフ
アンクシヨンF200を実行する。これは即時保護サブ
ルーチン、短い遅延保護サブルーチンそして識別サブル
ーチンの実行を含む。
第2の主プログラムファンクションF200の完了に引
続き、主指令ループは′s3主プログラムファンクシ目
ンF300を実行する。これは地絡保護サブルーチンの
実行を含む。
第3主プログラムフアンクシヨンF300の完了後主指
令ループは別の通常必要なオペレーションF400を実
行する。これはトリップサブルーチンとこれに続くサブ
ルーチン(前の8つのサンプルで採取された相電流と接
地電流の集計を零にするサブルーチン)を実行する。
第4主プログラムフアンクシ目ン400の実行に続いて
主指令ループは、64のサンプルが完了したかどうかを
問う第2サンプル判断5D200を実行する。もしその
とき現在のサンプルが第64番目のサンプルであれば、
主指令ループはタイマー中断ファンクシ■ンヘ戻って次
の一組のサンプルが採取されるまで待つ。
もし第2サンプル判断に対する応答が「然り」であれば
、主指令ループは長い遅延サブルーチンの実行を含む3
45の主プログラムファンクションF500を実行する
第5の主プログラムファンクションF500の完了時に
主指令ループは第6番目の主プログラムファンクション
F600を実行する。こ゛れは表示すブルーチンとそれ
に続く個々のサンプルの相電流と接地電流の和を零にす
ることを実行する。
!6番目のプログラムファンクションF600を完了し
てから主指令ループは、256サンプルが完了したかど
うかを問う第3のサンプル判断5D300を実行する。
この第3のサンプル判断5D300が「否」であるとタ
イマー中断ファンクションTlO2へ戻る。もし第3の
サンプル判断5D300が「然り」であると、主指令ル
ープは第7番目のプログラムファンクションFフ00を
実行する。このプログラムファンクションF700は平
均電力の算出と、表示すブルーチンに使用する電力とエ
ネルギーの較正とのサブルーチンを実行する。
第7番目の主プログラムファンクションF700の完了
に続いて、主指令ループは、このサンプルが65,53
6番目のサンプ)しであるかどうかを問う第4番目のサ
ンプル判断5D400を実行する。もし第4番目のサン
プル判断5D400に対する答えが「否」であると、主
指令ループは完了し、そしてタイマー中断ファンクシミ
ンTlO2へ戻る。もし344番目のサンプル判断5D
400が「然り」であると、主指令ループは第8番目の
主プログラムファンクションF80.0を実行し、この
主プログラムファンクションF800は表示すブルーチ
ンと一緒に使用するピーク需要電力の値を判断するサブ
ルーチンを実行する。第8番目の主プログラムファンク
ションF800の完了時に主指令ループは完了して、主
指令ループはタイマー中断ファンクションTlO2へ戻
って、又サンプリングシーケンスを開始する。
第17図に見られるように、第1の主プログラムファン
クションF100で実行されるオペレーションの順序は
、デジタル化のためのA相の電流IAとA相の電圧VA
の選択から始まる。この選択ファンクションはFIOI
で示されている。相電流IAと相電圧VAとの選択に続
いて、サブルーチンはブロックF102に示されている
ようにA/Dチャンネル1.2を介して相電流IAと相
電圧VAとをサンプルする。相電流IAの大きさの変換
は次のファンクションブロックF103で実行され、相
電流IAの変換は12ビツトの2進数で表わす、自乗オ
ペレーションはこの12ビツトの2進数に対して行なわ
れ、ファンクションブロックF104内に示されるよう
に自乗した相電流IAを表わす、相電流IAのこの自乗
値を相Aの電流集計ASUMとA8SUMとへ加える。
電流集計ASUMは64の自乗電流の集計であり、電流
集計A8SUMは8の自乗電流の集計をそれぞれ表わし
ている。
オペレーションやこの同じシーケンスを相Bと相Cの相
電流と相電圧とに対して繰返す、従って、ファンクショ
ンブロックF105−F108は相Bの電流と相電圧V
Bに対して作動する。ファンクシ目ンブロックF109
−F112は相Cに対して作動する。ソリッドステート
回路遮断器60の保護は、地絡電流を利用しても実行さ
れ、従ってファンクシコンブロックF113−F116
は通電回路の接地路に流れるものとして測定された電流
に基づいての上に述べたオペレーションの実行を示して
いる。
上述のオペレーションに続いて、通電回路の各相の瞬時
電力を算出し、集計する0例えば相への電流についてこ
の計算を実施するためプログラムは先ず、相Aの電流の
大きさに対する値とその電流の符号とをフェッチする。
このフエツチオペレーシミンはファンクションブロック
F117に示されている。相Aの相電圧を既にサンプル
してしまっており、ファンクシコンブロックF11Bは
、電力の値は電流の符号を考慮してこの相Aの相電圧を
相Aの電流と掛けることにより求められることを示して
いる。ファンクションブロックF119はこの計算の結
果を電力集計に加える。ファンクシ鞘ンブロックF12
0−F122は電力計算と相Bの電力集計への加算とを
示している。ファンクションブロックF123−F12
4は同様の計算と相Cの電力加算とを示している。ファ
ンクシ1ンブロツクF124の完了時に第1の主プログ
ラムファンクションF100は完了し、主指令ループは
第1のサンプル判断5D100を実行する。
′s18図に示された第2の主プログラムファンクショ
ンF200は、8サンプルのグ、ループが完了したとい
う第1のサンプル判断5D100の判断に続いて、実行
される。
これが第8番目のサンプルであることを判断したとき、
第2の主プログラムファンクションF200は即時サブ
ルーチンを実行する。このサブルーチンは以前の8つの
サンプルA8SUM、B8SUMそしてCC85Uの自
乗電流の集計を取出してくることにより始まり、そして
それらはファンクションブロックF201に示されてい
る。ファンクションブロックF201も自乗電流集計の
中の最大MAXI2を指し示す、即時サブルーチンは、
即時ピックアップ選択を示すスイッチ156上のスイッ
チ読みオペレーションを実行する。
このスイッチ読みオペレーションはF202で示されて
いる。
ファンクションブロックF2O3に示されているフレー
ムタイプとブレーカプラグタイプとを反映しているレー
ティングプラグコーディング63dに基づいての、3つ
の即時ピックアップテーブルのどれを使用するかについ
ての判断に続いて、即時ピックアップの値が選定される
(F204)。又、ファンクシコンブロックF2O3に
示されているのは、使用されている回路遮断器の特定の
型式に対する即時ピックアップファクタの制限値を決め
るものとしてのlN5TPU  SW、156上の第6
番目と第7番目のスイッチ位置の割当てである。これら
2つのセツティングにより変換の目的で主指令ループに
使用されているユニット当りの乗数(Ml、M2)が設
定される。
即時サブルーチンはファンクシ鳳ンブロックF2O3に
示されているこれら2つの値の間の比較オペレージ腸ン
を実行し、そしてもしMAXI2の値が即時ピックアッ
プテーブルの読みを越えていると、ファンクシ1ンブロ
ツクF206.F206aに示されているように即時ト
リップ状態が開始される。
識別サブルーチンは回路遮断器に最初の電力が流れてい
る開電流状態を監視するという目的を果す、この目的の
ため識別サブルーチンは最初の2.3サイクル中だけ働
いて、それからは次の最初の電力の流れが生じるまでバ
イパスされている。
通電回路の所定の最小電流値の始まりとして最初の電力
の流れが検出される。
ファンクションブロックF20フは識別サブルーチンの
オペレーションを開始する最小電流値をユニット当り0
.1として示されている。この最小電流値に適合しない
と識別カウントDCOUNT、F207aを零にするこ
ととなる。もしこの値を越えると識別サブルーチンは識
別保護を実行し、4の値に到達するまで識別カウンタD
COUNTを増してい<(F208)、もしDCOUN
Tの値が4の値に到達すると、ファンクションブロック
F2O3はオペレーションのシーケンスが識別保護を終
了することを指令する。識別保護は所定の電流値、この
場合ユニット当り11とMAXI2を比較することから
成り、このチェックファンクションはファンクションブ
ロックF210として示されている。もしMAXI2の
値がこの所定値を越えると、識別トリップが開始される
(F211)。
短い遅延サブルーチンはオプションの短い遅延保護特性
と関連しているので、選択マルチプレクサ193と関連
しているジャンパJ303をチェックすることにより短
い遅延保護特徴を選択したことを短い遅延サブルーチン
は確認しなければならない、もしこのチェツキングオペ
レーションF211が、短い遅延保護特徴が選択されて
いないという判断に終ると、第2の主プログラムファン
クションF200は完了する。
短い遅延保護特徴を選択していたら、スイッチ読みオペ
レーションF212が短い遅延スイッチ146について
実行され、そしてソリッドステート回路遮断器60のフ
レームタイプとブレーカプラグタイプとを反映している
レーティングプラグコーディング63dについての判断
F213により、3つの短絡遅延ピックアップテーブル
セツティング5DPUのうちの一つをF214に示すよ
うに特定する。lN5TPU  5W156上のスイッ
チ位置6.7の割当てと同様に、5DPUスイツチ14
6の第6番目と第7番目のスイッチ位置は特定のタイプ
の回路遮断器のための短い遅延電流の制限値を判断する
。5DPUスイツチ146が運ぶ情報は、6つの固定セ
ツティングと2つの可変セツティングとを含み、これら
は選択されると、レーティングプラグ63cに記された
値を有する。
この短い遅延セツティング5DPUをMAXI2の値と
比較する(F215)、もしこの値MAXI2が5DP
Uのセツティングより小さいと、短い遅延サブルーチン
は5OUT信号の不存在を保証し、F215a、それか
ら遅延テリカウント5TALLYを零としくF215b
)、そして第2の主プログラムファンクションF200
の終りへ進む。
MAXI2の値が5DPUセツテイングより大きいか、
これに等しいとき、SDゼインロック信号5OUTを発
する指令を実行する。このとき短い遅延トリップ状態を
開始するのではなく、短い遅延トリップサブルーチンは
先ず、短い遅延インターロック信号SINが存在するか
どうかを判断しくF217)、存在すればそれは別のソ
リッドステート回路遮断器が短い遅延故障状態を認識し
たことを示す、この短い遅延インターロック入力信号S
IHの受信がないと、短い遅延7サブルーチンはこれが
短い遅延状態の第2の連続する認知であるかどうかを問
う(F218)、それ故、この状態を2回連続して認知
しなければならないということによりノイズによる短い
遅延トリップ状態の間違った指示の発生を防止できる。
現在の位置で短い遅延故障が発生したときの短い遅延ト
リップ状態の迅速な開始と対照的に、アクチブな5OU
T信号がないとき、アクチブなSIN信号はその検知さ
れた短い遅延故障状態に対し時間遅延応答を実行させる
こととなる。
短い遅延サブルーチンの時間遅延部分の下では応答は1
27タイプ(F220)か、又は固定時間(F222)
のいずれかである、もし12T応答(これは第5図の破
線の傾斜した短い遅延曲線部分に相当)を選択していた
ら、短い遅延タリー5TALLYが計算され(F221
)、短い遅延テリリミット5TALLY  LIMIT
と比較するのに使用する。この短い遅延テリリミットは
SDTスイッチ147から読んだSDTファクタの選択
に従って(F223)短い遅延テリテーブルから取出さ
れた所定値である。
I2T応答の5TALLYの値は5TALLY −5T
ALLY◆MAXI2の関係に従りて計算される。ここ
で得られた5TALLYは前の5TALLYをMAXI
2ファクタだけ増したものに等しい、比較ファクション
F224が、その測定された5TALLYが5TALL
Yのリミットに等しいか、それを越えていると判断した
場合短い遅延トリップ状態を開始しくF225)、そし
て第2の主プログラムファンクションは終了する。
もし12T応答が選択されていないと、測定された5T
ALLY7yクタは5TALLY−5TALLY+1O
PU2により判断され、そしてこの値は5TALLYリ
ミツトと比較されて短い遅延トリップを開始すべきか否
かを決める。ファクシ億ンブロックF222の下でのそ
の測定された5TALLYに対する計算は、第5図の実
線の、垂直の短い遅延曲線部分45aに示されてい、る
応答曲線に一致する固定時間トリップをもたらす。
短い遅延サブルーチンの完了時に主指令ループは第3の
主プログラムファンクションF300の実行へと進み、
この第3の主プログラムファンクションF300は適当
な地絡故障セツティングGFPUを選択するオペレーシ
ョンと、この地絡故障セツティングを用いて地絡故障の
測定値と比較して地絡故障トリップ状態を開始すべきか
どうか、又はその開始時点を決める。
第19図に、見られるように、地絡サブルーチンは先ず
、選択マルチプレクサ193からのジャンパーJ304
のチェックを介して、地絡故障保護特性が事実この場合
使用されているかどうかを確認する。もし地絡故障保護
特性が選択されていなければ、主指令ループは次の主プ
ログラムファンクションに進む、゛この特性が選択され
ていると、地絡故障サブルーチンはオペレータがテスト
オペレージ奪ンを要求しているか、どうかを問い(F3
01)、そしてもし要求′しているのであれば、このと
きの測定された地絡故障電流が所定の閾値に等しいか1
、もしくはそれよりも大きいかを問う(F302)、も
しそのような地絡電流が検知されたら、サブルーチンは
テストオペレーションに対する要求を無視する(F30
2a)、L/かし、もしこく地絡故障電流が閾値よりも
低いと、テストロータリスイッチ150上でのスイッチ
の読みをオペレージgF321が実行し、テスト値を選
択し、この値を比較オペレーシヨンに代入して、地絡故
障トリップ状態を開始すべきか否かを判断する(F32
2)。
以下余白 もしオペレーータがテストオペレーションを要求してい
なか9たら、地絡故障サブルーチンはGFPυスイッチ
148についてスイッチ読みを、行ない(F303)、
そしてこの値を使用して次のオペレーシヨンに使用する
地絡故障ピックアップ値GFPUをフェッチする。
二″のGFPU値の決定に続いて、地絡故障サブルーチ
ンはA/Dコンバータ82のチャンネル3からプラグレ
ーティゼグ値を選択し、その選択されたGFPUの値が
U L/N E Cの規定の基準内にあることを確認す
るプログラム部分を実行する比較オペレージ冨ン(F3
09)は、前の8つのサンプルG8SυMに対する接地
電流の集計から取出された地絡電流の測定値とその選択
されたGFPUの値との間で実行される。もし0850
Mの値がGFPUセツティングに等しいか、これを越え
るとき地絡故障インターロック出力信号GOUTが発生
する(F310)、もしGFPU7アクタが越えられて
いると、先ずチェックをして、別のソリッドステート回
路遮断器から地絡故障インターロック信号をうけている
かどうかを見る(F311)、もしそのようなGIN信
号が受けとられていると、地絡故障サブルーチンは短期
遅延保護で実行されたのと同じ時間遅延応答を実行する
(F3 t 4)、もしGIN信号が検出されていない
と、地絡故障サブルーチンは短い遅延サブルーチンで実
行されたのと同じ種類の迅速トリップ応答を実行する。
すなわち、第2の連続する地絡電流の発生を検出して(
F312)地絡故障トリップ状態を開始しくF313)
、このようにして最初の発生がノイズの結果によるもの
である場合の誤フたトリップを防止するようにしている
又、短期遅延サブルーチンと同じように、GIN信号が
受けられると、地絡故障サブルーチンは、12T応答が
固定時間応答かのいずれかである時間遅延応答を実行す
る。もし、第5図の破線の、傾斜した地絡故障曲線部分
48bに相当するI2T応答が選択されているならば、
GTALLY−GTALLY+G8SUMの関係を利用
して地絡テリ値を計算する(F315)、もし12T応
答が選択されていないならば、GTALLYはGTAL
LY−GTALLYl、B25Pt12として計算する
(F316)、GTALLYリミットはGFTスイッチ
(149)の関数として選択される。計算したGTAL
LYとGTALLY LIMI丁との比較オペレーショ
は、地絡トリップ状態を開始するか否かについての決定
を与える(F313)、 GTALLYの測定は、08
50MがGFPυ以下に落ちたという決定に続いて零に
進むことはない、それよりも、GTALLYの数字は、
GFPUの値より0850Mの値が小さくなるときに、
GTALLY−GTALLY−0,25PU2の関係に
より決められる特定のファクタだけ減少させられる。こ
れにより地絡故障サブルーチンは型皿地絡を取扱う手段
たり得る。即時保護、識別保護等の種々の保護特性を実
現するサブルーチンを実行してしまうと、この開始され
たトリップ状態を、トリップ機構を作動しそして必要な
故障原因の情報を表示するオペレーシッンに変換するオ
ペレージlンの実行が残っている。この変換オペレーシ
ミンは、主としてトリップサブルーチンを含む第20図
の第4の主プログラムファンクシジンF400により実
行される。
トリップサブルーチンは先ず、トリップフラグがセット
されているのか、いないのかを決定する(F2O3)、
  トリップフラグは、トリップ状態を開始できる4!
i、護サブルーチンのいずれか一つにより使用される、
プログラムされたピットアサインメント間の特定のビッ
トである。もしトリっツブフラグがセットされていない
ということが決定されると、トリップサブルーチンは、
前の8つのサンプルで蓄積された自乗相電流と接地電流
A8SUM、B8SUM、CC85U、0850Mの記
憶内容をクリヤーし、そしてこれに続いて、第4の主プ
ログラムファクションF400の終りへ進む、もルトリ
ップフラグがセットされていることが決定されると、ト
リップサブルーチンはどの保護サブルーチンがトリップ
状態を開始したかを決定し、そして正しい故障原因LE
Dを発光するもし即時サブルーチン、プラグチェックサ
ブルーチン識別サブルーチン又はオーバライドサブルー
チンによりトリップフラグがセットされたのであれば、
発光ダイオードLED4が発光する(F2O3)、もし
短期遅延トリップ状態が検出されたのであれば、発光ダ
イオードLED3が発光する(F2O3)、もし地絡故
障トリップ状態が検知されたらば、発光ダイオードLE
D2が発光する(F2O3)、もし長期遅延トリップ状
態が検出されたらば、発光ダイオードLEDIは、長期
遅延トリップ状態が発生したかどうかによりもしくは長
期連通トリップ状態が現存しているかどうかにより決め
られて連続的にもしくは断続的に発光する(F2O3)
、との保護特性がトリップ状態を開始したかについての
決定に続いて、トリップサブルーチンはトリップ出力ポ
ートを1にセットし、それによりトリップ機構93を作
動できる状態にする(F2O))、トリップ出力ポート
は高となって、トリップサブルーチンは完了する。
木買的に長期遅延サブルーチンから成る′M5の主プロ
グラムファンクションF500は、主指令ループが−グ
ループの64サンプルを完了したことを検出したときだ
け実行される。この決定は第16図の342サンプル決
定5D200によりなされる。
最初の64番目のサンプルグループの完了に続いて、第
5の主プログラムファンクシ醜ンが再閉リレードライバ
ーをオフする指令を開始し、それにより再閉リレー動作
の時間を約属秒に制限する長期遅延サブルーチンにより
実行される第1のオペレージ扇ン(F2O3)は、第1
の主プログラムファンクション(Floo)の実行中に
前に決定されたMAXI2を取りてくることである。
長期遅延保護特性が選択されていることを決定した後、
LDPUスイッチ144のセツティングに従って、そし
て選択マルチプレクサ193と関連した長期テーブルジ
ャンパJ301もしくはJ302が選択されたかどうか
をチェックすることにより決定された第1又は′s2の
長期遅延テーブルの選択に従って長期遅延サブルーチン
はLDPU値を取ってくる。
前に取ってきたMAXI2とそのとき恰度取ってきたL
DPUとの間の比較がセットされるべきであるか否かを
決定するか、又は重負荷発光ダイオードLEDを発光さ
せることとなるLDPUファクタに接近しているか否か
を決定する別の長期遅延サブルーチンパスをとるか否か
を決定する。
もしMAXI2の値がLDPUファクタと等しいか、又
はそれを越えると、LDPUプラグがセットされ、長期
遅延テリL丁^LLYをLTALLY−LTALLY+
MAXI2として計算する。それから、その得られたL
TALLYを、LDTスイッチ145の読みの関数とし
て決められるLTALLY LIMITとの比較に使用
する、もし測定されたLTALLYがLTALLY L
IMITを越えると、長期遅延トリップ状態が開始され
、そして第5の主プログラムファンクションF5.OO
が終る、もしその得られたLTALLYがLTALLY
 LIMITよりも小さいと、第5の主プログラムファ
ンクションF500は長期遅延トリップ状態を開始する
ことなく終る。
MAXI2の値がLDPυファクタよりも小さいときに
生じることであるが、LDPUフラグがセットされてい
ないと、長期遅延サブルーチンは、MAXI2の値がL
DPUファクタの85%に等しい、もしくはこれを越え
ているか否かを決定する別のプログラムを辿る。もしそ
うであると、重負荷発光ダイオードが発光する。もしそ
うでなければ、LDPUはクリヤーされる。長期遅延サ
ブルーチンのこの別のプログラムバスは、選択マルチプ
レクサ193と関連する選択ジャンパーJ307を介し
て長期遅延メモリ特性が選択されているか否かを決定す
る。もし長期遅延メモリが選択されていなければ、ファ
クタLTALLYは、LDPUフラグのクリヤーに続い
てクリヤーされる。もし長期遅延メモリ特性が選択され
ると、地絡テリGTALLYの状態と同じように、長期
遅延テリLTALLYは減少させられて、MAXI2の
値がLDPυファクタを越えるかもしくは等しいという
場合(これは散発的に発生する) 、LTALLYの減
少は下の方のリミットを零として、LTALLY−LT
ALLY−IPU27)関係を利用して、実施される。
この減少オペレージ■ンに続いて、第5の主プログラム
ファンクションF500は終了となり、そして主指令ル
ープは第6の主プログラムファンクションF600を実
行する。
第2図に示す表示すブルーチンを主として含んでいる第
6の主プログラムファンクションF600が第64番目
のサンプル後に実施される。
表示すブルーチンで実施される第1フアンクシヨンはト
リップフラグがセットされているか否かを決定する(F
fSOl)、)−リップ状態が開始されたことを決定し
たらば、表示すブルーチンはトリップの無原因のフラグ
をセットしているか否かを決定する。もしトリップの無
原因のフラグをセットしていれば、表示すブルーチンは
、必要ならば、既存の警告メツセージを表示する(F2
O3)、もしトリップ無原因のフラグがセットされてい
ないと、表示すブルーチンは既存のトリップ原因のメツ
セージを表示する(F2O3)、ファンクションF60
4により優先順位に従って表示される警告メツセージの
タイプは、RAM故障、ROM故障、プラグ故障、負電
力状態そして長期連通ピックアップ状態である。
警告もしくはトリップメツセージがなければ、表示すブ
ルーチンは表示すべき次のパラメータの一つを選択する
。すなわち、RMS相電流、ピーク需用値、現時点の需
用値又はエネルギー、最終的にはこの選択は、表示ステ
ップ押しボタン132の使用者による手動操作の制御下
にある。
一度選択されると、表示されるパラメータは先ず定量さ
れ、それから英数字表示要素120へ出力される(Fe
2B)、一度この情報が表示へ出力されると、表示すブ
ルーチンは個々の相電流集計ASUM、BSUMそして
C10Mをクリヤーするというような家事の雑用を実行
する。このとき、表示すブルーチンは、第6の主プログ
ラムファンクションF600がそうであるように、完了
し、主指令ループはN16図に示す第3のサンプル決定
5D300の実行に進む。
主指令ループが第256番目のサンプルもしくは256
の倍数のサンプルを完了したことを決定すると、電力と
エネルギーを計量する第7の主プログラムファンクショ
ンF700が実行される。
第23図に見られるように、電力計量サブルーチンは瞬
時相電力値の集計であるPTALLYを取ってくる(F
)01)。
次に、電力計量サブルーチンは指令Fフ02を介して、
正のPTALLY値が存在することを確認する、そうで
なければ、負電力の流れが生じていて、魚篭カフラグを
セットしこの情報を表示する。もし負電力状態が検出さ
れると、電力計量サブルーチンがPTALLYで2の補
数オペレージ日ンを実行して正の等価値をつくる(F2
O3)、電力計量はP−AVE/4−PTALLY(2
56X2)として平均電力を算出し、それから値PTA
LLYを零とする(F2O3,)。
計算した平均電力値を求める前に、電力計量サブルーチ
ンは先ず、トリップフラグがセットされているか否かを
決定し、そしてもしセットされていたらば前に計算した
電力とエネルギーの値を残しておいて、これらのパラメ
ータを履歴表示が含むようにし、そしてトリップ事象の
接続中変化しないようにしている。
トリップが発生しないと、電力計量サブルーチンは電力
計量テーブルから電力計量ファクタYを取出し、モして
P−AVE−P−AVE/4XY/220の関係に従っ
てP−AVE/4の値を求め、この計算は平均電力値M
W−Hを与える。
電力計算サブルーチンを完了してしまうと、第7の主プ
ログラムファンクシ菖ンFフ00はエネルギー計量サブ
ルーチンを実行する。電力計量サブルーチンに対する第
1の指令と同様、エネルギー計量サブルーチンは先ず、
テストフラグがセットされているか否かを決定し、もし
それがセットされていると既存の計量されたエネルギー
値はそのテスト値により影響されることはなく、それ故
テストフラグの存在はエネルギー計量サブルーチンと第
7の主プログラムファンクシ冒ンFフ00の完了となる
。しかし、もしテストが行なわれる状態にないと、エネ
ルギー計量サブルーチンはエネルギー計量ファクタの表
からエネルギー計量ファクタ2を取り出してくる。この
エネルギー計量ファクタZを持つて、エネルギー計量サ
ブルーチンはP−AVE/4ファクタを取ってきて、そ
して式ETALLY−ETALLY+P−AVE/ 4
 X Zを用いてエネルギーテリを計算する。この計量
したエネルギーテリ値を表示するため提出する前に、エ
ネルギ一定量サブルーチンは先ず、この計算されたET
ALLY値が英数字表示120の表示能力の関数として
確立された所定のリミットを越えるか否かを決定しなけ
ればならない、この場合、このETALLYリミットは
メガワット時を表わしている99.9MW−Hとして確
立されている。もしETALLYがETALL¥リミッ
トを越えていると、エネルギー計量サブルーチンはET
ALLYを零とし、そして新しいETALLY値をつく
り、これは表示できる。エネルギー計量サブルーチンの
完了とともに第7の主プログラム機能Fフ00は完了し
て、主指令ループは第4サンプル決定を行ない、そこで
は主指令ループが65゜536番目のサンプルにあるか
どうかを決定するもし主指令ループが、これは65,5
36番目のサンプルインタパルプであるということを決
定したらば、主指令ループは第8番目のプログラムファ
ンクシミンを実行し、このファンクシ■ンはピーク需用
電力値を表示のため計量するタスクを実行する。このピ
ーク需用サブルーチンは先ず、第256番目のサンプル
インターバルで利用できる258PAVHの集計として
計算された現時点の需用テリのためのフェッチオペレー
ジ寵ンを実行する。それから、ピーク需用サブルーチン
はDT^LLYの数字を256で割って前に65.53
6サンプルにわたって生じた平均の現時点需用電力値を
決定する。
65.536番目のサンプルの完了が、最新のピーク需
用電力値の計算以来5分のインターバルの完了とほぼ同
じであるということを4こで注意しておくべきことであ
ろう、ピーク需用サブルーチンは、最新の測定需用値D
TALLYを、電力投入以来記録された最高需用値を表
わす、記憶されているピーク需用テリと比較するオペレ
ーションを実行する。もし既存のピーク需用テリが最新
の計算された需用テリよりも小さいということが決定さ
れると、最新の現時点需用テリが保持され、そして新し
いピーク需用値となる。もし現時点需用テリが既存のピ
ーク需用テリを越えていなければ、その既存のピーク需
用テリが保存される。ピーク需用サブルーチンは現時点
の需用テリD丁ALLYを零とし、そして主指令ループ
の完了と第8の主プログラムファンクシlンの実行を完
了して、サンプリング事象のシーケンスを再開する。
【図面の簡単な説明】
第1図は従来の回路遮断器の斜視図である。 第2図は本発明の回路遮断器の斜視図である。 第3図は第2図の回路遮断器の機能ブロック図である。 第4図は第2図の回路遮断器を用いた典型的な配電系統
のブロック図である。 第5図は第2図の回路遮断器のフロントパネルの詳細図
である。 第5A図は第2図の回路遮断器の第1の別のフロントパ
ネル部分の詳細図である。 第5B図は第2図の回路遮断器の第2の別のフロントパ
ネル部分の詳細図である。 第6図は第3図の表示ボードシステムの詳細図である。 第7図は第3図のオーバライド回路の詳細図である。 茅8図は第3図の故障・パネル入力システムの詳細図で
ある。 第9図は第3図のフレーム・プラグレーティングシステ
ムの詳細図である。 第10図は第3図のバックアップ・リセットシステムの
詳細図である。 第11図は第3図の電源回路の詳細図である。 N12図は′!J3図の電流と電圧の較正と変換の回路
である。 第13図は第3図の通信システムの機能ブロック図の一
部の略図である。゛ 第14図は第3図の補助電源・アラームシステムの詳細
図である。 第15図はN3図のaocstマイクロコンピュータの
機能ブロック図である。 第16図は第3図のマイクロプロセッサのメモリに蓄積
された主指令ループのシステムフローチャートである。 第17図は第16図に示す主指令ループの第1のファン
クシBンのフローチャートである。 第18A図と第18B図とは第16図に示す主指令ルー
プの゛第2ファンクシB、ンのフローチャートである。 第19A図と第19B図とは第16図の主指令ループの
第3フアンクシBンのフローチャートである。 第20図は3416図の主指令ループの第4フアンクシ
■ンのフローチャートである。 ′s21図は第16図の主指令ループの第5フアンクシ
■ンのフローチャートである。 第22図は第16図の主指令ループの第6フアンクシ■
ンのフローチャートである。 ¥S23図は3416図の主指令ループの第7フアンク
シヨンのフローチャートである。 第24図はN16図の主指令ループの第8フアンクシヨ
ンのフローチャートである。 PRIORAltT amの浄書 0O N               N FIG、 5 10に、 198 FIG、  19B σ=コ FIG、  24 手  続  補  正  書 (方 式)1.事件の表
示   昭和63年特許願34o 38454号2、発
明の名称   回路遮断装置 3、補正をする者 事件との関係 特許出願人 住 所    アメリカ合衆国、ペンシルベニア州、ピ
ッツバーグ。 ゲイトウェイ・センター (番地ナシ)名 称(711
)   ウエスチングハウス・エレクトリック・コーポ
レーション 代表者    ゼット・エル・ダーマー国 籍    
アメリカ合衆国 4、代理人

Claims (1)

  1. 【特許請求の範囲】 1、正常時通電している電気回路に配置されており、ト
    リップ信号を受信すると電気回路に流れる電流を遮断す
    る遮断手段; 電気回路に結合され、それに流れる電流に比例する電流
    値を調整し、電流値の大きさを表わす調整信号をつくる
    調整手段;及び この調整手段から少なくとも一つの動作特性を導出し、
    その動作特性を対応する少なくとも一つのトリッピング
    パラメータと比較し、そして動作特性がその対応するト
    リッピングパラメータと少なくとも等しいときはトリッ
    プ信号を発生する作動手段 を備えた回路遮断装置において、前記少なくとも一つの
    あらかじめ選定されたトリッピングパラメータは、前記
    電気回路と関連した地絡路に許容できるあらかじめ選択
    された地絡故障電流制限値を表わす地絡故障ピックアッ
    プ値を含み; 前記作動手段は前記遮断手段に許容できる最大電流に比
    例したあらかじめ選択されたレーティング信号を受ける
    制限手段を含み、この制限手段は前記あらかじめ選択さ
    れたレーティング信号の関数としてある範囲のあり得る
    レーティング値から前記遮断手段のための一つのレーテ
    ィング値を決定し、この一つのレーティング値は対応す
    る、上限を定められた地絡故障電流の制限値と関連して
    おり、前記制限手段が前記あらかじめ選択された地絡故
    障ピックアップ値が前記選択された一つのレーティング
    値と関連した前記上限を定められた地絡電流の制限値内
    にあるかどうかを決定し、そして前記あらかじめ選定さ
    れた地絡故障ピックアップ値が前記上限を定められた地
    絡故障電流の制限値内にあるとき前記あらかじめ選定さ
    れた地絡故障ピックアップ値を受入れ;そして 前記制限手段は、前記あらかじめ選定された地絡故障ピ
    ックアップ値が前記上限を定めた地絡故障電流の制限値
    を越えるとき別の地絡故障ピックアップ値に置換える ことを特徴とした回路遮断装置。 2、ある範囲の所定のレーティング値から特定のレーテ
    ィング値を決めるレートセッティング要素と組合せたレ
    ーティングプラグの選定によりレーティング信号を確立
    する請求項1記載の回路遮断装置。 3、レートセッティング要素はレジスタであって、この
    レジスタは、前記作動手段と組合された固定抵抗要素と
    結合されたとき、前記作動手段により読め、そして前記
    あらかじめ選定されたレーティング信号を決める分圧回
    路を確立する請求項2記載の回路遮断装置。 4、前記分圧回路の出力はアナログ・デジタル変換器へ
    結合されており、このアナログ・デジタル変換器の出力
    は前記作動手段により読める請求項3記載の回路遮断装
    置。 5、複数の位置の中で所望の一つの位置へロータリスイ
    ッチを位置決めることにより地絡故障ビックアップ値が
    選択される請求項1記載の回路遮断装置。 6、複数のロータリスイッチの位置が、地絡故障ピック
    アップ値と関連した複数の断片的なファクタに対応し、
    これらの断片的なファクタは、レーティング信号の関数
    として確立された遮断手段のためのレーティング値に対
    し前記地絡故障ピックアップ値を選択的に減少できるよ
    うにしている請求項5記載の回路遮断装置。 7、作動手段は、マイクロプロセッサ、データを伝送で
    きるデータバス及びデータと複数の作動指令とを蓄積す
    ることのできる少なくとも一つの記憶要素を含む請求項
    1記載の回路遮断装置。 8、制限手段は所定数の作動指令を含み、これらの作動
    指令の第1のものはレーティング信号でデジタル表示の
    読みからレーティング値を決め、作動指令の第2のもの
    は地絡ピックアップ値の選択セッティングを読む請求項
    7記載の回路遮断装置。 9、制限手段は、レーティング値と地絡故障ピックアッ
    プ値との決定を行なう指示オペレーションを含め、それ
    により前記上限を定められた地絡故障電流の制限値内に
    あるようにレーティング値と地絡故障ピックアップ値と
    を組合せるときの地絡故障ピックアップ値の選択セッテ
    ィングがマイクロプロセッサにより行なわれる請求項8
    記載の回路遮断装置。 10、前記所定の制限値が1200アンペアである請求
    項9記載の回路遮断装置。 11、作動手段の比較オペレーションは、地絡故障ピッ
    クアップ値と別の地絡故障ピックアップ値とを、電気回
    路の地絡路に存在する地絡電流値に対応する少なくとも
    一つの動作特性と比較し、作動手段は前記地絡故障ピッ
    クアップ値と前記別の地絡故障ピックアップ値の一方を
    前記地絡故障電流値が越えるとき、トリップ信号を発生
    する請求項1記載の回路遮断装置。 12、作動手段と協働するよう結合しており、地絡故障
    電流値の代りにテスト値パラメータを使用して、テスト
    状態が要求されるときそのテスト値を使用して前記比較
    オペレーションを作動手段が遂行する請求項11記載の
    回路遮断装置。 13、作動手段がテスト状態要求を無視し、そして比較
    オペレーションにおいて地絡故障電流値を使用し、作動
    手段は地絡故障電流値が所定値を越えるとき前記テスト
    状態要求を無視する請求項12記載の回路遮断装置。 14、地絡故障電流値としての前記所定値が、前記あら
    かじめ選択された地絡故障ピックアップ値の少なくとも
    10パーセントである請求項13記載の回路遮断装置。
JP63038454A 1987-02-20 1988-02-20 回路遮断装置 Pending JPS63302718A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/017,300 US4809125A (en) 1987-02-20 1987-02-20 Circuit interrupter apparatus with a style saving rating plug
US017300 1998-02-02

Publications (1)

Publication Number Publication Date
JPS63302718A true JPS63302718A (ja) 1988-12-09

Family

ID=21781839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63038454A Pending JPS63302718A (ja) 1987-02-20 1988-02-20 回路遮断装置

Country Status (12)

Country Link
US (1) US4809125A (ja)
EP (1) EP0279690B1 (ja)
JP (1) JPS63302718A (ja)
KR (1) KR960011513B1 (ja)
AU (1) AU604088B2 (ja)
BR (1) BR8800687A (ja)
CA (1) CA1305244C (ja)
DE (1) DE3880524T2 (ja)
ES (1) ES2040837T3 (ja)
IN (1) IN168673B (ja)
NZ (1) NZ223503A (ja)
ZA (1) ZA88568B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ216902A (en) * 1985-10-28 1988-11-29 Gen Electric Ground fault protection-power restored if fault is cleared
US5136457A (en) * 1989-08-31 1992-08-04 Square D Company Processor controlled circuit breaker trip system having an intelligent rating plug
US4958252A (en) * 1990-01-16 1990-09-18 Westinghouse Electric Corp. Circuit breaker with rating plug having memory
US5126659A (en) * 1990-07-13 1992-06-30 Motorola, Inc. Enablement of a test mode in an electronic module with limited pin-outs
JP3031649B2 (ja) * 1993-05-07 2000-04-10 三菱電機株式会社 X線プロテクタ装置
AU676986B3 (en) * 1993-08-24 1997-03-27 Metal Manufactures Limited Load control module
AU657460B3 (en) * 1993-08-24 1995-03-09 Metal Manufactures Limited Load control module
ZA946407B (en) * 1993-08-24 1995-06-14 Metal Manufactures Ltd Load control module
AU704930C (en) * 1993-08-24 2006-06-15 Atf Mining Electrics Pty Ltd Load control module
FR2722622B1 (fr) * 1994-07-18 1996-08-30 Schneider Electric Sa Declencheur electronique comportant au moins un organe de reglage
DE19825384A1 (de) * 1998-05-28 1999-12-02 Siemens Ag Elektronische Auslöseeinheit für einen Leistungsschalter
US6836396B1 (en) * 2000-09-13 2004-12-28 General Electric Company World wide web enabled and digital rating plug
DE20109898U1 (de) * 2001-06-13 2001-09-06 Siemens AG, 80333 München Niederspannungs-Leistungsschalter mit einem elektronischen Überstromauslöser und Auslösemagneten
BRPI0515159A (pt) * 2004-09-10 2008-07-08 Cooper Technologies Co sistema e método para monitoramento e gerenciamento protetor de circuito
EP2017917B1 (en) * 2007-06-07 2013-04-10 Black & Decker, Inc. Software-implemented overcurrent protection embedded in a battery pack
US8228653B2 (en) * 2007-12-06 2012-07-24 General Electric Company Circuit breakers with automatic breaker rating
US8280653B2 (en) 2009-02-10 2012-10-02 Eaton Corporation Zone selective interlocking test method and apparatus, and circuit interrupter apparatus and power distribution system including the same
US9991693B2 (en) * 2012-10-17 2018-06-05 General Electric Company Circuit protection device and methods of configuring a circuit protection device
KR20150012163A (ko) 2013-07-24 2015-02-03 제일모직주식회사 감광성 수지 조성물 및 이로부터 제조된 컬러필터
KR101768255B1 (ko) 2013-08-21 2017-08-14 제일모직주식회사 감광성 수지 조성물 및 이로부터 제조된 컬러필터
KR102172686B1 (ko) 2014-03-20 2020-11-02 동우 화인켐 주식회사 착색 감광성 수지 조성물, 이를 포함하는 컬러필터 및 표시장치
DE102018213747A1 (de) * 2018-08-15 2020-02-20 Robert Bosch Gmbh Verfahren, Steuergerät und elektrisches Netz

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56159926A (en) * 1980-04-15 1981-12-09 Westinghouse Electric Corp Breaker
JPS5720120A (en) * 1980-04-15 1982-02-02 Westinghouse Electric Corp Breaker

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3590326A (en) * 1970-06-18 1971-06-29 Westinghouse Electric Corp Overcurrent protective device
US3818275A (en) * 1973-01-30 1974-06-18 Westinghouse Electric Corp Circuit interrupter including improved trip circuit using current transformers
IN146005B (ja) * 1974-11-26 1979-02-03 Westinghouse Electric Corp
US4060844A (en) * 1976-02-17 1977-11-29 I-T-E Imperial Corporation Solid state tripping circuit
US4219860A (en) * 1978-12-20 1980-08-26 General Electric Company Overcurrent relay apparatus
US4331997A (en) * 1980-04-15 1982-05-25 Westinghouse Electric Corp. Circuit interrupter with digital trip unit and potentiometers for parameter entry
NZ196611A (en) * 1980-04-15 1985-07-31 Westinghouse Electric Corp Microprocessor control of interrupter trip functions
NZ196612A (en) * 1980-04-15 1985-03-20 Westinghouse Electric Corp Circuit interrupter:setting and display of trip parameters
US4377836A (en) * 1980-04-15 1983-03-22 Westinghouse Electric Corp. Circuit interrupter with solid state digital trip unit and positive power-up feature
US4331998A (en) * 1980-04-15 1982-05-25 Westinghouse Electric Corp. Circuit interrupter with digital trip unit and style designator circuit
US4476511A (en) * 1980-04-15 1984-10-09 Westinghouse Electric Corp. Circuit interrupter with front panel numeric display
US4442472A (en) * 1982-03-26 1984-04-10 Siemens-Allis, Inc. Solid state trip circuit with digital timer
AT376852B (de) * 1982-07-29 1985-01-10 Naimer H L Schaltungsanordnung fuer ein rechnergestuetztes schaltgeraet
FR2578090B1 (fr) * 1985-02-25 1989-12-01 Merlin Gerin Disjoncteur a declencheur statique numerise a fonction de declenchement a temps inverse

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56159926A (en) * 1980-04-15 1981-12-09 Westinghouse Electric Corp Breaker
JPS5720120A (en) * 1980-04-15 1982-02-02 Westinghouse Electric Corp Breaker

Also Published As

Publication number Publication date
AU604088B2 (en) 1990-12-06
DE3880524T2 (de) 1993-12-02
ES2040837T3 (es) 1993-11-01
BR8800687A (pt) 1988-10-04
EP0279690A3 (en) 1989-11-08
KR960011513B1 (ko) 1996-08-23
IN168673B (ja) 1991-05-18
US4809125A (en) 1989-02-28
ZA88568B (en) 1988-07-12
EP0279690A2 (en) 1988-08-24
CA1305244C (en) 1992-07-14
DE3880524D1 (de) 1993-06-03
AU1096988A (en) 1988-08-25
NZ223503A (en) 1990-12-21
KR880010530A (ko) 1988-10-10
EP0279690B1 (en) 1993-04-28

Similar Documents

Publication Publication Date Title
JPS63302716A (ja) 回路遮断装置
JPS63302715A (ja) 回路遮断装置
JPS63302718A (ja) 回路遮断装置
JPS63310323A (ja) 回路遮断装置
US5559719A (en) Digitally controlled circuit interrupter with improved automatic selection of sampling interval for 50 Hz and 60 Hz power systems
JPS63302717A (ja) 回路遮断装置
US7203040B2 (en) Method and circuit breaker for reducing arc flash during maintenance in a low voltage power circuit
US4499385A (en) Recreational vehicle power control system
JPS61277314A (ja) プログラム制御過電流保護装置及び電流遮断制御方法
EP0349930B1 (en) Switch with pre-alarm means