JPS63301693A - 少なくとも２つの加入者線インターフエース回路ユニツトと１つの処理ユニツトとの間のデイジタルインターフエース - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル時分割多重通信網のアナログ加入
者線の接続のための少なくとも２つの加入者線インター
フェース回路ユニットと、加入者線を介して伝送される
電話情報の符号化または復号化およびフィルタリングを
固有のプロセッサを介して行なう１つの処理ユニットと
の間のデ・イジタルインターフェースであって。

線 前記処理ユニットが、加入者インターフェースニットに
おいて行なわれる加入者線状態表示の１形式を決めるた
めの設定信号とを送出・する、少なくとも２つの加入者
線インターフェース回路ユニットと１゛つの処理ユニッ
トとの間のディジタルインターフェースに関する。

集積回路技術により、比較的に複雑な構成ユニットのた
めのスペースを益々小さくすることに成功したのは確か
である。その際に限界は何よりも先に、例えばみえ宛に
より端子の接続を形成するために、互いに任意に近くに
隣接して配置することのできない構成ユニットにおける
所要端子ビンの数により与えられる。

したがってこれまでは加入者線インターフェース集積回
路ユニットと前述の形式の処理ユニットとの間に直列イ
ンターフェースが設けられ、これらの直列インターフェ
ースにおいて個々の端子に順次に徨々の信号が供給され
るかまたはこれらＯ端子から種々の信号が送出されその
結果、所要端子の総数は、受け取るべきまたは送出すべ
き種々の信号の数に比して比較的に小さい。しかしその
代わシに信号の転送に要する時間が長くなってしまう。

更にこのような直列インターフェースを制御するのに必
要な導線の費用は大きい。

実際には２つの型の加入者線インターフェース回路ユニ
ットが興味の対象となる。一方はいわゆるＥＲ−５ＬＩ
Ｃ（Ｅｘｔｅｒｎａｌ　Ｒｉｎｇｉｎｇ　−８ｎｂｓｃ
ｒｉｂｅｒ　Ｌｉｎｅ　Ｉｎｔｅｒｆａｃｅ　Ｃ１ｒｃ
ｕｉｔ　）であシ。

他方の型と異なる特徴は、呼出電流がこのユニットの外
で発生されこのユニットの給電と制御のためにリレーが
設けられることにある。他方の型の加入者線インターフ
ェースユニットすなわちいわゆるＩＲ−５ＬＩＣ（Ｉｎ
ｔｅｒｎａｌ　Ｒｉｎｇｉｎｇ−８ｕｂｓｃｒｉｂｅｒ
　Ｌｉｎｅ　Ｉｎｔｅｒｆａｃｅ　Ｃ１ｒｃｕｉｔ　）
においては呼出電流および計数パルスは内部で給電々圧
から導出される。このようなＩＲ−５ＬＩＣのために提
案される１つの解決方法においては１つの入出力レジス
タが設けられている。

発明が解決しようとする問題点 本発明の課題は、冒頭に記載の形式のディジタルインタ
ーフェースを、このインターフェースが一方では双方の
型の加入者線インターフェースユニットの接続のための
汎用インターフェースであり他方ではこのインターフェ
ースが、直列インターフェースの有する前述の欠点なし
に比較的に僅かな数の端子ぎンを備えるだけでよいよう
に構成することにある。

問題を解決するための手段 上記問題は本発明により、このインターフェースを並列
インターフェースとして実現しこのために処理ユニット
の構成部分として複数の端子を設け、これらの端子にそ
れぞれ、入力または出力すべき情報が、書込み命令また
は読出し命令が発生するまで緩衝記憶される１つの入出
力レジ、スタの１つの段と、１つの設定レジスタの１つ
の段とが対応して設け、これらの端子は、設定レジスタ
の当該の段が２つの可能な接続状態のうちのいずれにな
っているかに依存してその都度に選択的に信号入力側と
してまたは信号出力側として接続され、これらの端子は
更に。

同様に端子の各一部にそれぞれ１つの入出力レジスタが
対応する加入者線インターフェース回路ユニットが接続
されている第１の動作形式と、このような入出力レジス
タの無い加入者線インターフェース回路ユニットが接続
されている第２の動作形式とで動作可能であり第１の動
作形式の場合には処理ユニットにおいて、ｎ個の加入者
線インターフェース回路ユニットのうちのそれぞれ別の
１つに設けられた端子とそれぞれ接続されているｎ個の
端子は選択的に出力側として接続されて、当該の加入者
線インターフェース回路ユニットをスタンバイにする信
号を送出するかまたは入力側として接続されて、当該の
加入者線インターフェース回路ユニットから送出される
データを受け取り、加入者線インターフェース回路ユニ
ットと接続されている残りの端子はこれに対して出力側
としてのみ接続されこれらの出力側のうちの少なくとも
１つの群は１、設定命令を加入者線インターフェース回
路ユニットに送出するために用いられ加入者線、インタ
ーフェース回路ユニットにおいてはそれぞれ１つの端子
が入力側として接続されて、処理ユニットから供給され
るスタンバイ信号を受け取るかまたは出力側として接続
されて、入力側としてのみ接続されている残りの端子に
処理ユニットから供給される設定命令に相応して、加入
者線インターフェース回路ユニットにおいて行なわれた
加入者線状態表示結果に相応する信号を送出しその際に
第２の動作形式の場合、には処理ユニットにおいて、す
べての端子はｎ個の群にて出力側として接続されこれら
の出力側は。

ｎ個の接続されている加入者線イーンターフエース回路
ユニットのた吟の設定命令を送出、し、接続されている
加入者線インターフェース回路ユニットにおいては、相
応する数の、これらの出力側と接続されている端子およ
び他の１つの端子が、この動作形式においては処理ユニ
ットから供給されるのではないスタンバイ信号を受け取
るための入力側としてのみ接続され、別の１つの端子は
１．前記加入者線状態表示の結果に相応し処理ユニット
に供給されるのではない信号を送出するための出力側と
してのみ接続されることによシ解決される。

実施例 第１図は、アナログ加入者線ＴＬを時分割多重通信方式
の交換局に接続するのに必要な主要部分を示す。

図中、集積回路ユニットとして構成さ些第１に加入者線
ＴＬの給電、呼出電流の給電、計数パルスの給電、線路
状態の表示および伝送装置、の特性の決定の役割を果す
加入者線インターフェース回路ユニット５ＬＩＣが示さ
れている。この加入者線インク、−フェース回路ユニッ
ト５ＬＩＣは処理ユニットＡＬＡＰと共働し、処理ユニ
ットにおいては、加入者線を介して伝送されるアナログ
、信号と関連した符号化および復号化機能およびフィル
タ機能が実現されている。処理ユニット　ＡＬＡＰは実
際には有利には２本の加入者線ＴＬを用いる。処理ユニ
ットＡＬＡＰは、図示されていないマイクロプロセッサ
によシ制御される。

本発明は、処理ユニット　ＡＬＡＰと複数の加入者線イ
ンターフェース回路二二ツ）　５ＬＩＣ有利にはそれら
のうちの２つのフレームとの間のインターフェースに関
する。

説明された部分の外に第１図は更にユニットｏｖｐを有
し過電圧保護ユニットＯＶＰは加入者線インターフェー
ス回路ユニット５ＬＩＣを過電圧から保護する。この過
電圧保護は例えば、加入者線ＴＬへの落雷に対して必要
となる。

別の１つの検査ユニットＴＡは、処理ユニット　ＡＬＡ
Ｐから制御することのできる加入者線ＴＬおよび加入者
線インターフェース回路、ユニット５ＬＩＣの検査を行
なうのに用いられる。

第２図においては処理ユニット　ＡＬＡＰが、それに関
与する。インターフェースの中の部分について詳細に示
さ、れている、処理二二ツ）　ＡＬＡＰは複数の端子、
この図の場合には１０個の端子ＬＯないしＬ９を有し１
．それらにそれぞれ１つの入出力レジスタＣＩＬの段が
設けられている。

この入出力レジスタＣＩＬの中に入力またはそれから出
力すべき情報がその都度、書込みまたは読出し命令が発
生するまで緩衝記憶されている。端子ＬＤな、いしＬ９
のそれぞれに１つの設定レジスタＬＣＲの段が対応して
設けられている。

端子ＬＯないしＬ９はそれぞれ選択的に信号入力側また
は信号出力側として機能するように接続することがで登
る。いずれの側として機能するかは、２つの可能な接続
状態のうちのいずれに、対応する設定レジスタ段ＬＣＲ
が構成されているかに依存する。

前述のように処理ユニット　ＡＬＡＰの端子は第１の動
作形式および第２の動作形式で動作することができる。

第３図は、第１の動作形式の場合の構成を示す。この場
合に処理ユニット　ＡＬＡＰに加入者線インターフェー
ス回路ユニット、　ＩＲ−８ＬＩＣＱおよびＩＲ−８Ｌ
ＩＣ１が接続されこれらの加入者線インターフェース回
路ユニットＩＲ−５ＬＩＣＯおよびＩＲ−５ＬＩＣ１に
おいても同様に端子の各一部にそれぞれ１つの（図示さ
れていない）入出力段が対応して設けられている。

同様に前述のよりに加入者線インターフェースユニット
において計数パルス電流および呼出し電流は内部で発生
される。

処理ユニット　ＡＬＡＰにおいては第１の動作形式の場
合に加入者線インターフエ７ス回路二二ツトの数だけの
端子が設けられ、これらの端子は選択的に出力側として
または入力側として接続される。この場合には２つの端
子５．が設けられそれらのうちの端子ＬＯは第１の加入
者線インターフェース回路ユニットＩＲ／　５ＬＩＣＯ
の１つの１の端子ＳＥ／Ｄ−１と接続されている。加入
者＋Ｉインターフェース回路ユニットの端子ＳＥ／Ｄ−
０およびＳＥ／Ｄ−１は同様に選択的に、それらと接続
されている処理ユニットの端子における状態とは逆に入
力側としてまたは出力側として接続されている。

端子ＬＯおよびＬｌが出力側として接続されている場合
には処理ユニットはこれらの端子を介して当該の加入者
線インターフェース回路ユニットに信号を送出し、この
信号は、この場合には入力側として接続されている当該
の端子ＳＥ／Ｄ−ＱまたはＳＥ／Ｄ−１に供給され、加
入者線インターフェース回路ユニットラスタンバイにす
る。

処理ユニットの端子ＬＤまたはＬｌが入力側として接続
されている場合に端子ＬＯまたはＬｌは当該の加入者線
インターフェース回路ユニットから、この場合に出力側
として接続されているその端、子８Ｅ／Ｄ−ＱまたはＳ
Ｅ／Ｄ−ｉを介して送出されるデータすなわち、加入者
線インターフェース回路ユニットの中で行なわれた加入
者線状態表示の結果を示すデータを受け取る。

処理ユニット　ＡＬＡＰの端子Ｌ２ないしＬ５は出力側
としてのみ接続され、それぞれ、加入者線インターフェ
ース回路ユニット　ＩＲ，／　５ＬＩＣＯ加入者インタ
ーフェース回路ユニットＩＲ／ＳＬＩＣＯの端子ＤＯな
いしＤ乙のうちのいずれか１つとの双方に接続されてい
る。加入者線インターフェース回路ユニットＩＲ／　５
ＬＩＣＱおヨヒＩＲ／　５ＬＪＣ１の端子ＤＯないしＤ
３はその際に入力側として接続されている。

端子Ｌ１ないしＬ５または端子ＤＯないしＤ６は、加入
者線インターフェース回路ユニットの種々の動作状態お
よび給電状態を設定するための設定、命令の送出または
受取シに用いられるかまたはいずれの加入者線状態の表
示結果を呼出すべきかを決めるための設定信号の送出ま
たは受け取シに用いその際１に、前述のように、後者の
場合には加入者線インターフェースユニットの端子ＳＥ
／Ｄ−ＱおよびＳＥ／Ｄ−１は入力側として接続されて
いる。

処理ユニット　ＡＬＡＰの他の２つの端子Ｌ６およびＬ
ｌは出力側として接続することができ、コレらの出力側
は加入者線インターフェースユニットの端子と接続−さ
れず、図示されていない＼　別個の検査ユニットにより
行なわれる。加入者線および加入者線インターフェース
の検査に関与する信号を送出するのに用いられる。

処理ユニットの端子が動作する第２の動作形式は第４図
に示されている。この場合に加入者線インターフェース
回路ユニット　ＥＲ／　５ＬＩＣ０およびＥＲ／　５Ｌ
ＩＣ１の端子に対して入出力レジスタは設けられていな
い。図示されているようにこレラの加入者線インターフ
ェース回路ユニットにおいては呼出電流は外１部で発生
され呼出電流リレーを介して供給される。この動作形式
ニオイテハ、加入者線インターフェース回路ユニットの
端子と接続されている、処理ユニットＡＬＡＰのすべで
の端子、この場合にはＬＯないしＬｌは出力側として接
続されている。これらの端子の第１の群すなわち端子Ｌ
［ｌないしＬ３はそれぞれ、加入者線インターフェース
回路ユニットＥＲ／ＳＬＩＣＯｃＤ端子ＤＯ−０ないし
Ｄ６−〇の対応する１つに接続され処理ユニットの端子
の第２の群すなわちＬ４ないしＬｌはそれぞれ、加入者
線インターフェース回路ユニットＥＲ／　５ＬＩＣ１の
端子Ｌ４ないしＬｌのうちの対応する１つと接続されて
いる。加入者線インターフェース回路ユニット　ＥＲ／
　５ＬＩＣＯ（Ｄ端子ＤＯ−０ないしＤ３−０および加
入者線インターフェース回路ユニス）　ＥＲ，／　５Ｌ
ＩＣ１のｉ子ＤＯ−１ないしＤ６〜１は入力側としての
み接続されている。

加入者線インターフェース回路ユニット　ＥＲ／ＳＬＩ
ＣＯおよびｌｌｉ：Ｒ／　５ＬＩＣ１の、入力側として
接続されている端子ＳＥＬ、は、この場合、には処理ユ
ニット　ＡＬＡＰから供給されるのではない、これ醒 らの加入者インターフェース回路ユニット　ＥＲ／　５
ＬＩＣＯおよびＥＲ／　５ＬＩＣ１のスタンバイ状態を
形成するための信号を受取るのに用いられΣ。

この場合にも処理ユモットの端子ＬＯないしＬ７は、加
入者線インターフェース回路ユニットにおける動作状態
および給電状態を設定するための設定情報信号の送出に
用いられるかまたは、加入者線インターフェース回路ユ
ニットの。

出力側として接続されている端子ＤＥＴ　−ＱおよびＤ
ＥＴ　−２から送出されるがこの場合には、第１の動作
形式・の場合と異なシ処理ユニットには供給されな５い
個々の加入者線状態表示結果を呼出、すための設定情報
信号を送出するのに用いられる。

端子Ｌ８およびＬ９は他の目的のために使用される。

【図面の簡単な説明】

第１図は、本発明が共通の加入者線インターフェース回
路ユニットと処理ユニットへ、ツレらの共通のインター
フェースが示されてイル接続構成を示すブロック回路図
である。第２図は、本発明のインターフェースにおける
関与部分と一緒に示したＪ処理ユニットのプロ・ツク回
路図である。、第６図は、処理−ユニットとＩＲ，−５
ＬＩＣとの接続関係を示すブロック回路図、である。第
４図は、処理ユニットどＥＲ−５ＬＩＣとの接続関係を
示す回路図である。 ＴＬ・・・加入者線、　　５ＬＩＣ・・・加入者線イン
ターフ、エース回路ユニット、ＡＬＡＰ、・・・処理ユ
ニット。 Ｓ・・・インターフェース、ＬＯないＬＬ９・・・端子
、路ユニット、ＬＯないしＬ７．ＳＥ／Ｄ−０，１゜Ｄ
ＯないしＤ３．ＤＱ−［１ないしＤ３−０゜ＤＥＴ　−
０、１・・・端子

Claims (1)

1. 【特許請求の範囲】 ディジタル時分割多重通信網のアナログ加 入者線の接続のための少なくとも２つの加入者線インタ
   ーフェース回路ユニットと、加入者線を介して伝送され
   る電話情報の符号化または復号化およびフィルタリング
   を固有のプロセッサにより制御して行なう処理ユニット
   との間のディジタルインターフェースであって、 前記処理ユニットは、前記加入者線インタ ーフェース回路ユニットの種々の動作状態を設定するた
   めの設定命令および、前記加入者線インターフェース回
   路ユニットから呼出すべき加入者線状態表示の形式を決
   めるための設定命令を送出する、 少なくとも２つの加入者線インターフェー ス回路ユニットと１つの処理ユニットとの間のディジタ
   ルインターフェースにおいて、 前記インターフェースを並列インターフェ ースとして実現し、このために前記処理ユニット（ＡＬ
   ＡＰ）の構成部分として複数の端子（Ｌ０ないしＬ９）
   を設け前記端子（Ｌ０ないしＬ９）にそれぞれ１つの入
   出力レジスタ（ＣＩＬ）の１つの段および１つの設定レ
   ジスタ（ＬＣＲ）の１つの段を対応して設け、前記入出
   力レジスタ（ＣＩＬ）には、入力または出力すべき情報
   がその都度に、書込み命令または読出し命令が発生する
   まで緩衝記憶され、前記端子（Ｌ０ないしＬ９）は、前
   記設定レジスタ（ＬＣＲ）が２つの可能な接続状態のう
   ちのいずれにあるかに依存してその都度に信号入力側ま
   たは信号出力側として接続することができ、前記端子（
   Ｌ０ないし Ｌ９）は、同様に端子（Ｄ１−０ないしＤ３−０、Ｄ１
   −１ないしＤ３−１）の各一部にそれぞれ１つの入出力
   レジスタの１つの段が対応する前記加入者線インターフ
   ェース （ＩＲ／ＳＬＩＣ０、ＩＲ／ＳＬＩＣ１）が接続されて
   いる第１の動作形式および、このような入出力レジスタ
   の無い前記加入者線インターフェース回路ユニット（Ｉ
   Ｒ／ＳＬＩＣ０、ＩＲ／ＳＬＩＣ１）が接続されている
   第２の動作形式で動作可能であり、 前記第１の動作形式の場合には前記処理ユ ニット（ＡＬＡＰ）において、ｎ個の加入者線インター
   フェース回路ユニット（ＩＲ／ＳＬＩＣ０、ＩＲ／ＳＬ
   ＩＣ１）のうちのそれぞれ異なる１つに設けられた端子
   （ＳＥ／Ｄ−０、ＳＥ／Ｄ−１）とそれぞれ接続されて
   いるｎ個の端子（Ｌ０、Ｌ１）は選択的に出力側として
   接続されて、当該の加入者線インターフェース回路ユニ
   ット（ＩＲ／ＳＬＩＣ０、ＩＲ／ＳＬＩＣ１）をスタン
   バイにする信号を送出するかまたは入力側として接続さ
   れて、当該の加入者線インターフェース回路ユニットか
   ら送出されるデータを受け取り、 前記加入者線インターフェース回路ユニッ トと接続されている残りの端子（Ｌ２ないしＬ７）はこ
   れに対して出力側としてのみ接続され前記端子（Ｌ２な
   いしＬ７）のうちの少なくとも１つの群（Ｌ２ないしＬ
   ５）は、設定命令を前記加入者線インターフェース回路
   ユニットに供給するために用い、 前記、加入者線インターフェース回路ユニットにおいて
   それぞれ１つの端子（ＳＥ／Ｄ−０、ＳＥ／Ｄ−１）は
   入力側として接続されて前記処理ユニット（ＡＬＡＰ）
   から供給されるスタンバイ信号を受け取るかまたは出力
   側として接続されて、入力側としてのみ接続されている
   残りの端子（Ｄ０ないしＤ３）に前記処理ユニット（Ａ
   ＬＡＰ）から供給される設定命令に相応して、前記加入
   者線インターフェース回路ユニットにおいて行なわれる
   加入者線状態表示結果に相応する信号を送出し、 第２の動作形式の場合には前記処理ユニッ ト（ＡＬＡＰ）においてすべての端子（Ｌ０ないしＬ７
   ）はｎ個の前記群にて出力側として接続され、ｎ個の接
   続されている前記加入者線インターフェース回路ユニッ
   ト（ＥＲ／ ＳＬＩＣ０、ＥＲ／ＳＬＩＣ１）のための設定命令を送
   出し接続されている前記加入者線インターフェース回路
   ユニットにおいては、これらの出力側と接続されている
   相応する数の端子（Ｄ０−０ないしＤ３−０、Ｄ０−１
   ないしＤ３−１）および別の１つの端子（ＳＥＬ）が、
   この動作形式においては前記処理ユニット（ＡＬＡＰ）
   から供給されるのではないスタンバイ信号を受け取るた
   めの入力側としてのみ接続され、１つの端子（ＤＥＴ０
   、ＤＥＴ１）は、前記加入者線状態表示結果に相応する
   、前記処理フレーム（ＡＬＡＰ）に供給するのではない
   信号を送出するための出力側として接続されていること
   を特徴とする。 少なくとも２つの加入者線インターフェース回路ユニッ
   トと１つの処理ユニットとの間のディジタルインターフ
   ェース。