JPS63288506A - Clipping circuit for multi-stage amplifier circuit - Google Patents

Clipping circuit for multi-stage amplifier circuit

Info

Publication number
JPS63288506A
JPS63288506A JP62122403A JP12240387A JPS63288506A JP S63288506 A JPS63288506 A JP S63288506A JP 62122403 A JP62122403 A JP 62122403A JP 12240387 A JP12240387 A JP 12240387A JP S63288506 A JPS63288506 A JP S63288506A
Authority
JP
Japan
Prior art keywords
current
circuit
amplifier circuit
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62122403A
Other languages
Japanese (ja)
Inventor
Hideyuki Naka
秀之 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62122403A priority Critical patent/JPS63288506A/en
Publication of JPS63288506A publication Critical patent/JPS63288506A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

PURPOSE:To attain clipping effectively by a slight current consumption by forming a negative feedback loop of a differential amplifier circuit in response to the detected current in detecting it that an output current of an emitter follower amplifier circuit to be a current corresponding to a clipping level. CONSTITUTION:When an output voltage Vout goes positively and exceeds a clipping level comprising a constant voltage source V4 and a transistor(TR) Q11, since an output current of a diode D1 is fed to a current mirror circuit via the TR Q11 the moment the TR Q11 is turned on via the TR Q11, the current equal thereto is drawn from the output current of a TR Q4. Thus, the collector current of the TR Q4 is increased and the collector current of a TR Q3 constituting the current mirror is also increased. A TR Q10 is turned off and a base current of a TR Q5 is increased, then the collector current of the TR Q5 is decreased and the output voltage Vout is decreasing. That is, even when a slight collector current of the TR Q11 flows, since the collector current of the TR Q11 starts flowing, since negative feedback is applied and the output voltage Vout is clipped without almost using the collector current of the TR Q11.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は多段増幅回路の出力信号の振幅を制限する多
段増幅回路のクリップ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a clip circuit for a multistage amplifier circuit that limits the amplitude of an output signal of the multistage amplifier circuit.

(従来の技術) 一般に、音響機器等の増幅回路にあっては、後段回路の
入力許容値以上の振幅電圧が出力されないように、出力
信号の振幅を制限するクリップ回路が設けられている。
(Prior Art) Generally, an amplifier circuit for an audio device or the like is provided with a clip circuit that limits the amplitude of an output signal so that an amplitude voltage exceeding an input tolerance value of a subsequent stage circuit is not output.

このクリップ回路としては、例えば1段増幅5EPP 
(シングル・エンド・プッシュプル)回路等の1段増幅
回路の場合、トランジスタのベース・エミッタ間電圧等
を用いて電圧クリップをかける手法がよく用いられる。
As this clip circuit, for example, one-stage amplification 5EPP
In the case of a one-stage amplifier circuit such as a single-ended push-pull (single-end push-pull) circuit, a method of applying a voltage clip using a voltage between the base and emitter of a transistor is often used.

ところで、1段増幅回路のオーブンループゲインが不足
する場合には多段増幅の回路構成がとられるが、この多
9段増幅回路には通常第3図に示すように1段増幅回路
と同様な手法によるクリップ回路が設けられる。第3図
において、Aは差動増幅回路、Bはエミッタフォロワ増
幅回路、Cは出力回路、Dはクリップ回路である。
By the way, if the oven loop gain of the one-stage amplifier circuit is insufficient, a multi-stage amplification circuit configuration is adopted, but this multi-stage nine-stage amplifier circuit usually uses the same method as the one-stage amplifier circuit, as shown in Figure 3. A clip circuit is provided. In FIG. 3, A is a differential amplifier circuit, B is an emitter follower amplifier circuit, C is an output circuit, and D is a clip circuit.

差動増幅回路Aは差動対トランジスタQl。The differential amplifier circuit A includes a differential pair transistor Ql.

Q2、バイアス用電流源■1、トランジスタQ3゜Q4
.抵抗R1,R2よりなるカレントミラー回路(アクテ
ィブロード負荷)で構成され、トランジスタQ1.Q2
の各ベースに供給される入力電圧Vlnと出力電圧v 
outとの差分を電流増幅するものである。
Q2, bias current source ■1, transistor Q3゜Q4
.. It consists of a current mirror circuit (active load) consisting of resistors R1 and R2, and transistors Q1. Q2
The input voltage Vln and output voltage v supplied to each base of
This is to amplify the difference between the output and the output.

エミッタフォロワ増幅回路BはトランジスタQ5、ダイ
オードDI、D2、バイアス用電流源I2で構成され、
差動増幅回路Aの出力電流(トランジスタQ1のコレク
タ電流)に応じてトランジスタQ5のエミッタ電流を増
減するものである。
The emitter follower amplifier circuit B is composed of a transistor Q5, diodes DI and D2, and a bias current source I2,
The emitter current of the transistor Q5 is increased or decreased according to the output current of the differential amplifier circuit A (collector current of the transistor Q1).

出力回路CはトランジスタQ8.07よりなる5EPP
回路で構成され、エミッタフォロワ増幅回路Bのエミッ
タ電位及びダイオードDi、D2によるレベルシフト電
位に応じてトランジスタQB、Q7を制御することによ
り、エミッタフォロワ増幅回路Cの出力電流を電力増幅
して出力電圧v outを得るものである。
Output circuit C is 5EPP consisting of transistor Q8.07
By controlling the transistors QB and Q7 according to the emitter potential of the emitter follower amplifier circuit B and the level shift potential by the diodes Di and D2, the output current of the emitter follower amplifier circuit C is power amplified and the output voltage is This is to obtain v out.

クリップ回路りはトランジスタQ8.Q9、定電圧源V
L、V2で構成され、出力回路CのトランジスタQ6.
Q7と同様にトランジスタQ8゜Q9をプッシュプル接
続し、各トランジスタQB。
The clip circuit is the transistor Q8. Q9, constant voltage source V
L, V2, and the transistor Q6 of the output circuit C.
Similarly to Q7, transistors Q8 and Q9 are push-pull connected, and each transistor QB.

Q9にそれぞれ所定の制御電圧VL、V2をかけておき
、ダイオードD1によるレベルシフト電位に応じてトラ
ンジスタQ8またはQ9をオン状態ニ設定する。つまり
、エミッタフォロワ増幅回路Bのエミッタ電流が増大し
、上記レベルシフト電位が制御電圧V1を越えると、ト
ランジスタQ9がオンとなって上記エミッタ電流を引込
み、出力電圧Voutがこれ以上上昇しないようにクリ
ップをかける。逆に上記レベルシフト電位が制御電圧V
2以下になると、トランジスタQ8がオンとなって上記
エミッタフォロワ増幅回路BのトランジスタQ5のベー
ス電流を引込み、出力電圧V outがこれ以上下降し
ないようにクリップをかけるようになっている。
Predetermined control voltages VL and V2 are applied to Q9, respectively, and transistor Q8 or Q9 is set to an on state according to the level shift potential by diode D1. In other words, when the emitter current of the emitter follower amplifier circuit B increases and the level shift potential exceeds the control voltage V1, the transistor Q9 turns on and draws in the emitter current, clipping the output voltage Vout so that it does not rise any further. multiply. Conversely, the level shift potential is the control voltage V
When the voltage drops below 2, the transistor Q8 turns on and draws the base current of the transistor Q5 of the emitter follower amplifier circuit B, thereby applying a clip to prevent the output voltage V out from falling any further.

すなわち、上記クリップ回路りは、トランジスタQ8.
Q9のベース・エミッタ間電圧をそれぞれVBE(Q8
)、  VBE(Q9)とすると、出力電圧V out
V 1  + V 13E(Q8)< Vout  <
 V 2 + VBE(Q9)・・・(1) 範囲にあるとき、トランジスタQ8.Q9がオフ状態に
あるため、増幅回路に全く影響を与えない。
That is, the above clip circuit is connected to the transistor Q8.
The voltage between the base and emitter of Q9 is VBE (Q8
), VBE(Q9), the output voltage V out
V 1 + V 13E (Q8) < Vout <
V 2 + VBE(Q9)...(1) When in the range, transistor Q8. Since Q9 is in the off state, it does not affect the amplifier circuit at all.

このとき、増幅回路はクリップ回路りがない通常の回路
と等価である。出力電圧V outが(1)式で表わさ
れる範囲を越えようとすると、クリップ回路りは出力電
圧V outを制限するようになる。つまり、(−)側
に越えようする場合、出力電圧Vout−は、 V out−= V l + V BE(Q8)   
    −(2)であるから、トランジスタQ8がオン
となった電圧で固定され、それ以下には下がらない。(
+)側に越えようとする場合でも、出力電圧V out
+は、V out+ −V 2 + V BE(Q9)
       −(3)であるから、トランジスタQ9
がオンとなった電圧で固定され、その以上には上がらな
い。したがって、出力電圧の振幅はV out−とV 
out+の間に制限される。
At this time, the amplifier circuit is equivalent to a normal circuit without a clip circuit. When the output voltage V out attempts to exceed the range expressed by equation (1), the clip circuit begins to limit the output voltage V out. In other words, when trying to exceed the (-) side, the output voltage Vout- is as follows: V out- = V l + V BE (Q8)
-(2), the voltage is fixed at the voltage at which the transistor Q8 is turned on, and does not fall below that voltage. (
+) side, the output voltage V out
+ is V out+ −V 2 + V BE (Q9)
−(3), so transistor Q9
It is fixed at the voltage at which the switch is turned on and will not rise above that voltage. Therefore, the amplitude of the output voltage is V out− and V
limited during out+.

しかしながら、上記のような従来の多段増幅回路のクリ
ップ回路では、特に(+)側に振れた出力信号の振幅を
制限する場合、同図中矢印iで示すように、VCC?E
源、トランジスタQ5、ダイオードD1、トランジスタ
Q9、アースの順に電流を流すことになるが、この経路
に電流を制限する要素がないため、過大な電流を消費し
てしまう。
However, in the clipping circuit of the conventional multi-stage amplifier circuit as described above, especially when limiting the amplitude of the output signal that swings to the (+) side, as shown by the arrow i in the figure, VCC? E
Current flows through the source, transistor Q5, diode D1, transistor Q9, and ground in this order, but since there is no element to limit the current in this path, an excessive amount of current is consumed.

このため、クリップ動作時には消費電力が多大なものと
なっていた。
Therefore, a large amount of power is consumed during the clipping operation.

(発明が解決しようとする問題点) 以上述べたように、従来の多段増幅回路のクリップ回路
では、クリップ動作時に必要以上に多大な電流が流れて
しまい、消費電力が大きかった。
(Problems to be Solved by the Invention) As described above, in the clip circuit of the conventional multi-stage amplifier circuit, an unnecessarily large current flows during the clip operation, resulting in large power consumption.

この発明は上記のような問題を解決するためになされた
もので、わずかな消費電流で多段増幅回路の出力信号の
振幅を最適にクリップすることのできる多段増幅回路の
クリップ回路を提供することを目的とする。
The present invention was made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a clipping circuit for a multistage amplifier circuit that can optimally clip the amplitude of the output signal of the multistage amplifier circuit with a small amount of current consumption. purpose.

[発明の構成〕 (問題点を解決するための手段) 上記目的を達成するために、この発明に係る多段増幅回
路のクリップ回路は、入力信号及び出力信号に応じて第
1及び第2の出力電流を互いに逆方向に差動増幅する差
動増幅回路と、この差動増幅回路の第1の出力電流を電
流増幅するエミッタフォロワ増幅回路と、このエミッタ
フォロワ増幅回路の出力電流に基づいて前記出力信号を
得る出力回路とを有する多段増幅回路に用いられ、前記
出力信号が第1、第2のレベル以上になるとき該出力信
号をクリップするものにおいて、前記エミッタフォロワ
増幅回路の出力電流が前記第1、第2のレベルに対応す
る電流量になったことを検出する電流検出手段と、この
電流検出手段の検出電流値に応じて前記差動増幅回路の
第2の出力電流を制限するよう負帰還ループを形成して
なる電流制限手段とを具備して構成される。
[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above object, the clip circuit of the multi-stage amplifier circuit according to the present invention provides a first and a second output according to an input signal and an output signal. a differential amplifier circuit that differentially amplifies current in opposite directions; an emitter follower amplifier circuit that amplifies a first output current of the differential amplifier circuit; and an emitter follower amplifier circuit that amplifies the first output current of the differential amplifier circuit; The output current of the emitter follower amplifier circuit is used in a multistage amplifier circuit having an output circuit for obtaining a signal, and clips the output signal when the output signal exceeds a first or second level. 1. Current detecting means for detecting that the amount of current has reached a second level, and a negative current detecting means for limiting the second output current of the differential amplifier circuit according to the detected current value of the current detecting means. and current limiting means forming a feedback loop.

(作用) 上記構成による多段増幅回路のクリップ回路は、エミッ
タフォロワ増幅回路の出力電流がクリップすべき出力信
号の第1、第2のレベルに対応する第1、第2の電流量
に達したとき、これを積出して差動増幅回路の第2の出
力電流を制限するよう負帰還ループが働くので、第1の
出力tlsffiが制限される一二の場合、出力信号の
振幅が第1あるいは第2のレベルに達したとき、直ちに
負帰還ループが働くので、必要以上に電流を消費するこ
とはない。
(Function) The clipping circuit of the multistage amplifier circuit with the above configuration operates when the output current of the emitter follower amplifier circuit reaches the first and second current amounts corresponding to the first and second levels of the output signal to be clipped. , a negative feedback loop works to limit the second output current of the differential amplifier circuit by multiplying this, so in the case where the first output tlsffi is limited, the amplitude of the output signal is different from the first or second output current. When this level is reached, the negative feedback loop is activated immediately, so no more current is consumed than necessary.

(実施例) 以下、第1図を参照してこの発明の一実施例を説明する
(Embodiment) An embodiment of the present invention will be described below with reference to FIG.

第1図は第3図に示した多段増幅回路にこの発明を適用
した場合の構成を示すものである。第1図において、第
3図と同一部分には同一符号を付して示し、ここでは異
なる部分について述べる。
FIG. 1 shows a configuration in which the present invention is applied to the multistage amplifier circuit shown in FIG. In FIG. 1, the same parts as in FIG. 3 are designated by the same reference numerals, and different parts will be described here.

すなわち、ここで用いるクリップ回路Eは、前記差動増
幅回路AのトランジスタQlのコレクタにNPNトラン
ジスタQIOのコレクタを接続し、このトランジスタQ
IOのエミッタをダイオードDl、D2の接続点に接続
すると共に、PNP トランジスタQllのエミッタに
接続する。そして、このトランジスタQllのコレクタ
をトランジスタQ12. Q13によるカレントミラー
回路の入力端(トランジスタQ12のコレクタ)に接続
し、このカレントミラー回路の出力端(トランジスタQ
13のコレクタ)を前記差動増幅回路Aのトランジスタ
Q2のコレクタに接続する。さらに、各トランジスタQ
IO,Qllの各ベースをそれぞれ定電圧源V3.V4
の(+)端子に接続する。
That is, the clip circuit E used here connects the collector of an NPN transistor QIO to the collector of the transistor Ql of the differential amplifier circuit A, and
The emitter of IO is connected to the connection point of diodes Dl and D2, and also to the emitter of PNP transistor Qll. The collector of this transistor Qll is connected to the transistor Q12. Q13 is connected to the input terminal of the current mirror circuit (collector of transistor Q12), and the output terminal of this current mirror circuit (transistor Q
13) is connected to the collector of the transistor Q2 of the differential amplifier circuit A. Furthermore, each transistor Q
Each base of IO and Qll is connected to a constant voltage source V3. V4
Connect to the (+) terminal of the

この構成によるクリップ回路は、第3図の回路と同様に
、クリップレベルが V out−−V 3 + V 13E(QIO)  
     ・” (4)V out+= V 4 + 
V BE(Qll)       −(5)示される値
に設定されており、 V3 + VBE(QIO) < Vout < V4
 + VBE(Qll)・・・(6) の範囲内にある場合にはトランジスタQIO,Qllが
共にオフとなって出力電圧V outに影響しない。
The clipping circuit with this configuration has a clipping level of V out--V 3 + V 13E (QIO), similar to the circuit shown in FIG.
・” (4) V out+= V 4 +
VBE(Qll) - (5) is set to the value shown, and V3 + VBE(QIO) < Vout < V4
+VBE(Qll)...(6) If it is within the range, both transistors QIO and Qll are turned off and do not affect the output voltage V out.

今、(+)側に出力電圧V outが振れ、定電圧源v
4及びトランジスタQllによるクリップレベルを越え
るとき、トランジスタQllがオンした瞬間にダイオー
ドDIの出力電流がトランジスタQllを介してカレン
トミラー回路に入力されるため、これと同等の電流がト
ランジスタQ4の出力電流から引出される。このため、
トランジスタQ4のコレクタ電流が増大し、これとカレ
ントミラーを構成するトランジスタQ3のコレクタ電流
も増大する。このとき、トランジスタQIOがオフであ
り、トランジスタQ5のベース電流が増大するため、ト
ランジスタQ5のコレクタ電流は減少するようになり、
この結果出力電圧v outは減少する方向に作用する
Now, the output voltage V out swings to the (+) side, and the constant voltage source V
When the clip level due to transistor Q4 and transistor Qll is exceeded, the output current of diode DI is input to the current mirror circuit via transistor Qll at the moment transistor Qll is turned on, so that a current equivalent to this is input from the output current of transistor Q4. be drawn out. For this reason,
The collector current of transistor Q4 increases, and the collector current of transistor Q3 forming a current mirror with transistor Q4 also increases. At this time, the transistor QIO is off and the base current of the transistor Q5 increases, so the collector current of the transistor Q5 decreases.
As a result, the output voltage v out acts in a decreasing direction.

すなわち、出力電圧v outが(+)側のクリップレ
ベルを越えた時点でトランジスタQllがオン状態にな
ると、これ以上出力電圧Voutが上昇しないように負
帰還がかかる。この場合、トランジスタQllのコレク
タ電流がわずかでも流れ出せば負帰還がかかりはじめる
ので、トランジスタQllのコレクタ電流をほとんど消
費せずに出力電圧V outをクリップさせることがで
きる。
That is, when the transistor Qll is turned on at the time when the output voltage v out exceeds the (+) side clip level, negative feedback is applied to prevent the output voltage V out from rising any further. In this case, if even a small amount of the collector current of the transistor Qll begins to flow, negative feedback begins to occur, so that the output voltage V out can be clipped without consuming much of the collector current of the transistor Qll.

同様に、出力電圧v outが(−)側のクリップレベ
ルを越えた時点でトランジスタQIOがオン状態になる
と、これ以上出力電圧V outが下降しないように負
帰還がかかる。この場合、トランジスタQIOのコレク
タ電流がわずかでも流れ出せば負帰還がかかりはじめる
ので、トランジスタQIOのコレクタ電流をほとんど消
費せずに出力電圧V outをクリップさせることがで
きる。
Similarly, when the transistor QIO is turned on at the time when the output voltage V out exceeds the (-) side clip level, negative feedback is applied to prevent the output voltage V out from falling any further. In this case, if even a small amount of the collector current of the transistor QIO begins to flow, negative feedback begins to occur, so that the output voltage V out can be clipped without consuming much of the collector current of the transistor QIO.

したがって、上記構成によるクリップ回路を用いれば、
わずかな消費電流で効果的に出力電圧の振幅をクリップ
させることができる。
Therefore, if the clip circuit with the above configuration is used,
The amplitude of the output voltage can be effectively clipped with a small amount of current consumption.

第2図は他の実施例を示すもので、第1図と同一部分に
は同一符号を付して示している。ここで用いる増幅回路
は、電源電圧が正負電圧子V CC。
FIG. 2 shows another embodiment, in which the same parts as in FIG. 1 are denoted by the same reference numerals. The amplifier circuit used here has a power supply voltage of positive and negative voltage terminals VCC.

−VEEであり、出力電圧V outがアース電位(O
[Vl )を中心に振れるようになされている。
-VEE, and the output voltage V out is at ground potential (O
It is designed so that it can swing around [Vl].

抵抗R3はトランジスタQ1のベース電位を設定、する
ためのものである。
The resistor R3 is used to set the base potential of the transistor Q1.

このような増幅回路に対し、クリップ回路E′は出力電
圧v outの(−)側振幅を制限するトランジスタQ
10のコレクタ電流をそのまま帰還せずに、トランジス
タQ 14.  Q 15よりなるカレントミラー回路
によって電流を反転した後、(+)側の振幅制限を行な
うカレントミラー回路の出力点(トランジスタQ13の
コレクタ)と同じ点に帰還をかけている。クリップレベ
ルを決定する電圧値は出力電圧v outの振幅中心値
(0[Vl )に対して対称となるように、定電圧源V
5.VGによりアース(0[Vl ) 71位について
設定されている。
For such an amplifier circuit, the clip circuit E' is a transistor Q that limits the (-) side amplitude of the output voltage v out.
Transistor Q 14. without returning the collector current of transistor Q 14. After the current is reversed by a current mirror circuit consisting of Q15, feedback is applied to the same point as the output point (collector of transistor Q13) of the current mirror circuit that limits the amplitude on the (+) side. A constant voltage source V
5. It is set for earth (0 [Vl) 71st place by VG.

すなわち、この構成によるクリップ回路ではクリップレ
ベルが Vout−−−(V 5 、+ VBE(QIO)  
)    =17)V out+ −V B + V 
BE(Qll)      −(8)示される値に設定
されており、その動作は第1図の回路と全(同様である
That is, in the clip circuit with this configuration, the clip level is Vout---(V 5 , +VBE(QIO)
) = 17) V out+ −V B + V
BE(Qll)-(8) is set to the value shown, and its operation is completely (same) as the circuit in FIG.

この実施例のように、本願の発明の電流帰還手段につい
ては特に制限のあるものではなく、出力信号をクリップ
させるときに発生する電流を、その電流の減少する方向
に帰還させればよ(、わずかな消費電流で効果的にクリ
ップをかけることができる。
As in this embodiment, there are no particular limitations on the current feedback means of the invention of the present application, as long as the current generated when clipping the output signal is fed back in the direction in which the current decreases. Clips can be applied effectively with a small amount of current consumption.

[発明の効果] 以上のようにこの発明によれば、わずかな消費電流で多
段増幅回路の出力信号の振幅を最適にクリップすること
のできる多段増幅回路のクリップ回路を提供することが
できる。
[Effects of the Invention] As described above, according to the present invention, it is possible to provide a clipping circuit for a multistage amplifier circuit that can optimally clip the amplitude of the output signal of the multistage amplifier circuit with a small amount of current consumption.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に係る多段増幅回路のクリップ回路の
一実施例を示す回路図、第2図はこの発明に係る他の実
施例を示す回路図、第3図は従来の多段増幅回路のクリ
ップ回路の構成を示す回路図である。 A・・・差動増幅回路、B・・・エミッタフォロワ回路
、C・・・出力回路、D、E、E″・・・クリップ回路
FIG. 1 is a circuit diagram showing one embodiment of a clip circuit of a multi-stage amplifier circuit according to the present invention, FIG. 2 is a circuit diagram showing another embodiment of the present invention, and FIG. 3 is a circuit diagram of a conventional multi-stage amplifier circuit. FIG. 2 is a circuit diagram showing the configuration of a clip circuit. A... Differential amplifier circuit, B... Emitter follower circuit, C... Output circuit, D, E, E''... Clip circuit.

Claims (1)

【特許請求の範囲】[Claims] 入力信号及び出力信号に応じて第1及び第2の出力電流
を互いに逆方向に差動増幅する差動増幅回路と、この差
動増幅回路の第1の出力電流を電流増幅するエミッタフ
ォロワ増幅回路と、このエミッタフォロワ増幅回路の出
力電流に基づいて前記出力信号を得る出力回路とを有す
る多段増幅回路に用いられ、前記出力信号が第1、第2
のレベル以上になるとき該出力信号をクリップする多段
増幅回路のクリップ回路において、前記エミッタフォロ
ワ増幅回路の出力電流が前記第1、第2のレベルに対応
する電流量になったことを検出する電流検出手段と、こ
の電流検出手段の検出電流値に応じて前記差動増幅回路
の第2の出力電流を制限するよう負帰還ループを形成し
てなる電流制限手段とを具備する多段増幅回路のクリッ
プ回路。
A differential amplifier circuit that differentially amplifies first and second output currents in opposite directions according to an input signal and an output signal, and an emitter follower amplifier circuit that amplifies the first output current of the differential amplifier circuit. and an output circuit that obtains the output signal based on the output current of the emitter follower amplifier circuit, and the output signal is transmitted to the first and second
In a clipping circuit of a multi-stage amplifier circuit that clips the output signal when the output signal exceeds a level of A clip for a multi-stage amplifier circuit comprising a detection means and a current limiting means forming a negative feedback loop to limit a second output current of the differential amplifier circuit according to a current value detected by the current detection means. circuit.
JP62122403A 1987-05-21 1987-05-21 Clipping circuit for multi-stage amplifier circuit Pending JPS63288506A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62122403A JPS63288506A (en) 1987-05-21 1987-05-21 Clipping circuit for multi-stage amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62122403A JPS63288506A (en) 1987-05-21 1987-05-21 Clipping circuit for multi-stage amplifier circuit

Publications (1)

Publication Number Publication Date
JPS63288506A true JPS63288506A (en) 1988-11-25

Family

ID=14834930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62122403A Pending JPS63288506A (en) 1987-05-21 1987-05-21 Clipping circuit for multi-stage amplifier circuit

Country Status (1)

Country Link
JP (1) JPS63288506A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421519U (en) * 1987-07-27 1989-02-02

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421519U (en) * 1987-07-27 1989-02-02
JPH0522978Y2 (en) * 1987-07-27 1993-06-14

Similar Documents

Publication Publication Date Title
JPH0774551A (en) Amplifier circuit
JP3340250B2 (en) Buffer circuit
US5162751A (en) Amplifier arrangement
CN110036578B (en) Respective DC and AC current splitting in an optical receiver
US5343165A (en) Amplifier having a symmetrical output characteristic
JPS63288506A (en) Clipping circuit for multi-stage amplifier circuit
US4945314A (en) Amplifier arrangement with saturation detection
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
JPH0787314B2 (en) amplifier
US5440273A (en) Rail-to-rail gain stage of an amplifier
JP2623954B2 (en) Variable gain amplifier
JPS6019166B2 (en) push pull power amplifier
JP2001284969A (en) Power amplifier
JPH0773170B2 (en) Differential amplifier circuit
JPS6218979Y2 (en)
JP3318161B2 (en) Low voltage operation type amplifier and optical pickup using the same
JP2557552B2 (en) Peak clip circuit
JP2656297B2 (en) Wind circuit
JPH06177718A (en) Emitter coupled logic circuit
JPH03154508A (en) Amplifier circuit and bias circuit thereof
JPH052588U (en) Full wave rectifier circuit
JPH0441612Y2 (en)
JP2902277B2 (en) Emitter follower output current limiting circuit
JP3317240B2 (en) Gain control amplifier
JPH03201809A (en) Differential output circuit