JPS63288305A - Working program storage system - Google Patents
Working program storage systemInfo
- Publication number
- JPS63288305A JPS63288305A JP12335887A JP12335887A JPS63288305A JP S63288305 A JPS63288305 A JP S63288305A JP 12335887 A JP12335887 A JP 12335887A JP 12335887 A JP12335887 A JP 12335887A JP S63288305 A JPS63288305 A JP S63288305A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- working
- machining program
- executed
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 39
- 230000005856 abnormality Effects 0.000 claims abstract description 19
- 238000003754 machining Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims 2
- 230000003936 working memory Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Numerical Control (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は数値制御装置の加工プログラム記憶方式に関し
、特に2個のメモリに同一加工プログラムを記憶させて
、信転性を向上させた加工プログラム記憶方式に関する
。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a machining program storage method for a numerical control device, and in particular to a machining program that improves reliability by storing the same machining program in two memories. Concerning storage methods.
一最の半導体メモリの低価格化と大容量化によって、数
値制御装置においても大容量の加工プログラムを記憶す
るシステムが広く使用されている。Due to the lower price and larger capacity of semiconductor memory, systems that store large capacity machining programs are now widely used in numerical control devices.
但し、メモリエラーがある場合はそのまま加工を行わず
に数値制御装置の運転を停止して、メモリを交換するこ
とが行われている。However, if there is a memory error, the operation of the numerical control device is stopped without performing any processing, and the memory is replaced.
また、誤り訂正符号方式もあるが、訂正できる範囲が限
定されており、メモリの素子全体が不良になった場合に
は訂正が不可能である。There is also an error correction code system, but the range in which it can be corrected is limited, and if the entire memory element becomes defective, it cannot be corrected.
従って、メモリに異常が発生すると、従来は数値制御装
置の運転を停止して、メモリのプリント板を交換するし
かなく、その間数値制御装置はダウンしてしまうという
問題点があった。とくに、ワークが高価で複雑な場合、
加工時間が呆り、従って加工プログラムも長く、数値制
御工作機械も高価であり、ダウンタイムによる損害も高
価になる。Therefore, when an abnormality occurs in the memory, conventionally there is no choice but to stop the operation of the numerical control device and replace the printed circuit board of the memory, which poses a problem in that the numerical control device goes down during that time. Especially when the workpiece is expensive and complex,
Machining times are slow and therefore machining programs are long, numerically controlled machine tools are expensive, and losses due to downtime are expensive.
本発明の目的は上記問題点を解決し、2個のメモリに同
一加工プログラムを記憶させて、信鯨性を向上させた加
工プログラム記憶方式を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and provide a machining program storage system that improves reliability by storing the same machining program in two memories.
本発明では上記の問題点を解決するために、第1図に示
すように、
メモリに記憶された加工プログラムの異常を検出する手
段(4)を有する加工プログラム記憶方式において、
同一のプログラムを別個のメモリ (2,3)に記t0
させて、一方のメモリ (2)に異常があった場合に他
方のメモリ (3)の前記加工プログラムを読出して加
工を実行するように構成したことを特徴とする加工プロ
グラム記憶方式が、提供される。In order to solve the above problems, the present invention uses a machining program storage system having a means (4) for detecting an abnormality in a machining program stored in a memory, as shown in FIG. t0 written in the memory (2, 3) of
There is provided a machining program storage method characterized in that, when there is an abnormality in one memory (2), the machining program in the other memory (3) is read out and machining is executed. Ru.
加工中に一方の加工プログラムを読出して異常が検出さ
れた場合は、他の同一プログラムを読出すことにより、
加工を中断せずに加工を続行することができる。If an abnormality is detected when reading one of the machining programs during machining, read the other same program.
Machining can be continued without interruption.
以下本発明の一実施例を図面に基づいて説明する。 An embodiment of the present invention will be described below based on the drawings.
第1図に本発明の一実施例のブロック図を示す。FIG. 1 shows a block diagram of an embodiment of the present invention.
図において、1は全体の制御を行うプロセッサ、2と3
は加工プログラムを格納するためのメモリIとメモリ■
であり、同一容量で同一の加工プログラムが格納される
。メモリ■2とメモリ■3とは同一チップを使用して使
用領域を別にするように構成してもよいし、別の素子で
構成してもよい。In the figure, 1 is a processor that performs overall control, 2 and 3
are memory I and memory for storing machining programs■
The same machining program is stored in the same capacity. The memory (2) and the memory (3) may be configured using the same chip but have separate areas for use, or may be configured using different elements.
但し、別の素子で構成した方が1個の素子全体が不良に
なった場合は有利である。4はパリティチェック回路で
あり、加工プログラムを実行する前に加工プログラムが
異常がないがパリティチェックを行う。その他の位置制
御回路、I10インターフェイス、RAM及びROM等
は公知の数値制御装置と同一であるので省略しである。However, if one element as a whole becomes defective, it is advantageous to configure it with separate elements. Reference numeral 4 denotes a parity check circuit, which performs a parity check before executing the machining program, even if there is no abnormality in the machining program. The other position control circuits, I10 interface, RAM, ROM, etc. are the same as those of the known numerical control device, so they are omitted.
ここで通常は加工はメモリ12の加工プログラムを読出
し、パリティチェック回路4でチェックしながら加工が
行われる。異常がなければ加工はそのまま続けられる。Normally, the machining is performed by reading out the machining program from the memory 12 and checking it with the parity check circuit 4. If there are no abnormalities, processing can continue as is.
もし、パリティチェック回路4で異常が検出されれば、
同一個所の加工プログラムをメモリ■3から読出し、実
行する。加工プログラムの単位は各ブロック単位ごとに
チェックを行うか、数ブロックをまとめて行うか、ある
いは一定バイトをまとめて行うか、その単位の選択は実
行する加工プログラムの長さ、メモリの信転性等によっ
て選択される。If an abnormality is detected in the parity check circuit 4,
The machining program for the same location is read from memory 3 and executed. The unit of the machining program is to check each block, several blocks at once, or a certain number of bytes at once.The selection of the unit depends on the length of the machining program to be executed and the reliability of the memory. Selected by etc.
第2図に第2の実施例のブロック図を示す。図において
、1はプロセッサであり、2はメモリ■であり、3はメ
モリ■である。第1実施例と同様にメモリI2とメモリ
■3に同一の加工プログラムが格納されている。5は加
工プログラムであり、図に示すように、適当な大きさ、
例えば128バイトごとに分割して、そのチェックサム
5aを書込んでおく。加工プログラムを実行する前にこ
のチェックサムで異常がないかチェックする。勿論この
チェックはプロセッサ1のソフトウェアによって行われ
る。第1実施例と同様に通常の加工ではメモリ!2の加
工プログラムを読出し実行する。FIG. 2 shows a block diagram of the second embodiment. In the figure, 1 is a processor, 2 is a memory (2), and 3 is a memory (2). As in the first embodiment, the same machining program is stored in the memory I2 and the memory 3. 5 is a machining program, as shown in the figure, the appropriate size,
For example, it is divided into 128 bytes and its checksum 5a is written. This checksum is used to check for any abnormalities before executing the machining program. Of course, this check is performed by the processor 1 software. As in the first embodiment, normal machining requires memory! 2. Read and execute the machining program.
チェックサムをチェックし、異常がなければ加工が続行
される。異常があれば、メモリ■3の加工プログラムの
同一ブロックを読出して実行する。The checksum is checked, and if there is no abnormality, processing continues. If there is an abnormality, the same block of the machining program in memory 3 is read out and executed.
上記の実施例では通常の加工はメモリIの加工プログラ
ムを実行して、異常があった場合はメモリ■の加工プロ
グラムを実行することで説明したが、その逆も可能であ
る。さらに、各ブロック毎に交互にメモリ1とメモリ1
1の内容を実行することも可能である。In the above embodiment, the machining program in memory I is executed for normal machining, and the machining program in memory 2 is executed when an abnormality occurs, but the reverse is also possible. Furthermore, memory 1 and memory 1 are alternately stored in each block.
It is also possible to execute the contents of 1.
以上説明したように本発明では、同一加工プログラムを
2個のメモリに格納して、一方が異常の場合に他のメモ
リの加工プログラムを実行したので、一方のメモリに異
常が発生しても加工を続行することができる。As explained above, in the present invention, the same machining program is stored in two memories, and when one memory is abnormal, the machining program in the other memory is executed. can continue.
第1図は本発明の第1の実施例のブロック図、第2図は
本発明の第2の実施例のブロック図である。
1−−一−−・・・−・−プロセッサ
2−・−−−一−−−−・・・・メモリ■3・・・・−
・−−−−・〜・・メモリ■4・・−−−−−一−−・
・・−パリティチェック回路5−−−−−−・・−・−
加工プログラム5 a−−−−−−・チェツク4ツム
特許出願人 ファナノク株式会社
代理人 弁理士 服611毅漂
第1図
第2図FIG. 1 is a block diagram of a first embodiment of the invention, and FIG. 2 is a block diagram of a second embodiment of the invention. 1−−1−−・・・−・−Processor 2−・−−−1−−−−・・・・Memory■3・・・・・・−
・----・〜・・Memory■4・・-----1--・
・・−Parity check circuit 5−−−−−−・・−・−
Processing program 5 a--------・Check 4 Tsum Patent applicant Fananoku Co., Ltd. agent Patent attorney Clothes 611 Kibo Figure 1 Figure 2
Claims (3)
する手段を有する加工プログラム記憶方式において、 同一のプログラムを別個のメモリに記憶させて、一方の
メモリに異常があった場合に他方のメモリの前記加工プ
ログラムを読出して加工を実行するように構成したこと
を特徴とする加工プログラム記憶方式。(1) In a machining program storage method that has means for detecting an abnormality in a machining program stored in memory, the same program is stored in separate memories, and if there is an abnormality in one memory, the error in the other memory is detected. A machining program storage method characterized in that the machining program is read out and machining is executed.
ェック方式であることを特徴とする特許請求の範囲第1
項記載の加工プログラム記憶方式。(2) Claim 1, characterized in that the abnormality detection method of the machining program is a parity check method.
Machining program storage method described in Section 2.
ム方式であることを特徴とする特許請求の範囲第1項記
載の加工プログラム記憶方式。(3) The machining program storage method according to claim 1, wherein the abnormality detection method of the machining program is a checksum method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12335887A JPS63288305A (en) | 1987-05-20 | 1987-05-20 | Working program storage system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12335887A JPS63288305A (en) | 1987-05-20 | 1987-05-20 | Working program storage system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63288305A true JPS63288305A (en) | 1988-11-25 |
Family
ID=14858605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12335887A Pending JPS63288305A (en) | 1987-05-20 | 1987-05-20 | Working program storage system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63288305A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021047774A (en) * | 2019-09-20 | 2021-03-25 | ファナック株式会社 | Numerical control device for industrial machine |
-
1987
- 1987-05-20 JP JP12335887A patent/JPS63288305A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021047774A (en) * | 2019-09-20 | 2021-03-25 | ファナック株式会社 | Numerical control device for industrial machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58159164A (en) | Defect diagnosis method and apparatus for memory programmable controller | |
JPS62173696A (en) | Information memorizing/reading system | |
JPS63288305A (en) | Working program storage system | |
JP4292477B2 (en) | Duplex processor unit | |
JP3211285B2 (en) | Production equipment | |
JPH0239814B2 (en) | ||
JPS59231798A (en) | Data processor | |
JPS63288345A (en) | Numerical controller | |
JPH01162300A (en) | Rom checking circuit testing system | |
JPH04167046A (en) | Operation monitor device for storage device | |
JPS5883396A (en) | Data processor | |
JPS61101844A (en) | Fault processing system | |
JPS61160106A (en) | Sequence control device | |
JPH0223432A (en) | Self-diagnostic system | |
JPS63133246A (en) | Instruction processor | |
JPH04168522A (en) | Dual external storage device processing system | |
JPH07104841A (en) | Abnormality detecting method for programmable controller | |
JPH0644145A (en) | Memory error saving system | |
JPS6027293A (en) | Memory check system | |
JPS62145600A (en) | Memory device | |
JPS60222944A (en) | Memory parity error processing system | |
JPS6250841B2 (en) | ||
JPH0481953A (en) | Memory device | |
JPS63228339A (en) | Testing system for instruction process device | |
JPH0594379A (en) | Shared memory control system |