JPS6328366B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は音声認識装置に使用される自己相関関
数を得る自己相関器に関し、特にリングカウンタ
とメモリを使用することにより簡単に構成された
自己相関器に関する。

例えば電話入力の如き音声を認識する場合、第
１図に示す如く、回線入力を音声入力部１に伝達
する。この音声入力部１にはそれぞれ帯域周波数
の異なる帯域フイルター２−０，２−１……２−
ｎと、各帯域フイルター２−０〜２−ｎの出力信
号をそれに応じたデイジタル出力に変換するアナ
ログ・デイジタル変換器３−０，３−１……３−
ｎが設けられる。これらのアナログ・デイジタル
変換器３−０〜３−ｎの出力は周波数分析回路４
に伝達される。そしてこれにより音声入力の周波
数特徴抽出が行なわれ、この周波数特徴抽出にも
とづき単語辞書マツチング部５において単語辞書
に格納されたデータとの比較が行なわれ、入力音
声の認識が行なわれる。しかしながらこのような
手法では音声の特徴抽出をあまり精度よく行なう
ことができないために自己相関関数を使用して周
波数分析を行なうことが提案されている。

この場合には、第２図に示す如く、回線から伝
達される音声入力を、アナログ・デイジタル変換
部６で例えば147μsec毎にサンプリングして得ら
れるデイジタル出力を分析部７に伝達する。分析
部７は自己相関器８と周波数分析回路９により構
成される。自己相関器８は上記アナログ・デイジ
タル変換部６の出力を15msec毎に自己相関関数
v〓として、 v〓＝_N-〓 〓^t=1 y_t×y_t+〓（τ＝０，１，…ｐ） を得るものである。ここでτが次数、y_tが時刻ｔ
におけるサンプルデータ、Ｎはサンプル数を表わ
す。このようにして得た自己相関関係v₀，v₁，v₂
……v_pを周波数分析回路９に伝達して音声入力の
周波数特徴抽出が行なわれ、これにもとづき単語
辞書マツチング部５において単語辞書に格納され
たデータとの比較が行なわれ、入力音声の認識が
行なわれる。このようにして自己相関関数を計算
する場合、音声の波形の周期性が明確になり、第
１図に示す如き帯域フイルタを使用した場合に比
較して、より忠実に音声の特徴抽出ができること
は周知の通りである。

しかしながら、このような自己相関関数を得る
ためには次のようにすることが必要である。

いま上式においてｐ＝10とすればサンプル数Ｎ
＝11となるので自己相関関数v₀〜v₁₀は次のよう
になる。ここでy₁〜y₁₁は、アナログ・デイジタ
ル変換部６から順次出力されるサンプルデータで
ある。

v₀＝y₁・y₁＋y₂・y₂＋y₃・y₃＋……＋y₁₁・y₁₁ v₁＝y₁・y₂＋y₂・y₃＋y₃・y₄＋……＋y₁₀・y₁₁ v₂＝y₁・y₃＋y₂・y₄＋y₃・y₅ ＋……＋y₉・y₁₁ v₃＝y₁・y₄＋y₂・y₅ ＋……y₈・y₁₁ 〓 v₁₀＝y₁・y₁₁ そしてこのような自己相関関数v₀〜v₁₀を得る
ために第３図に示す如き自己相関器を使用する必
要がある。この第３図に示す自己相関器は、シフ
トレジスタ１０、乗算器１１〜２１、加算器２２
〜３２および出力レジスタ３３〜４３を具備し、
シフトレジスタ１０は区分10−０〜10−10により
構成されている。いま第３図において時刻t₀にサ
ンプルデータy₁がシフトレジスタ１０の区分10−
０に入力されたとき乗算器１１ではy₁×y₁の演算
が行なわれ、その結果が加算器２２を通過して出
力レジスタ３３にセツトされる。

次の時刻t₁においてサンプルデータy₂がシフト
レジスタ１０の区分10−０に入力されたとき、サ
ンプルデータy₁は区分10−１にシフトされる。し
たがつて乗算器１１ではy₂×y₂の演算が行なわ
れ、この演算結果と出力レジスタ３３にセツトさ
れていたy₁・y₁が加算器２２で加算され、その演
算結果y₁・y₁＋y₂・y₂が今度は出力レジスタ３３
にセツトされる。また乗算器１２では区分10−１
にセツトされたサンプルデータy₁と区分10−０に
セツトされたサンプルデータy₂の乗算y₁×y₂が行
なわれ、その演算結果が加算器２３を通過して出
力レジスタ３４にセツトされる。

そして時刻t₂において、サンプルデータy₃がシ
フトレジスタ１０の区分10−０に入力されたとき
サンプルデータy₂は区分10−１にシフトされ、サ
ンプルデータy₁は区分10−２にシフトされる。し
たがつて乗算器１１ではy₃×y₃の演算が行なわ
れ、これと出力レジスタ３３にセツトされていた
y₁・y₁＋y₂・y₂が加算器２２で加算され、その演
算結果のy₁・y₁＋y₂・y₂＋y₃・y₃が出力レジスタ
３３にセツトされる。また乗算器１２ではy₂×y₃
の演算が行なわれ、加算器２３ではこれと出力レ
ジスタ３４にセツトされていたy₁・y₂が加算され
てその演算結果のy₁・y₂＋y₂・y₃が出力レジスタ
３４にセツトされる。そして乗算器１３では区分
10−１にセツトされたサンプルデータy₃と区分10
−２にセツトされたサンプルデータy₁の乗算y₁×
y₃が行なわれ、その演算結果が加算器２４を通過
して出力レジスタ３５にセツトされることにな
る。

このようにしてアナログ・デイジタル変換部６
からサンプルデータy₁，y₂……y₁₁が出力される
ことにもとづき順次上記の如き演算が行なわれ、
自己相関関数v₀，v₁，……v₁₀を求めることがで
きる。

しかしながらこのような手段では、非常に多数
の乗算器および加算器を必要とするためにそのハ
ード量が非常に大きなものになり実用的でないと
いう欠点があつた。しかもサンプルデータy₁，y₂
……y₁₀が順次伝達される間に上記の如き演算を
遂行しなければならないために、リアルタイム処
理を行なわなければならず、その制御が非常には
ん雑になるという問題も存在する。

したがつて本発明は上記の如き欠点を改善する
ためにメモリとリングカウンタを使用して乗算器
と加算器を１個づつのみ使用するようにした自己
相関器を提供することを目的とするものであつ
て、このために本発明における自己相関器では、
音声入力信号を一定時間毎にアナログ・デイジタ
ル変換手段によりデイジタル値に変換して得たサ
ンプルデータを、τは次数、y_tは時刻ｔにおける
サンプルデータ、Ｎはサンプル数を表わす場合
に、一般式 v〓＝_N-〓 〓^t=1 y_t×y_t+〓（τ＝０，１，…ｐ） にしたがつて自己相関関数v₀，v₁，v₂……v〓を求
める自己相関器において、サンプルデータを記憶
するサンプルデータ記憶手段と、該サンプルデー
タ記憶手段のアドレス情報を作成するリングカウ
ンタ手段と、上記サンプルデータがセツトされる
第１サンプル保持手段と、上記サンプルデータ記
憶手段からの出力データが保持される第２サンプ
ル保持手段と、上記第１サンプル保持手段からの
出力データと上記第２サンプル保持手段からの出
力データの乗算を行う乗算手段と、該乗算手段か
らの出力データと演算途上の累積値との加算を行
う加算手段と、カウンタにより制御され該加算手
段の出力を記憶するとともに該加算手段に対して
演算途上の累積値を供給する累積記憶手段を具備
し、上記サンプルデータ記憶手段の内容を、上記
リングカウンタ手段を現在の値よりも１つ大きい
値まで降順にカウントダウンして読出し、その読
出しデータと上記第１サンプル保持手段の内容と
の積をとるように構成したことを特徴とする。

以下本発明の一実施例を第４図および第５図に
もとづき説明する。

第４図は本発明の一実施例構成を示し、第５図
はその動作説明図である。

図中、５０はサンプルデータ・メモリ、５１は
リングカウンタ、５２は−１制御部、５３はサン
プルデータ出力レジスタ、５４はサンプル保持レ
ジスタ、５５は乗算器、５６は加算器、５７は累
積メモリ部、５８はカウンタである。

サンプルデータ・メモリ５０は音声入力信号を
一定時間毎にアナログ・デイジタル変換部により
量子化されたサンプルデータy₁，y₂……y₁₁が記
入されるメモリであつて、複数のアドレス区分
０，１，……10に区分けされている。そして入力
されたサンプルデータはリングカウンタ５１が指
示されたアドレス区分に記入され、またリングカ
ウンタ５１が指示するアドレス区分に記入された
サンプルデータが読出されてサンプルデータ出力
レジスタ５３にセツトされる。

リングカウンタ５１はサンプルデータ・メモリ
５０のアドレス情報を発生するものであつて、−
１制御部５２により−１制御される。このリング
カウンタ５１は初めに０に初期設定されており、
−１のカウントダウン制御を受けると10，９，８
……１と計数し、初期設定値より＋１だけ大きい
１のところまで上記のようにカウントダウンす
る。そしてこの１のところで−１のカウントダウ
ン制御を受けると０，10，９……２となり、この
２のところで−１のカウントダウン制御を受ける
と１，０，10，………３となる。

サンプルデータ出力レジスタ５３はサンプルデ
ータ・メモリ５０からの出力データが一時セツト
されるレジスタである。サンプル保持レジスタ５
４はアナログ・デイジタル変換部により量子化さ
れたサンプルデータy₁，y₂……が一時セツトされ
るレジスタである。

乗算器５５はサンプルデータ出力レジスタ５３
にセツトされたデータとサンプル保持レジスタ５
４にセツトされたデータを乗算するものである。

加算器５６は、乗算器５５の演算出力データと
累積メモリ部５７から出力される出力データを加
算するものであつて、その演算結果は累積メモリ
部５７に記入される。

累積メモリ部５７は自己相関関数v₀，v₁……
v₁₀が記入されるメモリであつて、複数のアドレ
ス区分０，１……10に区分けされている。そして
最初はこれらのアドレス区分０，１……10にはい
ずれも０が記入されている。

カウンタ５８は累積メモリ部５７のアドレス情
報を発生するものであつて、初期値は０であり、
10まで計数すると初期値０にリセツトされるもの
である。

次に第４図の動作を第５図を参照しながら説明
する。

(1) 最初時刻t₁において、音声入力信号がアナロ
グ・デイジタル変換部によりサンプリングされ
たサンプルデータy₁がサンプルデータ・メモリ
５０およびサンプル保持レジスタ５４に伝達さ
れる。サンプル保持レジスタ５４は、最初すべ
てのアドレス区分に０が記入されている。この
ときリングカウンタ５１は初期値０にセツトさ
れているので、このサンプルデータy₁はサンプ
ルデータ・メモリ５０のアドレス区分０に記入
され、またサンプル保持レジスタ５４にも同じ
くサンプルデータy₁がセツトされることにな
る。そしてサンプルデータ・メモリ５０がリー
ドモードになると、リングカウンタ５１が０で
あるので、アドレス区分０に記入されたサンプ
ルデータy₁がサンプルデータ出力レジスタ５３
にセツトされる。このときサンプル保持レジス
タ５４には、上記の如くすでにサンプルデータ
y₁がセツトされているので、乗算器５５では、
サンプルデータ出力レジスタ５３およびサンプ
ル保持レジスタ５４にセツトされたサンプルデ
ータy₁×y₁の演算が行なわれる。そしてこのy₁
×y₁が加算器５６により、そのときカウンタ５
５により指示された累積メモリ部５７のアドレ
ス区分０に記入された０と加算され、その結果
のy₁×y₁が上記累積メモリ部５７のアドレス区
分０に記入される。かくしてy₁×y₁がまず累積
メモリ部に記入されることになる。

このときリングカウンタ５１が−１制御部５
２により制御を受け、またカウンタ５８も＋１
制御を行なう。したがつて次にリングカウンタ
５１が降順して10を計数し、サンプルデータ・
メモリ５０のアドレス区分10から０が出力され
てサンプルデータ出力レジスタ５３にこの０が
セツトされ、乗算器５５ではサンプルデータ出
力レジスタ５３にセツトされた０とサンプル保
持レジスタ５４にセツトされているサンプルデ
ータy₁との乗算０×y₁が演算される。そしてこ
の０×y₁＝０の演算結果と、カウンタ５８の指
示しているアドレス区分１に記入されている０
とが加算器５６で加算され、その演算結果の０
×y₁＋０＝０がカウンタ５８の指示しているア
ドレス区分１に記入されることになる。このよ
うにしてリングカウンタ５１が降順され、カウ
ンタ５８がカウントアツプすることにより、サ
ンプルデータ・メモリ５０のアドレス区分９，
８……１に記入されている０がサンプルデータ
y₁と乗算され、その演算結果が累積メモリ部５
７のアドレス区分２，３……10に記入されるこ
とになる。そしてリングカウンタ５１が初期値
０より１だけ大きい値の１を指示し、上記の如
き演算結果が累積メモリ部５７のアドレス区分
10に記入されたとき、次のサンプルデータy₂が
アナログ・デイジタル変換部から送出される。
このときカウンタ５８は初期値０にリセツトさ
れている。

(2) このサンプルデータy₂はサンプル保持レジス
タ５４にセツトされるとともにリングカウンタ
５１の指示しているアドレス区分１に記入され
る。次にこのサンプルデータy₂は、上記(1)の場
合と同様にしてこのサンプルデータy₂が読出さ
れ、サンプルデータ出力レジスタ５３にセツト
される。このときサンプル保持レジスタ５４に
は、上記の如くすでにサンプルデータy₂がセツ
トされているので、乗算器５５ではy₂×y₂の演
算が行なわれ、このy₂×y₂がカウンタ５８によ
り指示されたアドレス区分０に記入されたy₁×
y₁と加算器５６で加算される。その結果y₁×y₁
＋y₂×y₂が累積メモリ部５７のアドレス区分０
に記入されることになる。

次にリングカウンタ５１が降順されて１から
０になると、サンプルデータ・メモリ５０のア
ドレス区分０に上記(1)にて記入されているサン
プルデータy₁が読出されてサンプルデータ出力
レジスタ５３にセツトされ、すでにサンプル保
持レジスタ５４にセツトされているサンプルデ
ータy₂と上記サンプルデータy₁との乗算y₁×y₂
が乗算器５５で演算される。このときカウンタ
５８は１を指示しているので、そのとき累積メ
モリ部５７のアドレス区分１に記入された０と
上記乗算器５５からの出力y₁×y₂が加算器５６
で加算され、その結果のy₁×y₂＋０＝y₁×y₂が
累積メモリ部５７のアドレス区分１に記入され
ることになる。そしてリングカウンタ５１が降
順して10，９……２となり、カウンタ５８がカ
ウントアツプして２，３……10となることに応
じて、０×y₂の乗算が乗算器５５で行なわれ、
その演算結果とそれまで累積メモリ部５７のア
ドレス区分２，３……10に記入されていた０と
の加算が加算器５６で行なわれ、０×y₂＋０＝
０という演算結果が累積メモリ部５７のアドレ
ス区分２，３……10に記入されることになる。
そしてリングカウンタ５１が１より１つ大きな
値の２を指示し、上記の如き演算結果が累積メ
モリ部５７のアドレス区分10に記入されたと
き、次のサンプルデータy₃が送出される。この
ときカウンタ５８は上記の如く初期値０にリセ
ツトされる。

(3) このサンプルデータy₃はサンプル保持レジス
タ５４にセツトされるとともにリングカウンタ
５１の指示しているアドレス区分２に記入され
る。そしてこのサンプルデータy₃が上記の場合
と同様に読出され、サンプルデータ出力レジス
タ５３にセツトされる。かくしてサンプル保持
レジスタ５４にセツトされたサンプルデータy₃
と上記サンプルデータ出力レジスタ５３にセツ
トされたy₃との乗算y₃×y₃が乗算器５５で行な
われ、このy₃×y₃がカウンタ５８により指示さ
れたアドレス区分０に記入されていたy₁×y₁＋
y₂×y₂と加算器５６で加算される。そしてその
結果y₁×y₁＋y₂×y₂＋y₃×y₃が累積メモリ部５
７のアドレス区分０に記入されることになる。

次にリングカウンタ５１が降順して２から１
になると、サンプルデータ・メモリ５０のアド
レス区分１に上記(2)にて記入されているサンプ
ルデータy₂が読出されてサンプルデータ出力レ
ジスタ５３にセツトされ、乗算器５５でy₂×y₃
が演算される。このときカウンタ５８は１を指
示しているので、上記(2)において記入されてい
たy₁×y₂と上記y₂×y₃が加算器５６で加算さ
れ、その結果y₁×y₂＋y₂×y₃が累積メモリ部５
７のアドレス区分１に記入されることになる。

そしてリングカウンタ５１が降順して０にな
ると、サンプルデータ・メモリ５０のアドレス
区分０に記入されているサンプルデータy₁が読
出され、今度は乗算器５５でy₁×y₃が演算され
る。このときカウンタ５８は２を指示している
のでこのとき累積メモリ部５７のアドレス区分
２に記入された０と上記乗算器５５からの出力
y₁×y₃が加算器５６で加算され、その結果のy₁
×y₃＋０＝y₁×y₃が累積メモリ部５７のアドレ
ス区分２に記入されることになる。そしてリン
グカウンタ５１が更に降順して10，９……３と
なり、カウンタ５８がカウントアツプして３，
４……10となることに応じて０×y₃の乗算が乗
算器５５で行なわれ、その演算結果とそれまで
累積メモリ部５７のアドレス区分３，４……10
に記入されていた０との加算が加算器５６で行
なわれ、０×y₃＋０＝０という演算結果が累積
メモリ部５７のアドレス区分３，４……10に記
入されることになる。そしてリングカウンタ５
１が２より１つ大きな値３を指示し、上記の如
き演算結果が累積メモリ部５７のアドレス区分
10に記入されたとき、次のサンプルデータy₄が
送出される。そしてこのサンプルデータy₄に関
しても上記の如き演算処理が行なわれることに
なる。

このようにして順次送出されるサンプルデータ
y₄，y₅……について同様な処理が行なわれるが、
この結果累積メモリ部５７のアドレス区分０に
は、 v₀＝y₁×y₁＋y₂×y₂＋y₃×y₃＋…… が記入されることになり、アドレス区分１には v₁＝y₁×y₂＋y₂×y₃＋y₃×y₄＋…… アドレス区分２には v₂＝y₁×y₃＋y₂×y₄＋y₃×y₅＋…… アドレス区分３には v₃＝y₁×y₄＋y₂×y₅＋…… 〓 アドレス区分10には v₁₀＝y₁×y₁₁＋…… が記入され、自己相関関数を得ることができる。

したがつて本発明によれば、サンプルデータが
順次記憶されるメモリと、新らしく伝達されたサ
ンプルデータを保持するレジスタと、そのときま
での演算の累積結果を保持するメモリを使用し
て、乗算器と加算器を最小個数に減少することが
できるので、非常に簡単な構成により自己相関関
数を算出できる自己相関器を得ることができるの
で、非常に音声認識度の高い装置を、簡単な構成
により得ることができる。

【図面の簡単な説明】

第１図は従来の音声認識装置の構成図、第２図
は自己相関器を使用した場合の音声認識装置の構
成図、第３図は自己相関器の一例、第４図は本発
明による自己相関器の一実施例、第５図はその動
作説明図である。 図中、５０はサンプルデータ・メモリ、５１は
リングカウンタ、５２は−１制御部、５３はサン
プルデータ出力レジスタ、５４はサンプル保持レ
ジスタ、５５は乗算器、５６は加算器、５７は累
積メモリ部、５８はカウンタをそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 １ 音声入力信号を一定時間毎にアナログ・デイ
   ジタル交換手段によりデイジタル値に変換して得
   たサンプルデータを、τは次数、y_tは時刻ｔにお
   けるサンプルデータ、Ｎはサンプル数を表す場合
   に、一般式 v〓＝_N-〓 〓^t-1 y_t×y_t+〓（τ＝０，１，…ｐ） にしたがつて自己相関関数v₀，v₁，v₂……v〓を求
   める自己相関器において、サンプルデータを記憶
   するサンプルデータ記憶手段と、該サンプルデー
   タ記憶手段のアドレス情報を作成するリングカウ
   ンタ手段と、上記サンプルデータがセツトされる
   第１サンプル保持手段と、上記サンプルデータ記
   憶手段からの出力データが保持される第２サンプ
   ル保持手段と、上記第１サンプル保持手段からの
   出力データと上記第２サンプル保持手段からの出
   力データの乗算を行う乗算手段と、該乗算手段か
   らの出力データと演算途上の累積値との加算を行
   う加算手段と、カウンタにより制御され該加算手
   段の出力を記憶するとともに該加算手段に対して
   演算途上の累積値を供給する累積記憶手段を具備
   し、上記サンプルデータ記憶手段の内容を、上記
   リングカウンタ手段を現在の値よりも１つ大きい
   値まで降順にカウントダウンして読出し、その読
   出しデータと上記第１サンプル保持手段の内容と
   の積をとるように構成したことを特徴とする自己
   相関器。