JPS6328310B2 - - Google Patents

Info

Publication number
JPS6328310B2
JPS6328310B2 JP54053645A JP5364579A JPS6328310B2 JP S6328310 B2 JPS6328310 B2 JP S6328310B2 JP 54053645 A JP54053645 A JP 54053645A JP 5364579 A JP5364579 A JP 5364579A JP S6328310 B2 JPS6328310 B2 JP S6328310B2
Authority
JP
Japan
Prior art keywords
display tube
fluorescent display
circuit
anode
grating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54053645A
Other languages
Japanese (ja)
Other versions
JPS55146486A (en
Inventor
Yoshiaki Tanaka
Mamoru Inami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP5364579A priority Critical patent/JPS55146486A/en
Publication of JPS55146486A publication Critical patent/JPS55146486A/en
Publication of JPS6328310B2 publication Critical patent/JPS6328310B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明はダイナミツク駆動型螢光表示管の駆動
回路に係り、螢光表示管をダイナミツク駆動(時
分割駆動)するに際し、格子及び陽極のうち少な
くともいずれか一方を表示セグメントの電気的オ
フ時に実質的に短絡することにより、ブランキン
グ時間を短縮しえ、もつて輝度を向上しうる駆動
回路を提供することを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a drive circuit for a dynamically driven fluorescent display tube, and when dynamically driving (time-divisionally driving) a fluorescent display tube, at least one of a grating and an anode is connected to a display segment. It is an object of the present invention to provide a drive circuit that can shorten blanking time and improve brightness by substantially short-circuiting when electrically off.

例えば、オーデイオのテープデツキにおいて、
周波数ごとの録音レベルを正しく調節して歪のな
い良好な録音を行なうことができるように、VU
メータと共にスペクトル・アナライザーが設けら
れる場合がある。このスペクトル・アナライザー
としては、小型で見やすい平面状表示素子による
もの、特に応答速度が速く駆動電圧の低い螢光表
示によるものが注目されるに至つている。この螢
光表示によつてスペクトル・レベルを表示するた
め、従来は第1図にその表示面を示す如きX−Y
マトリツクス螢光表示管が用いられていた。
For example, in an audio tape deck,
The VU
A spectrum analyzer may be provided along with the meter. Spectrum analyzers that use small, easy-to-read flat display elements, particularly those that use fluorescent displays with fast response speed and low driving voltage, are attracting attention. In order to display the spectral level using this fluorescent display, conventionally the X-Y
A matrix fluorescent display tube was used.

すなわち、第1図においてX−Yマトリツクス
螢光表示管は、b1〜bnで示す如く長方形の陽極が
m個縦方向に、かつ、c1〜coで示すn個の格子が
横方向に夫々マトリツクス状に配列されており、
また陽極1個宛毎に上記格子c1〜coに夫々対応し
てn個の長方形の螢光体が塗布されており、計
mn個の螢光体の表示セグメントa11〜anoが形成
されている。このX−Yマトリツクス螢光表示管
は、同図中、左から右へむかつて低い方から高い
方のn個に分割された周波数帯を表示し、同図
中、下から上へむかつて各周波数帯のレベルに応
じた値を表示する。例えば、陽極b1〜bn上に左端
の格子c1に対応して設けられた螢光体の表示セグ
メントa11〜an1により、表示する周波数帯のうち
最も低い周波数帯のレベルが表示されるが、いま
格子c1に所要のオン電圧(駆動パルス)が印加さ
れ、かつ、陽極b1〜bxまで所要のオン電圧(駆動
パルス)が印加されたものとすると、これらの陽
極b1〜bx上の螢光体が励起状態とされ、螢光体で
形成された表示セグメントa11〜ax1が第1図に斜
線で示す如く発光状態となり、最も低い周波数帯
のレベルが棒グラフ的に表示され、他の各周波数
帯も同様な棒グラフ的表示がなされ、入力したオ
ーデイオ信号の周波数分布を即座に判別できる表
示が行なえる。
That is, in FIG. 1, the X-Y matrix fluorescent display tube has m rectangular anodes in the vertical direction, as shown by b 1 to b n , and n grids, shown as c 1 to c o, in the horizontal direction. are arranged in a matrix, respectively.
In addition, n rectangular phosphors are applied to each anode, corresponding to the grids c 1 to c o , respectively.
Display segments a 11 to a no of mn phosphors are formed. This X-Y matrix fluorescent display tube displays n frequency bands divided from low to high from left to right in the figure, and each frequency band is divided into n frequency bands from bottom to top in the figure. Displays values according to the level of the frequency band. For example, the display segments a 11 to a n1 of phosphors provided on the anodes b 1 to b n corresponding to the leftmost grating c 1 display the level of the lowest frequency band among the frequency bands to be displayed. However, if we assume that the required on-voltage (driving pulse) is applied to the grating c 1 and the required on-voltage (driving pulse) is applied to the anodes b 1 to b x , then these anodes b 1 The phosphor above ~b x is brought to an excited state, and the display segments a 11 to a x1 formed by the phosphor become emissive as shown by diagonal lines in Figure 1, and the level of the lowest frequency band is shown as a bar graph. A similar bar graph display is performed for each of the other frequency bands, making it possible to immediately determine the frequency distribution of the input audio signal.

かかるX−Yマトリツクス螢光表示管は、通常
時分割的に駆動パルスが印加されるダイナミツク
駆動により駆動表示を行なう。例えば、螢光表示
管の格子に順次時分割的に駆動パルスを印加する
場合は、第2図に示す如く螢光表示管1の格子
c1,c2に、入力端子2,3の入力パルスによりス
イツチング素子として動作する電界効果トランジ
スタQ1,Q2より交互に駆動パルスが印加され、
陽極b1〜b3のうち駆動パルスが印加されている陽
極上の表示セグメントが時分割的に発光される。
この時、オフ電圧はプルダウン抵抗R1,R2によ
つて負の電圧−Vpが与えられる。
Such an X-Y matrix fluorescent display tube normally performs drive display by dynamic drive in which drive pulses are applied in a time-division manner. For example, when applying driving pulses to the grating of the fluorescent display tube 1 in a time-divisional manner, the grating of the fluorescent display tube 1 is applied as shown in FIG.
Driving pulses are applied alternately to c 1 and c 2 from field effect transistors Q 1 and Q 2 which operate as switching elements by input pulses from input terminals 2 and 3,
Among the anodes b 1 to b 3 , display segments on the anode to which the driving pulse is applied are time-divisionally emitted.
At this time, the off-voltage is given a negative voltage -V p by the pull-down resistors R 1 and R 2 .

ところで、螢光表示管1の格子c1,c2に印加さ
れる駆動パルスは、螢光表示管1の格子−陰極間
や格子−格子間の等価容量(第2図中、Cx1,Cx2
で示す)あるいは接続線の浮遊容量などの影響を
受け、プルダウン抵抗R1,R2の値を比較的小と
しても、そのパルス後縁(立下り)が緩かに立下
るため、第3図Aに示す格子c1に印加される駆動
パルスと同図Bに示す格子c2に印加される駆動パ
ルスとに回路的な遅れ時間t1が生じ、これらの駆
動パルスの一方の立上りと他方の立下りが同時と
すると第3図A,Bに示す如く上記遅れ時間t1
け格子c1,c2が同時に駆動パルスが印加された状
態となる。一方、陽極b1〜b3にも上記格子c1,c2
への駆動パルスに同期して、異なる周波数帯のレ
ベル情報を表わす駆動パルスが印加されるので、
上記の如く格子C1,C2が同時に駆動パルスが印
加された状態となると2つの周波数帯のレベル情
報が重なり合つて表示され、消去していなければ
ならない表示セグメントが隣りの周波数帯のレベ
ル情報で発光してしまい、正確な表示ができない
ということが起りうる。
By the way, the driving pulses applied to the gratings c 1 and c 2 of the fluorescent display tube 1 are applied to the equivalent capacitances between the grating and the cathode and between the gratings (C x1 , C x2
Even if the values of the pull-down resistors R 1 and R 2 are relatively small, the trailing edge (falling edge) of the pulse falls slowly due to the influence of the stray capacitance of the connection line, etc., as shown in Figure 3. A circuit delay time t 1 occurs between the drive pulse applied to grating c 1 shown in A and the drive pulse applied to grating c 2 shown in B, and the rise of one of these drive pulses and the other If the falling edges are simultaneous, the drive pulses will be applied to gratings c 1 and c 2 at the same time for the delay time t 1 as shown in FIGS. 3A and 3B. On the other hand, the above lattice c 1 , c 2 is also applied to anodes b 1 to b 3
Drive pulses representing level information in different frequency bands are applied in synchronization with the drive pulses to
As described above, when drive pulses are applied to gratings C 1 and C 2 at the same time, the level information of the two frequency bands is displayed overlappingly, and the display segment that must be erased is the level information of the adjacent frequency band. There is a possibility that the display will emit light and the display will not be accurate.

上記のレベル情報の重なりをクロストークとい
うが、従来はこのクロストーク除去のため、格子
c1,c2の駆動パルスの前縁部及び後縁部の両方ま
たはいずれか一方をカツトしていた。第4図A,
Bは前縁部及び後縁部の両方に時間tB1,tB2だけ
カツト部分を設けられた格子c1,c2の駆動パルス
波形を示し、両者の間にはtBなるカツト時間、す
なわちブランキング時間が存在することになる。
このブランキング時間は回路的な遅れ時間t1を考
慮して決められ、一般には10μs以上とかなり長く
選定されている。
The above overlap of level information is called crosstalk, but conventionally, to remove this crosstalk, grid
The leading edge and/or trailing edge of the drive pulses c 1 and c 2 were cut off. Figure 4A,
B shows the drive pulse waveform of gratings c 1 and c 2 in which cut portions are provided at both the leading edge and the trailing edge for times t B1 and t B2 , and there is a cut time t B between them, that is, There will be a blanking time.
This blanking time is determined in consideration of the circuit delay time t1 , and is generally selected to be quite long, 10 μs or more.

しかしながら、螢光表示管をダイナミツク駆動
する駆動パルスの繰り返し周波数は、人間の眼の
チラツキ限界から150Hz以上で使用しなければな
らないので、ダイナミツク駆動する格子の数が決
まると、これに対応して一定の駆動パルス幅の上
限が定められる。例えば格子の数を100とすると、
その駆動パルス幅は約67μs(またはそれ以下)と
なり、ブランキング時間を10μsにとると輝度が低
下し、ブランキング時間を増やすほど輝度が低下
する。
However, since the repetition frequency of the drive pulse that dynamically drives the fluorescent display tube must be 150 Hz or higher due to the flicker limit of the human eye, once the number of gratings to be dynamically driven is determined, it must be kept constant accordingly. The upper limit of the drive pulse width is determined. For example, if the number of grids is 100,
The driving pulse width is approximately 67 μs (or less), and when the blanking time is set to 10 μs, the brightness decreases, and as the blanking time increases, the brightness decreases.

このように、前記クロストーク除去のためブラ
ンキング時間が設けられるが、一般に10μs以上と
かなり長く、他方、螢光表示管の駆動パルスが印
加される格子や陽極の数が多くなればなるほど、
これに反比例して駆動パルス幅が狭くなり、これ
により表示セグメントの発光のデユーテイフアク
タが小さくなり輝度がますます低下し、ひいては
実用上許容しえないほど輝度が低下してしまうと
いう欠点があつた。
In this way, the blanking time is provided to eliminate the crosstalk, but it is generally quite long, 10 μs or more, and on the other hand, as the number of gratings and anodes to which driving pulses of the fluorescent display tube are applied increases,
The driving pulse width becomes narrower in inverse proportion to this, which reduces the duty factor for light emission of the display segment and further reduces the brightness, which leads to a drop in brightness that is practically unacceptable. It was hot.

本発明は上記の欠点を除去したものであり、以
下第5図乃至第8図と共にその一実施例について
説明する。
The present invention eliminates the above-mentioned drawbacks, and one embodiment thereof will be described below with reference to FIGS. 5 to 8.

第5図は本発明になるダイナミツク駆動型螢光
表示管の駆動回路の基本原理を示す回路図、第6
図は本発明になるダイナミツク駆動型螢光表示管
の駆動回路の一実施例の回路図を示す。第5図乃
び第6図中、第2図と同一部分には同一符号を付
し、その説明を省略する。第5図において、Q3
Q4はQ1,Q2と相補的な動作をするスイツチング
用電界効果トランジスタで、入力端子2,3より
の入力電圧がインバータ4,5により極性反転さ
れてゲートに印加される。従つて、電界効果トラ
ンジスタQ1がオンのときはQ3はオフで、Q1がオ
フのときはQ3はオンとなり、同様に電界効果ト
ランジスタQ2及びQ4についてもいずれか一方が
オンのときは他方はオフとなる。これにより、螢
光表示管1の格子c1,c2に駆動パルスが印加され
ない期間は、電界効果トランジスタQ3,Q4のド
レイン・ソース間のオン抵抗を介して格子c1,c2
と陰極Fとが接続され、実質的に両者が短絡され
る。
FIG. 5 is a circuit diagram showing the basic principle of the drive circuit of the dynamic drive type fluorescent display tube according to the present invention;
The figure shows a circuit diagram of an embodiment of a driving circuit for a dynamically driven fluorescent display tube according to the present invention. In FIGS. 5 and 6, the same parts as in FIG. 2 are designated by the same reference numerals, and their explanations will be omitted. In Figure 5, Q 3 ,
Q4 is a switching field effect transistor that operates complementary to Q1 and Q2 , and the input voltage from input terminals 2 and 3 is inverted in polarity by inverters 4 and 5 and applied to the gate. Therefore, when field effect transistor Q 1 is on, Q 3 is off, when Q 1 is off, Q 3 is on, and similarly for field effect transistors Q 2 and Q 4 , either one is on. when the other is off. As a result, during the period when no driving pulse is applied to the gratings c 1 and c 2 of the fluorescent display tube 1 , the gratings c 1 and c 2 are
and cathode F are connected, and the two are substantially short-circuited.

このような手段を講ずることにより、駆動パル
スの印加により前記格子−陰極間等の容量Cx1
Cx2に蓄えられた電荷は、駆動パルスの非印加時
にオンとされる電界効果トランジスタQ3,Q4
従来のプルダウン抵抗値(数+KΩ)にくらべて
十分小なるドレイン・ソース間のオン抵抗を介し
て急速に放電される。従つて、前記遅れ時間t1
極めて短時間となるので、格子c1,c2に時分割的
に印加される駆動パルスのブランキング時間を、
従来に比し極めて短かくすることができる。従つ
て、従来と同一の数の格子、陽極を有する螢光表
示管の発光輝度は、従来に比し発光のデユーテ
イ・フアクタが大となるので上昇する。また、格
子、陽極の数が少なく、ダイナミツク駆動用パル
スによる駆動期間(発光期間)が非駆動期間(非
発光期間)に比し相対的に十分大の場合には、輝
度の向上という上記の効果はあまり顕著に現われ
ないが、クロストークの影響は上記時間遅れt1
極めて小のときはあまり問題とならないので、ブ
ランキング時間を作るための回路を不要にできる
という特長がある。
By taking such measures, the capacitance C x1 between the grating and the cathode etc. can be reduced by applying the driving pulse.
C _ _ is rapidly discharged through. Therefore, since the delay time t 1 is extremely short, the blanking time of the drive pulses applied to the gratings c 1 and c 2 in a time-division manner is
It can be made much shorter than before. Therefore, the luminance of a fluorescent display tube having the same number of gratings and anodes as the conventional one increases because the duty factor of the luminescence becomes larger than that of the conventional one. In addition, if the number of gratings and anodes is small and the driving period (light-emitting period) by the dynamic driving pulse is relatively sufficiently large compared to the non-driving period (non-light-emitting period), the above-mentioned effect of improving brightness can be achieved. does not appear very conspicuously, but the influence of crosstalk does not become much of a problem when the time delay t 1 is extremely small, so it has the advantage of eliminating the need for a circuit for creating a blanking time.

なお、上記時間遅れt1を単に小にするだけなら
ば、上記電界効果トランジスタQ3又はQ4のドレ
イン・ソース間のオン抵抗の値に略等しい値の固
定抵抗を前記プルダウン抵抗R1,R2に代えて使
用することが考えられるが、この場合は、電界効
果トランジスタQ1,Q2のオン時に大なる電流が
この固定抵抗に流れ、駆動パルスのレベル低下や
電力の大なる消費、更にはQ1,Q2への悪影響な
どをもたらし望ましくない。これに対して、本実
施例では駆動パルス印加期間ではQ3,Q4がオフ
であり、そのドレイン・ソース間抵抗は最大値を
示すので、上記の各種の悪影響は全く生じない。
Note that if the time delay t 1 is simply made smaller, a fixed resistor having a value approximately equal to the value of the on-resistance between the drain and source of the field effect transistor Q 3 or Q 4 is used as the pull-down resistor R 1 , R 2 may be used instead of 2 , but in this case, a large current flows through this fixed resistor when the field effect transistors Q 1 and Q 2 are turned on, causing a drop in the drive pulse level, large power consumption, and further is undesirable because it has an adverse effect on Q 1 and Q 2 . On the other hand, in this embodiment, Q 3 and Q 4 are off during the drive pulse application period, and their drain-source resistance shows the maximum value, so the above-mentioned adverse effects do not occur at all.

次に第6図に示す本実施例回路につき説明する
に、演算増幅器A0はその非反転入力端子に入力
端子6よりのスイツチ制御信号V1Nが供給され、
その反転入力端子に入力端子7よりの基準電圧
VRが供給され、コンパレータとして動作し上記
電界効果トランジスタQ1,Q3と同等の機能を有
する。なお、格子c2の入力側にも、上記演算増幅
器A0と同等構成の演算増幅器が接続されるが、
図示を省略してある。
Next, to explain the circuit of this embodiment shown in FIG. 6, the operational amplifier A 0 has its non-inverting input terminal supplied with the switch control signal V 1N from the input terminal 6.
The reference voltage from input terminal 7 is applied to the inverting input terminal.
VR is supplied to it, and it operates as a comparator and has the same function as the field effect transistors Q 1 and Q 3 described above. Note that an operational amplifier having the same configuration as the above operational amplifier A 0 is also connected to the input side of the grid c 2 .
Illustrations are omitted.

いま、スイツチ制御信号V1Nのレベルが基準電
圧VRよりも大であるとすると、演算増幅器A0
出力は略+VPの駆動パルスとなり、基準電圧VR
よりも小のときはその出力は略−VNのオフ電圧
となる。
Now, assuming that the level of the switch control signal V 1N is higher than the reference voltage V R , the output of the operational amplifier A 0 becomes a drive pulse of approximately +V P , and the reference voltage V R
When it is smaller than , the output becomes an off-voltage of approximately -VN .

なお、本実施例では電気的オフを確実にするた
めに、陰極Fの電気的中点(トランスTのセンタ
ータツプFc)とオフ電圧用負電源(−VN)との
間にカツトオフ電圧Vccoを作るためのツエナー
ダイオード及びコンデンンサの並列回路8が挿入
接続されているが、これは上記の格子−陰極間の
実質的短絡を何ら妨げるものではない。
In this embodiment, in order to ensure electrical off, a cutoff voltage is applied between the electrical midpoint of the cathode F (center tap F c of the transformer T) and the negative power supply for off voltage (-V N ). A parallel circuit 8 of a Zener diode and a capacitor for creating Vcco is inserted and connected, but this does not in any way prevent the above-mentioned substantial short circuit between the grid and the cathode.

なお、上記の実施例においては螢光表示管1に
は格子がc1,c2の2つで、陽極がb1〜b3の3つ設
けられているが、第1図に示す如く、X−Yマト
リツクス状に配列されてなる格子c1〜co及び陽極
b1〜bnよりなる場合は、格子c1〜coのすべての入
力側に上記演算増幅器Apと同一の機能を有する
演算増幅器が設けられる。これにより第5図と共
に説明したように、輝度を向上することができ
る。
In the above embodiment, the fluorescent display tube 1 is provided with two gratings c 1 and c 2 and three anodes b 1 to b 3 , but as shown in FIG. A lattice c 1 to c o arranged in an X-Y matrix and an anode
When consisting of b 1 to b n , operational amplifiers having the same function as the above-mentioned operational amplifier A p are provided on all input sides of the gratings c 1 to c o . Thereby, as explained in conjunction with FIG. 5, the brightness can be improved.

また、以上は格子の駆動パルスにブランキング
を設ける所謂格子ブランキング方式についての説
明であるが、陽極の駆動パルスにブランキングを
設ける所謂セグメントブランキング方式の場合
は、上記説明中の格子に代えて陽極を用いれば全
く同様であり、この場合は本発明回路により陽極
が実質的に陰極に短絡されることになる。更には
格子ブランキング方式と陽極ブランキング方式と
を併用することもでき、この場合は陽極と格子を
各々陰極に短絡する構成とすることもできる。
Furthermore, the above is an explanation of the so-called lattice blanking method in which blanking is applied to the grating drive pulse, but in the case of the so-called segment blanking method in which blanking is applied to the anode drive pulse, the lattice in the above explanation can be replaced with The same is true if an anode is used, in which case the circuit of the invention will essentially short-circuit the anode to the cathode. Furthermore, the grid blanking method and the anode blanking method can be used together, and in this case, the anode and the grid can each be short-circuited to the cathode.

第7図は本発明回路を適用したスペクトル・ア
ナライザーの要部の回路系統図を示す。同図中、
9は第1図と同様にm個の陽極b1〜bnと、n個の
格子c1〜coとが夫々マトリツクス状に配列されて
なるX−Yマトリツクス螢光表示管の表示面で、
mn個の長方形の表示セグメントa11〜anoが形成
されており、またこの螢光表示管の各格子c1〜co
には各々第6図示の演算増幅器Apと同等の機能
を有する演算増幅器A1〜Aoの出力が印加される
構成とされている。上記演算増幅器A1〜Aoの非
反転入力端子には、入力端子101〜10oよりの
スイツチ制御信号が印加され、またそれらの反転
入力端子には同一の基準電圧VRが夫々同時に印
加される。また演算増幅器A1〜Aoの負電源(−
VN)と表示面9をもつ螢光表示管の陰極とが接
続されている。
FIG. 7 shows a circuit diagram of the main parts of a spectrum analyzer to which the circuit of the present invention is applied. In the same figure,
9 is the display surface of an X-Y matrix fluorescent display tube in which m anodes b 1 to b n and n gratings c 1 to c o are respectively arranged in a matrix as in FIG. ,
mn rectangular display segments a 11 to a no are formed, and each grid c 1 to c o of this fluorescent display tube
The configuration is such that the outputs of operational amplifiers A 1 to A o each having the same function as the operational amplifier A p shown in FIG. 6 are applied. Switch control signals from input terminals 10 1 to 10 o are applied to the non-inverting input terminals of the operational amplifiers A 1 to A o , and the same reference voltage V R is simultaneously applied to their inverting input terminals. be done. In addition, the negative power supply (−
V N ) and the cathode of a fluorescent display tube having a display surface 9 are connected.

この螢光表示管によりスペクトル分析されるべ
き信号、例えば記録される音響信号は、フイルタ
回路(図示せず)により互いに異なるn個の周波
数帯域毎に分割されて各々の周波数成分信号が取
り出された後整流及び平滑されまたサンプルホー
ルドされて各々対応する入力端子111〜11o
印加される。この入力端子111〜11oに入来す
る互いに異なる分割周波数帯域信号のうち入力端
子111に最も帯域の低い分割周波数帯域信号が
入来し、以下入力端子112,113,……11o
にむかつて帯域の高い分割周波数帯域信号が入来
し、入力端子11oには最も帯域の高い分割周波
数帯域信号が入来するものとする。入力端子11
〜11oに入来した各分割周波数帯域信号は、マ
ルチプレクサ12に夫々同時に印加され、ここで
スイツチングされて順次巡回的に一の入力信号の
みが選択出力されてコンパレータとして動作する
演算増幅器131〜13nの非反転入力端子に夫々
同時に印加される。すなわちマルチプレクサ12
の出力信号は、一定周期毎に入力端子111〜1
oの各入力信号が111,112,……,11o
111,112、……なる順序で順次取り出された
ものとなる。
A signal to be spectrally analyzed by this fluorescent display tube, for example, an acoustic signal to be recorded, is divided into n different frequency bands by a filter circuit (not shown), and each frequency component signal is extracted. The signals are then rectified, smoothed, sampled and held, and applied to corresponding input terminals 11 1 to 11 o , respectively. Among the different divided frequency band signals that enter the input terminals 11 1 to 11 o , the divided frequency band signal with the lowest band comes to the input terminal 11 1 , and the following input terminals 11 2 , 11 3 , . . . 11 o
It is assumed that a divided frequency band signal with the highest band is inputted to the input terminal 11o , and a divided frequency band signal with the highest band is inputted to the input terminal 11o. Input terminal 11
1 to 11o are simultaneously applied to the multiplexer 12, where they are switched and only one input signal is sequentially and cyclically selected and outputted to the operational amplifier 131 , which operates as a comparator. ~ 13n non-inverting input terminals are applied simultaneously. That is, multiplexer 12
The output signal is sent to the input terminals 11 1 to 1 at regular intervals.
Each input signal of 1 o is 11 1 , 11 2 , ..., 11 o ,
11 1 , 11 2 , . . . are taken out in sequence.

上記演算増幅器131〜13nの各反転入力端子
は、電源と接地間に直列に複数個の抵抗が接続さ
れてなるレベル設定用抵抗網14により、各々異
なる所定の直流電圧が印加される。ここではレベ
ル設定用抵抗網14より取り出される複数mの直
流電圧のうち、低い方から順に演算増幅器131
132,……,13n-1,13nの反転入力端子に
印加される。従つて、演算増幅器131〜13n
出力信号はマルチプレクサ12よりの分割周波数
帯域信号レベルが最小のときはいずれも取り出さ
れないが、あるレベル以上の場合はそのレベルに
応じて所定の一定レベルの出力信号が取り出され
る演算増幅器の数が低い方から順に131のみ、
あるいは131及び132というように異なり、最
大入力レベルのときは演算増幅器131〜13n
すべてより所定の一定レベルの出力信号が取り出
される。これらの演算増幅器131〜13nの各別
の出力信号は、螢光表示管の陽極b1〜bnに各別に
駆動パルスとして印加される。
Different predetermined DC voltages are applied to each inverting input terminal of the operational amplifiers 13 1 to 13 n by a level setting resistor network 14 formed by a plurality of resistors connected in series between a power supply and ground. Here, among a plurality of m of DC voltages taken out from the level setting resistor network 14, operational amplifiers 13 1 ,
It is applied to the inverting input terminals of 13 2 , . . . , 13 n-1 , 13 n . Therefore, none of the output signals of the operational amplifiers 13 1 to 13 n are taken out when the divided frequency band signal level from the multiplexer 12 is the minimum, but when it is above a certain level, the output signals are output at a predetermined constant level depending on the level. The number of operational amplifiers from which the output signal is taken out is 13 from the lowest to the lowest.
Alternatively, the output signals 13 1 and 13 2 are different, and when the input level is the maximum, output signals of a predetermined constant level are taken out from all of the operational amplifiers 13 1 to 13 n . The respective output signals of these operational amplifiers 13 1 to 13 n are separately applied as driving pulses to the anodes b 1 to b n of the fluorescent display tube.

一方、入力端子101〜10oにはデユーテイフ
アクタ1/n以下のパルスが時分割的に入来される
ので、これにより演算増幅器A1〜Aoより時分割
的に取り出される駆動パルスにより格子c1〜co
順次時分割的に駆動される。このとき、格子c1
coのうち演算増幅器A1〜Aoより駆動パルス(オ
ン電圧)が入力されていない格子はこの期間中、
第6図と共に説明したように陰極(図示せず)と
実質的に短絡される。ここで上記入力端子101
へのスイツチ制御信号入力期間とマルチプレクサ
12による入力端子111の入力信号通過期間と
は、共に同一期間であり、また同様に入力端子1
2〜10oの各スイツチ制御信号入力期間とマル
チプレクサ12による入力端子112〜11oの各
入力信号通過期間も各々同期せしめられている。
従つて入力端子111に入来した最も低域の分割
周波数帯域信号のレベルは陽極b1,b2,b3,…
…,bn上の表示セグメントa11,a21,a31,……,
an1により棒グラフ表示され、以下順次入力端子
112〜11o-1に入来した入力信号レベルが格子
c2〜co-1に対応して設けられた陽極b1〜bn上の表
示セグメントにより順次時分割されて棒グラフ表
示され、入力端子11oに入来した最も高域の分
割周波数帯域信号のレベルは陽極b1,b2,……,
bn上の表示セグメントa1o,a2o,……,anoによ
り棒グラフ表示される。
On the other hand, since pulses smaller than the duty factor 1/n are input to the input terminals 10 1 to 10 o in a time-division manner, the drive pulses taken out from the operational amplifiers A 1 to A o in a time-division manner The gratings c 1 to c o are sequentially driven in a time-division manner. At this time, the lattice c 1 ~
During this period, the grids to which no drive pulse (on voltage) is input from the operational amplifiers A 1 to A o among c o
It is substantially shorted to a cathode (not shown) as described in conjunction with FIG. Here, the above input terminal 10 1
The input period of the switch control signal to the input terminal 1 and the input signal passing period of the input terminal 11 by the multiplexer 12 are both the same period, and similarly, the input period of the switch control signal to the input terminal 1
Each switch control signal input period of 0 2 to 10 o and each input signal passing period of input terminals 11 2 to 11 o by the multiplexer 12 are also synchronized.
Therefore, the level of the lowest divided frequency band signal input to the input terminal 11 1 is anode b 1 , b 2 , b 3 , . . .
..., display segment a 11 , a 21 , a 31 , ..., on b n
a n1 is displayed as a bar graph, and the input signal levels sequentially input to input terminals 11 2 to 11 o-1 are displayed in a grid.
Display segments on anodes b 1 to b n provided corresponding to c 2 to c o-1 are sequentially time-divided and displayed as a bar graph, and the highest divided frequency band signal that has entered the input terminal 11 o The levels of anodes b 1 , b 2 , ...,
A bar graph is displayed using display segments a 1o , a 2o , ..., a no on b n .

このようにして入力信号はn分割の各周波数帯
域毎に時分割してレベル表示されスペクトル表示
されるが、一例として周波数帯域の分割数nが10
で分割周波数帯域の中心周波数31.5Hz、63Hz、
125Hz、250Hz、500Hz、1kHz、2kHz、4kHz、8k
Hz、16kHzであり、またmを13として0dBから
2dBステツプで24dBまでのレベル表示を行なう
ようなスペクトル・アナライザでは、ダイナミツ
ク駆動のデユーテイ・フアクタが比較的大きいか
ら、上記の本発明回路による格子−陰極間の実質
的な短絡手段と相俟つて格子c1〜coの各駆動パル
スのパルス幅に対してブランキング時間をなくす
こともできる。これにより、回路構成が簡単とな
る。
In this way, the input signal is time-divisionally displayed in level and spectrum for each frequency band divided into n. For example, the number of frequency band divisions n is 10.
The center frequency of the frequency band divided by 31.5Hz, 63Hz,
125Hz, 250Hz, 500Hz, 1kHz, 2kHz, 4kHz, 8k
Hz, 16kHz, and from 0dB with m as 13
In a spectrum analyzer that displays a level up to 24 dB in 2 dB steps, the duty factor of the dynamic drive is relatively large. It is also possible to eliminate the blanking time for the pulse width of each drive pulse c 1 to c o . This simplifies the circuit configuration.

ところで、以上の説明ではダイナミツク駆動型
螢光表示管としてX−Yマトリツクス螢光表示管
を例にとつて説明したが、ダイナミツク駆動可能
な螢光表示管であれば何でもよく、例えば第8図
に示す如く陽極b1′,b2′、……をb1′〜b5′,b6′〜
b10′,b11′〜b17′……というように5個の陽極に対
し各々1枚の格子c1′,c2′,c3′、……を設け、格
子c1′,c2′,c3′には入力端子141,142,143
より時分割の駆動パルスを印加し、他方、陽極
b1′,b6′,b11′、……には入力端子151より、ま
た陽極b2′,b7′,b12′、……には入力端子152
り、更に陽極b3′,b8′,b13′、……と、b4′,b9

b14′、……と、b5′,b10′,b15′、……とには入力
端子153,154,155より夫々各別の駆動パ
ルスを印加する構成の棒グラフ螢光表示管でもよ
い。第8図において、入力端子151〜155に入
来する駆動パルスは入力端子141〜143の駆動
パルスの切換わりに同期して切換わり、かつ、入
力信号レベルに応じて変化する。例えば、比較的
大レベルの入力信号は、入力端子141に駆動パ
ルスが印加される期間には入力端子151〜155
のすべてに駆動パルスが印加されて陽極(すなわ
ちここでは表示セグメント)b1′〜b5′を発光させ、
次に入来する入力端子142よりの駆動パルス印
加期間は入力端子151〜155のうち例えば15
〜154にのみ駆動パルスが印加されて表示セグ
メントb6′〜b9′を発光させ、更に次に入来する入
力端子143よりの駆動パルス印加期間は入力端
子151〜155のいずれにも駆動パルスが入来し
ないので表示セグメントb11′〜b15′のいずれも発
光しない。従つて、上記の場合は人間の眼の残像
効果により、表示セグメントb1′〜b9′が同時に発
光しているかの如く感ぜられ、棒グラフ表示がな
される。このような棒グラフ螢光表示管にも本発
明回路を適用しうる。
Incidentally, in the above explanation, an X-Y matrix fluorescent display tube was used as an example of a dynamically driven fluorescent display tube, but any fluorescent display tube that can be dynamically driven may be used.For example, as shown in FIG. As shown, the anodes b 1 ′, b 2 ′, ... are connected to b 1 ′ ~ b 5 ′, b 6 ′ ~
One grid c 1 ′, c 2 ′, c 3 ′, ... is provided for each of the five anodes, such as b 10 ′, b 11 ′ to b 17 ′..., and the grids c 1 ′, c 2 ′, c 3 ′ have input terminals 14 1 , 14 2 , 14 3
Applying more time-division driving pulses, on the other hand, the anode
b 1 ', b 6 ', b 11 ', ... are connected to the input terminal 15 1 , and anodes b 2 ', b 7 ', b 12 ', ... are connected to the input terminal 15 2 , and the anode b 3 ′, b 8 ′, b 13 ′, ...and b 4 ′, b 9

B 14 ′, . . . and b 5 ′, b 10 , b 15 , . A display tube may also be used. In FIG. 8, the drive pulses entering the input terminals 15 1 - 15 5 are switched in synchronization with the switching of the drive pulses at the input terminals 14 1 - 14 3 and change according to the input signal level. For example, a relatively high level input signal is applied to input terminals 15 1 to 15 5 during a period when a drive pulse is applied to input terminal 14 1 .
A driving pulse is applied to all of the anodes (i.e. display segments here) b 1 ′ to b 5 ′ to emit light,
The driving pulse application period from the next input terminal 14 2 is, for example, 15 among the input terminals 15 1 to 15 5 .
A drive pulse is applied only to input terminals 1 to 15 4 to cause display segments b 6 ′ to b 9 ′ to emit light . Since no drive pulse is applied to any of them, none of the display segments b 11 ′ to b 15 ′ emit light. Therefore, in the above case, due to the afterimage effect of the human eye, the display segments b 1 ′ to b 9 ′ appear to be emitting light at the same time, and a bar graph is displayed. The circuit of the present invention can also be applied to such a bar graph fluorescent display tube.

なお、上記の実施例において、演算増幅器Ap
A1〜Aoは、インバータ、バツフア回路のロジツ
ク回路などにより、同等の出力が得られる構成の
回路を代りに使用してもよい。また、上記のダイ
ナミツク駆動型螢光表示管は、スペクトラム・ア
ナライザ以外の他の用途、例えばマルチチヤンネ
ル・メータなどにも使用できる。
Note that in the above embodiment, the operational amplifiers A p ,
For A 1 to A o , a circuit configured to obtain an equivalent output may be used instead, such as an inverter or a logic circuit such as a buffer circuit. Furthermore, the dynamically driven fluorescent display tube described above can be used for applications other than spectrum analyzers, such as multi-channel meters.

上述の如く、本発明になるダイナミツク駆動型
螢光表示管の駆動回路は、ダイナミツク駆動型螢
光表示管に時分割的に駆動パルスを印加して発光
表示を行なわせると共に、このダイナミツク駆動
型螢光表示管の上記駆動パルスが印加される格子
及び陽極の両方又はいずれか一方を、この格子又
は陽極への上記駆動パルスの非印加期間中に、上
記ダイナミツク駆動型螢光表示管の陰極に実質的
短絡し、前記格子又は陽極への駆動パルスの印加
期間中は該短絡を解除するよう構成したため、従
来に比し駆動パルスの回路的な遅れ時間を大幅に
小にできるので、ブランキング時間を略零に近く
まで小にでき、従つて従来にくらべて発光のデユ
ーテイフアクタを大にとることができ、輝度を向
上することができ、またこのことにより従来と同
一の輝度でもつて発光表示する場合は時分割数を
増加させることができ、スペクトル・アナライザ
においては分割周波数帯域の数を増すことができ
るので、より詳細なスペクトル分布を見ることが
でき、また従来と同一の時分割数で同一の輝度で
発光表示を行なう場合は、駆動パルスの電圧を低
く設定でき、電源回路や駆動回路を安価に構成で
き、更に演算増幅器を使用して構成できるので
IC化が可能であり、この結果小型で安価な構成
とすることができるのでオーデイオのカセツトデ
ツキ等の組込型スペクトル・アナライザへの使用
が容易になり、また更にオーデイオのカセツトデ
ツキ等に塔載する分割周波数帯域の数が7〜10程
度のスペクトルアナライザに適用した場合は、ダ
イナミツク駆動のデユーテイフアクタが比較的大
きくとれるので、上記ブランキング時間をほぼ零
とみなせるほどに減少することができるので、ブ
ランキング発生回路を不要とすることができ、回
路の簡略化を図ることができ、また点灯期間中は
格子・陰極間に電流を流さないため、むだな電力
消費を防止できる等の数々の特長を有するもので
ある。
As described above, the drive circuit for a dynamically driven fluorescent display tube according to the present invention applies drive pulses to the dynamically driven fluorescent display tube in a time-divisional manner to cause the dynamically driven fluorescent display tube to perform a light emitting display, and also to control the dynamically driven fluorescent display tube. The grating and/or anode of the optical display tube to which the driving pulse is applied are substantially connected to the cathode of the dynamically driven fluorescent display tube during the period when the driving pulse is not applied to the grating or the anode. Since the structure is configured to short-circuit the grid and release the short-circuit during the application period of the drive pulse to the grating or the anode, the circuit delay time of the drive pulse can be significantly reduced compared to the conventional method, so the blanking time can be reduced. It can be reduced to almost zero, so the duty factor for light emission can be increased compared to the conventional method, and the brightness can be improved. When using a spectrum analyzer, the number of divided frequency bands can be increased, allowing a more detailed spectral distribution to be seen. When performing light emitting display with the same brightness, the drive pulse voltage can be set low, the power supply circuit and drive circuit can be constructed at low cost, and furthermore, they can be constructed using operational amplifiers.
It can be integrated into an IC, and as a result, it can be made into a small and inexpensive configuration, making it easy to use in a built-in spectrum analyzer such as an audio cassette deck. When applied to a spectrum analyzer with about 7 to 10 frequency bands, the dynamically driven duty factor can be relatively large, so the blanking time can be reduced to almost zero. It has many features such as eliminating the need for a blanking generation circuit, simplifying the circuit, and preventing current from flowing between the grid and cathode during the lighting period, preventing wasteful power consumption. It has the following.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は一般的なX−Yマトリツクス螢光表示
管の概略構成を示す図、第2図は従来回路の一例
を示す回路図、第3図A,B及び第4図A,Bは
夫々駆動パルスの波形を示す図、第5図は本発明
回路の基本原理を説明するための回路図、第6図
は本発明回路の一実施例を示す回路図、第7図は
本発明回路を適用したスペクトルアナライザの要
部の一実施例を示す回路系統図、第8図は本発明
回路を適用しうる棒グラフ螢光表示管の要部の概
略構成の一例を示す図である。 1……螢光表示管、6,101〜10o……スイ
ツチ制御信号入力端子、7……基準電圧入力端
子、9……X−Yマトリツクス螢光表示管の表示
面、111〜11o……分割周波数帯域信号入力端
子、131〜13o……演算増幅器、a11〜ano……
表示セグメント、b1〜bn……陽極、c1〜co……格
子、F……陰極、Ap,A1〜Ao……駆動パルス出
力及び格子−陰極短絡用演算増幅器。
Fig. 1 is a diagram showing a schematic configuration of a general X-Y matrix fluorescent display tube, Fig. 2 is a circuit diagram showing an example of a conventional circuit, Figs. 3A and B and Figs. 4A and B are respectively 5 is a circuit diagram for explaining the basic principle of the circuit of the present invention, FIG. 6 is a circuit diagram showing an embodiment of the circuit of the present invention, and FIG. 7 is a diagram showing the circuit of the present invention. FIG. 8 is a circuit diagram showing an embodiment of the essential parts of a spectrum analyzer to which the present invention is applied. FIG. 8 is a diagram showing an example of a schematic configuration of the essential parts of a bar graph fluorescent display tube to which the circuit of the present invention can be applied. 1... Fluorescent display tube, 6,10 1 to 10 o ... Switch control signal input terminal, 7... Reference voltage input terminal, 9... Display surface of X-Y matrix fluorescent display tube, 11 1 to 11 o ……Divided frequency band signal input terminal, 13 1 ~ 13 o …… Operational amplifier, a 11 ~ a no ……
Display segment, b 1 to b n ...anode, c 1 to c o ... grating, F... cathode, A p , A 1 to A o ... operational amplifier for driving pulse output and grating-cathode short circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 ダイナミツク駆動型螢光表示管に時分割的に
駆動パルスを印加して発光表示を行なわせると共
に、該ダイナミツク駆動型螢光表示管の上記駆動
パルスが印加される格子及び陽極の両方又はいず
れか一方を、該格子又は陽極への上記駆動パルス
の非印加期間中に、該ダイナミツク駆動型螢光表
示管の陰極に実質的に短絡し、該格子又は陽極へ
の該駆動パルスの印加期間中は該短絡を解除する
よう構成したことを特徴とするダイナミツク駆動
型螢光表示管の駆動回路。
1. Applying driving pulses to a dynamically driven fluorescent display tube in a time-divisional manner to perform a luminescent display, and at the same time applying the driving pulses to the grating and/or the anode of the dynamically driven fluorescent display tube. one is substantially short-circuited to the cathode of the dynamically driven fluorescent display tube during periods when the driving pulse is not applied to the grating or anode, and during the period when the driving pulse is applied to the grating or anode. A drive circuit for a dynamically driven fluorescent display tube, characterized in that it is configured to cancel the short circuit.
JP5364579A 1979-05-01 1979-05-01 Drive circuit for dynamic drive type fluorescent indicator lamp Granted JPS55146486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5364579A JPS55146486A (en) 1979-05-01 1979-05-01 Drive circuit for dynamic drive type fluorescent indicator lamp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5364579A JPS55146486A (en) 1979-05-01 1979-05-01 Drive circuit for dynamic drive type fluorescent indicator lamp

Publications (2)

Publication Number Publication Date
JPS55146486A JPS55146486A (en) 1980-11-14
JPS6328310B2 true JPS6328310B2 (en) 1988-06-08

Family

ID=12948621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5364579A Granted JPS55146486A (en) 1979-05-01 1979-05-01 Drive circuit for dynamic drive type fluorescent indicator lamp

Country Status (1)

Country Link
JP (1) JPS55146486A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50156826A (en) * 1974-06-07 1975-12-18
JPS5116828A (en) * 1974-07-31 1976-02-10 Tokyo Shibaura Electric Co HYOJIKANKUDOHOSHIKI
JPS5211898A (en) * 1975-07-18 1977-01-29 Seiko Epson Corp Liquid crystal dispiay equipment
JPS5322022A (en) * 1976-08-09 1978-03-01 Kubota Ltd Seeder
JPS5331576A (en) * 1976-09-06 1978-03-24 Sanyo Electric Co Ltd Water decomposing apparatus utilizing light energy

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50156826A (en) * 1974-06-07 1975-12-18
JPS5116828A (en) * 1974-07-31 1976-02-10 Tokyo Shibaura Electric Co HYOJIKANKUDOHOSHIKI
JPS5211898A (en) * 1975-07-18 1977-01-29 Seiko Epson Corp Liquid crystal dispiay equipment
JPS5322022A (en) * 1976-08-09 1978-03-01 Kubota Ltd Seeder
JPS5331576A (en) * 1976-09-06 1978-03-24 Sanyo Electric Co Ltd Water decomposing apparatus utilizing light energy

Also Published As

Publication number Publication date
JPS55146486A (en) 1980-11-14

Similar Documents

Publication Publication Date Title
US4554539A (en) Driver circuit for an electroluminescent matrix-addressed display
CN106255255B (en) LED backlight drive circuit, liquid crystal display device and drive method of drive circuit
CN113450704B (en) LED driving method, driving unit, display device and readable storage medium
US7002535B2 (en) Display apparatus
US11847986B2 (en) Backlight apparatus for display
US20160232832A1 (en) Display device and method for driving backlight thereof
US6509885B1 (en) Device having multiple luminescent segments
JP3618064B2 (en) Driving device and driving method of light emitting display panel
JP2008251534A (en) Backlight inverter, its drive method, and liquid crystal display device
JPH1041068A (en) Driving of electroluminescent element
JPS6328310B2 (en)
CN101938877A (en) LED driving circuit
US20090108774A1 (en) Backlight unit and liquid crystal display apparatus having the same
US20180174502A1 (en) Display apparatus
TWI234129B (en) Drive circuit for vacuum fluorescent display
JP3590186B2 (en) EL display element driving method and driving circuit using the same
JP2002297098A (en) Drive device for light-emitting panel
US20030107327A1 (en) Control circuit drive circuit for a plasma panel
GB2066605A (en) Circuit for driving a display device
JPS599067B2 (en) Elimination circuit for thin film electroluminescent panels
US10283041B2 (en) Display device
JP2754946B2 (en) Driving method of EL light emitting element
KR100477140B1 (en) Gray voltage generation circuit of liquid crystal display
TW202334930A (en) Display screen comprising display pixels with light-emitting diodes
KR870010605A (en) Color display system