JPS63282588A - 暗号化回路のチェック方式 - Google Patents
暗号化回路のチェック方式Info
- Publication number
- JPS63282588A JPS63282588A JP62116006A JP11600687A JPS63282588A JP S63282588 A JPS63282588 A JP S63282588A JP 62116006 A JP62116006 A JP 62116006A JP 11600687 A JP11600687 A JP 11600687A JP S63282588 A JPS63282588 A JP S63282588A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- pattern data
- encryption circuit
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000013500 data storage Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、いわゆるICカードと称される携帯可能電子
装置に内蔵された暗号化回路の動作チェックを行なう暗
号化回路のチェック方式に関する。
装置に内蔵された暗号化回路の動作チェックを行なう暗
号化回路のチェック方式に関する。
(従来の技術)
近年、新たな携帯可能なデータ記憶媒体として、不揮発
性メモリおよびこれらを制御するCPUなとの制御素子
を有するICチップを内蔵したICカードが開発されて
いる。この種のICカードは、制御素子によってメモリ
をアクセスし、外部装置からの要求に応じて必要なデー
タの入出力を選択的に行なうものである。
性メモリおよびこれらを制御するCPUなとの制御素子
を有するICチップを内蔵したICカードが開発されて
いる。この種のICカードは、制御素子によってメモリ
をアクセスし、外部装置からの要求に応じて必要なデー
タの入出力を選択的に行なうものである。
さて、最近のICカードでは、たとえば外部からの要求
によりメモリ内のデータを外部へ出力する際、あるいは
メモリに対してデータを書込む際、外部からの命令ある
いは内部での判断によりデータの全てまたはデータの一
部を暗号化する場合があり、そのための暗号化回路を内
蔵したものがある。暗号化回路としては、通常、データ
のビットを入れ替えるビット入れ替え回路を組合せて構
成する場合が多い。そのため、ビット入れ替え回路のパ
ターンチェック(動作チェック)は、ICカードの信頼
性向上のために不可欠なものである。
によりメモリ内のデータを外部へ出力する際、あるいは
メモリに対してデータを書込む際、外部からの命令ある
いは内部での判断によりデータの全てまたはデータの一
部を暗号化する場合があり、そのための暗号化回路を内
蔵したものがある。暗号化回路としては、通常、データ
のビットを入れ替えるビット入れ替え回路を組合せて構
成する場合が多い。そのため、ビット入れ替え回路のパ
ターンチェック(動作チェック)は、ICカードの信頼
性向上のために不可欠なものである。
通常、ICカードの製造においては、まずICチップの
段階でビット入れ替え回路のパターンチェックを行なう
。この時点では、ICチップ自体の欠陥をパターンチェ
ックによって取り除く。その後、ICチップはプラスチ
ック製のカード本体内に埋設される。このとき、埋設さ
れたICチップのビット入れ替え回路に機械的な破損が
生じる可能性がある。しかし、従来は、ICチップを埋
設した後、ICカードになった状態では、ビット入れ替
え回路のパターンチェックを行なうことができなかった
。
段階でビット入れ替え回路のパターンチェックを行なう
。この時点では、ICチップ自体の欠陥をパターンチェ
ックによって取り除く。その後、ICチップはプラスチ
ック製のカード本体内に埋設される。このとき、埋設さ
れたICチップのビット入れ替え回路に機械的な破損が
生じる可能性がある。しかし、従来は、ICチップを埋
設した後、ICカードになった状態では、ビット入れ替
え回路のパターンチェックを行なうことができなかった
。
すなわち、従来は、ICチップの段階で行なわれていた
ビット入れ替え回路のパターンチェックを、ICカード
になった状態では行なうことができなかった。このため
、ICカードの製造時にICカードの状態でビット入れ
替え回路のパターンチェックができず、ICカードとし
ての信頼性が低下していた。
ビット入れ替え回路のパターンチェックを、ICカード
になった状態では行なうことができなかった。このため
、ICカードの製造時にICカードの状態でビット入れ
替え回路のパターンチェックができず、ICカードとし
ての信頼性が低下していた。
なお、ビット入れ替え回路のみに限らず、ビット入れ替
え回路を含む暗号化回路全体についても上記同様なこと
が言える。
え回路を含む暗号化回路全体についても上記同様なこと
が言える。
(発明が解決しようとする問題点)
本発明は、上記したように携帯可能電子装置になった状
態では内部の暗号化回路の動作チェックが行なえず、携
帯可能電子装置としての信頼性か低下するという問題点
を解決すべ(なされたもので、携帯可能電子装置になっ
た状態でも内部の暗号化回路の動作チェックが可能とな
り、暗号化回路を含む携帯可能電子装置の信頼性が向上
する暗号化回路のチェック方式を提供することを目的と
する。
態では内部の暗号化回路の動作チェックが行なえず、携
帯可能電子装置としての信頼性か低下するという問題点
を解決すべ(なされたもので、携帯可能電子装置になっ
た状態でも内部の暗号化回路の動作チェックが可能とな
り、暗号化回路を含む携帯可能電子装置の信頼性が向上
する暗号化回路のチェック方式を提供することを目的と
する。
[発明の構成コ
(問題点を解決するための手段)
本発明の暗号化回路のチェック方式は、データの暗号化
を行なう暗号化回路を備えた携帯可能電子装置において
、第1のデータおよびこの第1のデータに対応する第2
のデータをそれぞれ記憶する記憶手段と、この記憶手段
に記憶された第1のデータを前記暗号化回路に入力する
手段と、この手段で入力された第1のデータに対する暗
号化データを前記暗号化回路から出力させる手段と、こ
の手段で出力されたデータと前記記憶手段に記憶された
第2のデータとを照合することにより、前記暗号化回路
の動作チェックを行なう手段とを具備している。
を行なう暗号化回路を備えた携帯可能電子装置において
、第1のデータおよびこの第1のデータに対応する第2
のデータをそれぞれ記憶する記憶手段と、この記憶手段
に記憶された第1のデータを前記暗号化回路に入力する
手段と、この手段で入力された第1のデータに対する暗
号化データを前記暗号化回路から出力させる手段と、こ
の手段で出力されたデータと前記記憶手段に記憶された
第2のデータとを照合することにより、前記暗号化回路
の動作チェックを行なう手段とを具備している。
(作用)
第1のデータおよびこの第1のデータに対応する第2の
データをそれぞれ用意しておき、この用意した第1のデ
ータを携帯可能電子装置内の暗号化回路に入力し、この
入力した第1のデータに対する暗号化データを上記暗号
化回路から出力させ、この出力されたデータと上記用意
した第2のデータとを照合することにより上記暗号化回
路の動作チェックを行なうものである。
データをそれぞれ用意しておき、この用意した第1のデ
ータを携帯可能電子装置内の暗号化回路に入力し、この
入力した第1のデータに対する暗号化データを上記暗号
化回路から出力させ、この出力されたデータと上記用意
した第2のデータとを照合することにより上記暗号化回
路の動作チェックを行なうものである。
これにより、携帯可能電子装置の状態で内部の暗号化回
路の動作チェックを行なえるため、たとえば携帯可能電
子装置の製造時にICチップの段階で暗号化回路の動作
チェックを行ない、さらに携帯可能電子装置の段階で再
び暗号化回路の動作チj−ツクを行なうことにより、携
帯可能電子装置の製造過程において暗号化回路に破損が
生じなかったか否かを確認することができ、暗号化回路
を含む携帯可能電子装置の信頼性が著しく向上する。
路の動作チェックを行なえるため、たとえば携帯可能電
子装置の製造時にICチップの段階で暗号化回路の動作
チェックを行ない、さらに携帯可能電子装置の段階で再
び暗号化回路の動作チj−ツクを行なうことにより、携
帯可能電子装置の製造過程において暗号化回路に破損が
生じなかったか否かを確認することができ、暗号化回路
を含む携帯可能電子装置の信頼性が著しく向上する。
(実施例)
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第2図は、本発明に係る携帯可能電子装置としてのIC
カードと、このICカードを取扱う外部装置とのシステ
ム構成図である。
カードと、このICカードを取扱う外部装置とのシステ
ム構成図である。
ICカード11は、種々のデータを記憶するEEFRO
Mなどの不揮発性メモリ12、データの暗号化を行なう
暗号化回路13、後述する外部装置21と通信するため
のコンタクト部14、およびこれらを制御するCPUな
どの制御素子15から構成されていて、これらのうちメ
モリ12、暗号化回路13および制御素子15は、たと
えば1つのICチップ(あるいは複数のICチップ)で
構成されてICカード本体内に埋設されている。
Mなどの不揮発性メモリ12、データの暗号化を行なう
暗号化回路13、後述する外部装置21と通信するため
のコンタクト部14、およびこれらを制御するCPUな
どの制御素子15から構成されていて、これらのうちメ
モリ12、暗号化回路13および制御素子15は、たと
えば1つのICチップ(あるいは複数のICチップ)で
構成されてICカード本体内に埋設されている。
暗号化回路13は、暗号化の一手段としてデータのビッ
トを入れ替えるビット入れ替え回路16を有している。
トを入れ替えるビット入れ替え回路16を有している。
外部装置21は、データを記憶するメモリ22、前記ビ
ット入れ替え回路16をチェックするためのパターンデ
ータを記憶するパターンデータメモリ23、データの入
力などを行なうキーボード部24、人出力データなどを
表示する表示部25、ICカード11と通信するための
コンタクト部26、およびこれらを制御するCPUなど
の制御部2″Iから構成されている。パターンデータメ
そり23は、チェック用の第1のパターンデータおよび
第2のパターンデータをそれぞれ記憶している。第1の
パターンデータおよび第2のパターンデータは1対1対
応であり、あらかじめ前記ビット入れ替え回路16によ
り第1のパターンデータが変換される結果を第1のパタ
ーンデータに対応する第2のパターンデータとしである
。
ット入れ替え回路16をチェックするためのパターンデ
ータを記憶するパターンデータメモリ23、データの入
力などを行なうキーボード部24、人出力データなどを
表示する表示部25、ICカード11と通信するための
コンタクト部26、およびこれらを制御するCPUなど
の制御部2″Iから構成されている。パターンデータメ
そり23は、チェック用の第1のパターンデータおよび
第2のパターンデータをそれぞれ記憶している。第1の
パターンデータおよび第2のパターンデータは1対1対
応であり、あらかじめ前記ビット入れ替え回路16によ
り第1のパターンデータが変換される結果を第1のパタ
ーンデータに対応する第2のパターンデータとしである
。
なお、31はICカード11と外部装置21との間で通
信するための通信回線である。
信するための通信回線である。
次に、このような構成において本発明に係る暗号化回路
のチェック方式を第1図を用いて詳細に説明する。まず
、ICカード11を外部装置21にセットし、キーボー
ド部24からビット入れ替え回路のチェック命令を入力
する。すると、外部装置21の制御部27はICカード
11の制御素子15にビット入れ替え回路チェック信号
を送信する。これを受信した制御素子15は、チェック
承認信号を外部装置21の制御部27に送信する。
のチェック方式を第1図を用いて詳細に説明する。まず
、ICカード11を外部装置21にセットし、キーボー
ド部24からビット入れ替え回路のチェック命令を入力
する。すると、外部装置21の制御部27はICカード
11の制御素子15にビット入れ替え回路チェック信号
を送信する。これを受信した制御素子15は、チェック
承認信号を外部装置21の制御部27に送信する。
これを受信した制御部27は、パターンデータメモリ2
3から第1のパターンデータを読出し、それをICカー
ド11の制御素子15に送信する。
3から第1のパターンデータを読出し、それをICカー
ド11の制御素子15に送信する。
これを受信した制御素子15は、受信した第1のパター
ンデータを暗号化回路13内のビット入れ替え回路16
に入力し、これによってビット入れ替え回路16から出
力される変換されたデータを外部装置21の制御部27
に送信する。これを受信した制御部27は、受信した第
1のパターンデータとパターンデータメモリ23内の第
2のパターンデータとを比較照合する。この照合の結果
、両パターンデータが一致すれば、ビット入れ替え回路
16は正常動作しており、したがって制御部27は正常
である旨を示すメツセージを表示部25に表示する。ま
た、上記照合の結果、両パターンデータが一致しなけれ
ば、ビット入れ替え回路16は異常動作しており、した
がって制御部27は異常である旨を示すメツセージを表
示部25に表示する。
ンデータを暗号化回路13内のビット入れ替え回路16
に入力し、これによってビット入れ替え回路16から出
力される変換されたデータを外部装置21の制御部27
に送信する。これを受信した制御部27は、受信した第
1のパターンデータとパターンデータメモリ23内の第
2のパターンデータとを比較照合する。この照合の結果
、両パターンデータが一致すれば、ビット入れ替え回路
16は正常動作しており、したがって制御部27は正常
である旨を示すメツセージを表示部25に表示する。ま
た、上記照合の結果、両パターンデータが一致しなけれ
ば、ビット入れ替え回路16は異常動作しており、した
がって制御部27は異常である旨を示すメツセージを表
示部25に表示する。
このように、チェック用の第1のパターンデータおよび
この第1のパターンデータに対応する第2のパターンデ
ータを外部装置に記憶しておき、この記憶しである第1
のパターンデータを外部装置からICカードに送信して
暗号化回路内のビット入れ替え回路に入力し、この入力
した第1のパターンデータに対するビット入れ替え回路
の出力データをICカードから外部装置に送信させ、外
部装置において受信したデータと上記記憶しである第2
のパターンデータとを比較照合することにより、上記暗
号化回路内のビット入れ替え回路の動作チェックを行な
うものである。
この第1のパターンデータに対応する第2のパターンデ
ータを外部装置に記憶しておき、この記憶しである第1
のパターンデータを外部装置からICカードに送信して
暗号化回路内のビット入れ替え回路に入力し、この入力
した第1のパターンデータに対するビット入れ替え回路
の出力データをICカードから外部装置に送信させ、外
部装置において受信したデータと上記記憶しである第2
のパターンデータとを比較照合することにより、上記暗
号化回路内のビット入れ替え回路の動作チェックを行な
うものである。
これにより、Icカードの状態で暗号化回路内のビット
入れ替え回路の動作チェックを行なえるため、たとえば
ICカードの製造時にICチップの段階でビット入れ替
え回路の動作チェックを行ない、さらにICカードの段
階で再びビット入れ替え回路の動作チェックを行なうこ
とにより、ICカードの製造過程においてビット入れ替
え回路に破損が生じなかったか否かを確認することがで
き、ビット入れ替え回路を含むICカードの信頼性が著
しく向上する。
入れ替え回路の動作チェックを行なえるため、たとえば
ICカードの製造時にICチップの段階でビット入れ替
え回路の動作チェックを行ない、さらにICカードの段
階で再びビット入れ替え回路の動作チェックを行なうこ
とにより、ICカードの製造過程においてビット入れ替
え回路に破損が生じなかったか否かを確認することがで
き、ビット入れ替え回路を含むICカードの信頼性が著
しく向上する。
なお、比較照合するデータは数が多いので、ICカード
内に記憶させると、メモリ容量の限られたICカードに
おいては不利である。したがって、前記実施例のように
外部装置に比較照合するデータを記憶することにより、
ICカードのメモリに負担をかけることはない。また、
暗号化回路自体ヲパターンチェックするのではな(、暗
号化回路内のビット入れ替え回路を個々にパターンチェ
ックするので、パターンチェック用のデータを盗まれた
り、あるいは盗聴されたりしても、暗号化回路自体の安
全性は損うことがないことも前記実施例の利点である。
内に記憶させると、メモリ容量の限られたICカードに
おいては不利である。したがって、前記実施例のように
外部装置に比較照合するデータを記憶することにより、
ICカードのメモリに負担をかけることはない。また、
暗号化回路自体ヲパターンチェックするのではな(、暗
号化回路内のビット入れ替え回路を個々にパターンチェ
ックするので、パターンチェック用のデータを盗まれた
り、あるいは盗聴されたりしても、暗号化回路自体の安
全性は損うことがないことも前記実施例の利点である。
なお、前記実施例では、暗号化回路内のビット入れ替え
回路の動作チェックを行なう場合について説明したが、
本発明はこれに限定されるものでなく、ビット入れ替え
回路を含む暗号化回路全体の動作チェックも同様に行な
うことができる。
回路の動作チェックを行なう場合について説明したが、
本発明はこれに限定されるものでなく、ビット入れ替え
回路を含む暗号化回路全体の動作チェックも同様に行な
うことができる。
[発明の効果コ
以上詳述したように本発明によれば、携帯可能電子装置
になった状態でも内部の暗号化回路の動作チェックが可
能となり、暗号化回路を含む携帯可能電子装置の信頼性
が向上する暗号化回路のチェック方式を提供できる。
になった状態でも内部の暗号化回路の動作チェックが可
能となり、暗号化回路を含む携帯可能電子装置の信頼性
が向上する暗号化回路のチェック方式を提供できる。
図は本発明の一実施例を説明するためのもので、第1図
は暗号化囲路のチェック方式を説明する流れ図、第2図
はICカードと外部装置とのシステム構成図である。 11・・・ICカード(携帯可能電子装置)、12・・
・不揮発性メモリ、13・・・暗号化回路、14・・・
コンタクト部、15・・・制御素子、16・・・ビット
入れ替え回路、21・・・外部装置、23・・・パター
ンデータメモリ、26・・・コンタクト部、27・・・
制御部、31・・・通信回線。
は暗号化囲路のチェック方式を説明する流れ図、第2図
はICカードと外部装置とのシステム構成図である。 11・・・ICカード(携帯可能電子装置)、12・・
・不揮発性メモリ、13・・・暗号化回路、14・・・
コンタクト部、15・・・制御素子、16・・・ビット
入れ替え回路、21・・・外部装置、23・・・パター
ンデータメモリ、26・・・コンタクト部、27・・・
制御部、31・・・通信回線。
Claims (4)
- (1) データの暗号化を行なう暗号化回路を備えた携
帯可能電子装置において; 第1のデータおよびこの第1のデータに対応する第2の
データをそれぞれ記憶する記憶手段と;この記憶手段に
記憶された第1のデータを前記暗号化回路に入力する手
段と; この手段で入力された第1のデータに対する暗号化デー
タを前記暗号化回路から出力させる手段と; この手段で出力されたデータと前記記憶手段に記憶され
た第2のデータとを照合することにより、前記暗号化回
路の動作チェックを行なう手段とを具備したことを特徴
とする暗号化回路のチェック方式。 - (2) 前記第2のデータは前記第1のデータが前記暗
号化回路で暗号化される結果と同一のデータとしてある
ことを特徴とする特許請求の範囲第1項記載の暗号化回
路のチェック方式。 - (3) 前記暗号化回路は暗号化の一手段としてデータ
のビットを入れ替えるビット入れ替え回路を有し、この
ビット入れ替え回路の動作チェックを行なうことを特徴
とする特許請求の範囲第1項記載の暗号化回路のチェッ
ク方式。 - (4) 前記携帯可能電子装置はいわゆるICカードで
あることを特徴とする特許請求の範囲第1項記載の暗号
化回路のチェック方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62116006A JPS63282588A (ja) | 1987-05-14 | 1987-05-14 | 暗号化回路のチェック方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62116006A JPS63282588A (ja) | 1987-05-14 | 1987-05-14 | 暗号化回路のチェック方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63282588A true JPS63282588A (ja) | 1988-11-18 |
Family
ID=14676498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62116006A Pending JPS63282588A (ja) | 1987-05-14 | 1987-05-14 | 暗号化回路のチェック方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63282588A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0798744A (ja) * | 1993-06-24 | 1995-04-11 | Nhk Spring Co Ltd | 被検出物の真正さをチェックする方法および装置 |
-
1987
- 1987-05-14 JP JP62116006A patent/JPS63282588A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0798744A (ja) * | 1993-06-24 | 1995-04-11 | Nhk Spring Co Ltd | 被検出物の真正さをチェックする方法および装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100397316B1 (ko) | 기억 장치, 암호화ㆍ복호화 장치 및 불휘발성 메모리의액세스 방법 | |
US8746578B2 (en) | System and method for updating read-only memory in smart card memory modules | |
US5237609A (en) | Portable secure semiconductor memory device | |
CN101655775B (zh) | 卡和主机设备 | |
CN100356354C (zh) | 总线系统及访问控制方法 | |
US20070180536A1 (en) | Processor, memory, computer system, system LSI, and method of authentication | |
JPH05250326A (ja) | Icカードと端末機との間の認証方法およびそのシステム | |
JP2011504263A (ja) | スマートストレージデバイス | |
JP2000194799A (ja) | 携帯型信号処理装置 | |
US20220374155A1 (en) | Memory device having a secure test mode entry | |
US6658497B1 (en) | System for recognizing of a device connection state by reading structure information data which produced by pull-up resistor and pull-down resistor | |
GB2227111A (en) | Certification system | |
JPH04219823A (ja) | Romデータの保護方法及び装置 | |
CN101136079A (zh) | Cpu与逻辑加密双用智能卡及其关键数据的处理方法 | |
JP2007173911A (ja) | データ処理装置、データ処理プログラム、およびデータ処理システム | |
JPS63282588A (ja) | 暗号化回路のチェック方式 | |
JP4394413B2 (ja) | 情報記憶装置及び情報処理システム | |
JP4478580B2 (ja) | 交換可能ハードウェア・ユニットを二者択一的に活動化するための方法およびシステム | |
JP2002244921A (ja) | データ処理装置 | |
JPH03271885A (ja) | Icカードシステム | |
JPH11353049A (ja) | セキュリティ機能内蔵型周辺処理装置 | |
JPH0253154A (ja) | 携帯可能電子装置 | |
JP2006340287A (ja) | 通信システム、情報端末、制御装置、情報処理方法、並びにプログラムおよび記録媒体 | |
JP2003067679A (ja) | 携帯可能電子装置及びそのデータ書込方法 | |
JPH11110091A (ja) | 複数情報記憶媒体処理システム、複数情報記憶媒体処理装置、複数icカード処理システム、複数icカード処理装置及び複数icカードアクセス方法 |