CN101136079A - Cpu与逻辑加密双用智能卡及其关键数据的处理方法 - Google Patents

Abstract

本发明公开了一种CPU与逻辑加密双用智能卡及其内部关键数据的处理方法，涉及智能卡技术，为方便CPU与逻辑加密双用智能卡的使用而发明。CPU与逻辑加密双用智能卡中关键数据的处理方法包括：CPU卡系统输出/接收关键数据；CPU卡系统控制关键数据在逻辑加密数据存储区中的读/写操作。CPU与逻辑加密双用智能卡包括：CPU卡系统及逻辑加密卡系统，数据控制单元及位于逻辑加密卡系统中的逻辑加密数据存储区。本发明能够使得CPU与逻辑加密双用智能卡内部的关键数据一致，从而方便了卡片的使用。

Description

CPU与逻辑加密双用智能卡及其关键数据的处理方法

技术领域

本发明涉及智能卡技术，尤其涉及一种CPU与逻辑加密卡及其关键数据的处理方法。

背景技术

集成电路卡又称为IC卡，内部封装有集成电路，用以存储和处理数据。根据对IC卡内部EEPROM(电可擦除可编程只读存储器)读写方式的不同，IC卡可以分为三类：存储卡、逻辑加密卡及CPU卡。

其中，存储卡是直接将EEPROM芯片封装在卡片上，外部设备可以直接访问到EEPROM中的任何一个单元。由于存储卡只有EEPROM一个芯片，因此IC卡的对外接口实际上就是EEPROM的对外接口，这样外部读写设备就可十分方便的对EEPROM进行读写。作为IC卡来说，则无法对外部读写设备的合法性进行判断，因此非常容易被攻击。因此，存储卡不具备数据安全性保护措施，安全性非常低，不适合于应用到对通信的安全性有要求的场合。

逻辑加密卡是将EEPROM芯片封装在卡片的同时，将一组硬件逻辑电路也封装在芯片上。外部读写设备在访问逻辑加密卡的EEPROM(也即逻辑极加密数据存储区)之前，必须发送一组数据给硬件逻辑电路，由硬件逻辑电路来判断数据的合法性。只有数据合法，硬件逻辑电路才会允许外部读写设备对EEPROM进行读写操作。因而逻辑加密卡具有安全保护措施，其安全性高于存储卡。

CPU卡又叫智能卡，卡内的集成电路包括中央处理器CPU、可编程只读存储器EEPROM，随机存储器RAM和固化在只读存储器ROM中的卡内操作系统COS(ChipOperat ing Sys tem)，其中随机存储器RAM和只读存储器ROM构成了CPU卡的数据存储区。外部读写设备在与CPU卡进行数据交换的时候，必须首先发命令给中央处理器CPU，由中央处理器CPU通过智能卡操作系统COS对命令进行解释，并进行分析判断。在确认外部读写设备的合法性之后，允许外部读写设备与CPU卡之间建立连接。之后的数据读写操作仍然要由外部读写设备发出相应的命令，并由中央处理器CPU对命令进行正确解释后，允许外部读写设备和随机存储器RAM进行数据交换；数据交换成功后，在中央处理器CPU的控制下，利用CPU卡中的内部数据总线，再将RAM中的数据与EEPROM中的数据进行交换。由上可见，外部读写设备只能通过微处理器芯片与卡片内的EEPROM进行数据交换，而不能直接访问EEPROM。因而，CPU卡以其安全性高，应用丰富等优点得到了广泛的应用。

随着智能卡技术的发展，CPU卡将逐渐取代逻辑加密卡。但是由于逻辑加密卡的机具已经推广应用，那么在CPU卡替换逻辑加密卡的过程中，很可能会出现CPU读卡机具与逻辑加密读卡机具同时存在的情况。为了方便用户，这就需要一种能同时应用在两种读卡机具上的智能卡。虽然这种智能卡已经被研发出来，但是在这种智能卡里，CPU卡系统与逻辑加密卡系统的数据是分开存储的，两个卡系统内的数据不能相互访问。因此，在使用过程中，如果读卡机具只支持CPU卡或逻辑加密卡的话，CPU卡系统/逻辑加密卡系统只会修改CPU数据存储区/逻辑加密数据存储区中的数据，而逻辑加密数据存储区/CPU数据存储区中的数据则得不到修改。因而就会出现两个数据存储区中存储的数据不同步的问题，从而为卡片的使用带来不便。

发明内容

本发明提供了一种CPU与逻辑加密双用智能卡及其关键数据的处理方法，以方便CPU与逻辑加密双用智能卡的使用。

本发明CPU与逻辑双用智能卡关键数据的处理方法采用以下技术方案：

CPU与逻辑加密双用智能卡中关键数据的处理方法，所述逻辑加密卡系统设置有逻辑加密数据存储区，包括：

CPU卡系统输出/接收关键数据；

CPU卡系统控制关键数据在逻辑加密数据存储区中的读/写操作。

所述CPU卡系统接收/输出关键数据之前还包括：

判断所述CPU与逻辑加密双用智能卡接收的CPU卡命令是否涉及关键数据。

在判断所述CPU与逻辑加密双用智能卡接收的CPU卡命令是否涉及关键数据之前还包括：

CPU与逻辑加密双用智能卡向外部读写设备发送通信命令；

外部读写设备根据所述通信命令判断是否对CPU与逻辑加密双用智能卡的CPU卡系统进行操作。

所述CPU卡系统控制关键数据在逻辑加密数据存储区中进行读操作的过程具体为：

读取逻辑加密数据存储区中的关键数据；

将逻辑加密格式的关键数据转换成CPU格式的关键数据。

所述CPU卡系统控制关键数据在逻辑加密数据存储区中进行写操作的过程具体为：

将CPU格式的关键数据转换成逻辑加密格式的关键数据；

将所述逻辑加密格式的关键数据存储在逻辑加密数据存储区中。

由于本发明所述的CPU与逻辑加密双用智能卡关键数据的处理方法，只将关键数据存储在逻辑加密数据存储单元中，CPU卡系统可以对该逻辑加密数据存储单元进行操作；因而在卡片接收到的CPU卡命令涉及关键数据的情况下，只需要修改存储在逻辑加密数据存储区中的关键数据即可，而避免了现有技术中由于将数据分别存储在两个数据存储区，而造成的两个数据存储区中的关键数据不一致的情况，因而方便了CPU与逻辑加密双用智能卡的使用。

本发明CPU与逻辑双用智能卡采用以下技术方案：

CPU与逻辑加密双用智能卡，包括CPU卡系统与逻辑加密卡系统；

CPU卡系统，用于输出/接收关键数据；

逻辑加密数据存储区，位于逻辑加密卡系统中，用于存储关键数据；

所述CPU与逻辑加密双用智能卡还包括：

数据控制单元，用于控制控制关键数据在逻辑加密数据存储区中的读/写操作。

所述数据控制单元包括：

数据接口模块，用于提供CPU卡系统访问逻辑加密数据存储区的接口；

数据转换模块，用于进行CPU格式的关键数据与逻辑加密格式的关键数据之间的转换。

所述数据控制单元的一端与逻辑加密数据存储区连接，另一端与CPU卡系统连接。

所述的CPU与逻辑加密双用智能卡，还包括：

数据判断单元，用于判断所述CPU与逻辑加密双用智能卡接收的CPU卡命令是否涉及关键数据。

所述的CPU与逻辑加密双用智能卡，还包括：

命令发送单元，用于向外部读写设备发送通信命令。

具体地，所述的逻辑加密数据存储区中存在电子钱包系统。

所述的关键数据为电子消费数据或钱包余额。

本发明的CPU与逻辑加密双用智能卡，由于将关键数据仅存储在逻辑加密数据存储区中，因而在卡片与外部读写设备进行通信时，根据卡片接收到的CPU卡命令，CPU卡系统可修改存储在逻辑加密数据存储区中的关键数据，而避免了现有技术中由于将数据分别存储在两个数据存储区，而造成的两个数据存储区中的关键数据不一致的情况，因而方便了CPU与逻辑加密双用智能卡的使用。

附图说明

图1是本发明CPU与逻辑加密双用智能卡中关键数据的处理方法的流程图；

图2是本发明CPU与逻辑加密双用智能卡中关键数据的处理方法的具体实施例图；

图3是本发明的CPU与逻辑加密双用智能卡的结构图。

具体实施方式

下面结合附图对本发明做进一步的详细说明。

为了解决一张智能卡中的CPU卡系统与逻辑加密卡系统的数据由于分开存储，而导致的数据不一致的问题，如图1所示，本发明CPU与逻辑加密双用智能卡中关键数据的处理方法包括以下步骤：

CPU卡系统输出/接收关键数据；

CPU卡系统控制关键数据在逻辑加密数据存储区中的读/写操作。

这样，由于只将关键数据存储在逻辑加密数据存储区中，因而在卡片接收到的CPU卡命令涉及关键数据的情况下，只需要修改存储在逻辑加密数据存储区中的关键数据即可实现数据的一致性，从而方便了用户的使用。而在读取逻辑加密存储区中的关键数据时，则需将逻辑加密格式的关键数据转换成CPU格式的关键数据，之后再对转换后的关键数据进行修改、删除等操作。

结合图2，详细描述一下本发明所述CPU与逻辑加密双用智能卡中关键数据的处理方法。

在使用过程中，CPU与逻辑加密双用智能卡和外部读写设备进行通信时，首先由外部读写设备判断出是对CPU卡系统进行操作还是对逻辑加密卡片系统进行操作。判断方法是：首先由所述CPU与逻辑双用智能卡向外部读写设备发送一个通信命令，这个通信命令中的一个字节为SAK字节，用来标识卡片的类型。外部读写设备在收到所述命令后，获得SAK字节，判断出是对CPU卡系统进行操作还是对逻辑加密卡系统进行操作。

如果外部读写设备是对逻辑加密卡系统进行操作，就会向卡片发送authentication指令，由卡片进入逻辑加密卡处理流程。在外部读写设备访问CPU与逻辑双用智能卡的过程中，那么就会由逻辑加密卡系统的硬件逻辑电路，判断外部读写设备发出的访问指令是不是合法。若合法，则允许外部读写设备对逻辑加密数据存储区中的数据(关键数据或其他逻辑加密数据)进行读写操作，这与现有技术中逻辑加密卡的操作流程相同，在此不再赘述。否则，就不允许外部读写设备对CPU与逻辑双用智能卡进行访问。

如果外部读写设备是对CPU卡系统进行操作，则外部读写设备就会向卡片发送RATS指令，进入CPU处理流程。这时，首先需要判断外部读写设备的访问指令中是否涉及到关键数据。若不涉及关键数据，则直接修改CPU数据存储区中的其他数据，这与现有技术中CPU卡处理数据的流程相同。

若涉及到关键数据，则就对逻辑加密数据存储区中存储的关键数据进行修改。若所述CPU卡命令为读取关键数据的命令，则读取逻辑加密数据存储区中的数据，再将读出的逻辑加密格式的数据转换为CPU格式的数据。若所述CPU卡命令为写入关键数据的命令，则需将写入的CPU格式的关键数据转换成逻辑加密格式的数据，再将转换后的逻辑加密格式的数据写入到逻辑加密数据存储区中。

所述的关键数据由设计人员在设计卡片的过程中设置，可根据卡片的使用情况而定。例如当卡片应用在电子钱包上时，钱包余额或者电子消费数据可被设计成为关键数据；当卡片作为电表卡应用时，那么用户的剩余电量则可作为关键数据等。

由于本发明所述的CPU与逻辑加密双用智能卡关键数据的处理方法，只将关键数据存储在逻辑加密数据存储单元中，CPU卡系统可以对该逻辑加密数据存储单元进行操作；因而在卡片接收到的CPU卡命令涉及关键数据的情况下，只需要修改存储在逻辑加密数据存储区中的关键数据即可，而避免了现有技术中由于将数据分别存储在两个数据存储区，而造成的两个数据存储区中的关键数据不一致的情况，因而方便了CPU与逻辑加密双用智能卡的使用。

CPU卡数据与逻辑加密卡数据的存储格式不同。以CPU与逻辑双用智能卡应用在电子钱包时为例，在逻辑加密数据存储区中的数据的存储格式是低字节在前，高字节在后；而CPU数据存储区中，数据存储的格式是高字节在前，低字节在后。

为了正确对关键数据进行计算，在从逻辑加密数据存储区中读取逻辑加密格式的数据后，需要将逻辑加密数据的高低字节进行调换，得到符合CPU格式的数据。而在将CPU格式的数据写入到逻辑加密数据存储区时，也需要将CPU格式的高低字节调换。

此外，当CPU与逻辑双用智能卡应用于电卡中时，若CPU卡系统中的数据以十进制形式存储，而逻辑加密卡系统中的数据以十六进制的形式存储，那么在实现两个卡系统中数据的转换时，就需要将CPU卡系统中的十进制数据转换成逻辑加密卡系统中可以识别的十六进制数据，或者将逻辑加密卡系统中存储的十六进制的数据转换成CPU卡系统能够识别的十进制的数据。

当然，数据转换的方式并不限于此。其他能够正确实现两种格式之间的转换方法均可应用在本发明中。

此外，本发明还提供了一种CPU与逻辑加密双用智能卡。

顾名思义，CPU与逻辑加密双用智能卡分别包括两个部分：CPU卡系统及逻辑加密卡系统。其中，CPU卡系统用于负责CPU卡系统与外部读写设备的通信；逻辑加密卡部分，用于负责逻辑加密卡系统与外部读写设备的通信。

如图3所示，本发明的CPU与逻辑加密双用智能卡包括：包括CPU卡系统与逻辑加密卡系统，其中：

CPU卡系统，用于输出/接收关键数据。

逻辑加密数据存储区，位于逻辑加密卡系统中，用于存储关键数据；

数据控制单元，用于控制关键数据在逻辑加密数据存储区中的读/写操作，并且，数据控制单元的一端与逻辑加密数据存储区连接，另一端与CPU卡系统连接；

因此，本发明的CPU与逻辑加密双用智能卡由于将关键数据只存储在逻辑加密数据存储区中，CPU卡系统可以对存储在逻辑加密数据存储区中的关键数据进行操作，因而在使用过程中不会出现两个卡系统中数据不一致的情况，从而方便了用户的使用。

为了提高CPU与逻辑双用智能卡的操作效率，所述CPU与逻辑加密双用智能卡还包括：数据判断单元，其输出端与所述CPU卡系统中的数据存储区连接，输入端为所述卡片与外部读写设备的接口，用于判断卡片接收的CPU卡命令是否涉及关键数据；命令发送单元，用于向外部读写设备发送通信命令。

进一步地，所述的数据控制单元包括：

数据接口模块，用于提供CPU卡程序访问逻辑加密数据存储区的接口；

数据转换模块，用于进行CPU卡数据与逻辑加密卡数据之间的转换。

CPU与逻辑加密双用智能卡和外部读写设备进行通信时，首先由外部读写设备判断是对CPU卡系统进行操作还是对逻辑加密卡系统进行操作。判断方法是：首先由所述CPU与逻辑双用智能卡向外部读写设备发送一个通信命令，这个通信命令中的一个字节为SAK字节，用来标识卡片的类型。外部读写设备在收到所述命令后，获得SAK字节，判断出是对CPU卡系统进行操作还是对逻辑加密卡系统进行操作。

若对逻辑加密卡系统进行操作，则由逻辑加密卡系统的硬件逻辑电路来判断卡片接收到的读写命令是否合法，若合法则允许对逻辑加密数据存储区中的数据(关键数据或其他逻辑加密数据)进行修改，否则不允许修改逻辑加密数据存储区中的数据。

若对CPU卡系统进行操作，数据判断单元判断卡片接收到的读写命令是否涉及关键数据。若不需要对关键数据进行修改，则直接修改CPU数据存储区中的数据。

若需要对关键数据进行修改时，在读取逻辑加密数据存储区中存储的关键数据的情况下，由数据接口模块从逻辑加密数据存储区中读取逻辑加密格式的数据，再由数据转换模块将读取的逻辑加密格式的数据转换成CPU格式的数据。接下来再由CPU卡系统对CPU格式的数据进行修改。若要将修改后的CPU格式的数据存储到逻辑加密数据存储区中时，则需要由数据转换模块将修改后的CPU格式的数据转换成逻辑加密格式的数据，再通过数据接口模块将逻辑加密格式的数据存储在逻辑加密数据存储区中。

相较于现有技术中将关键数据分别存储在CPU数据存储区以及逻辑加密数据存储区中的方式，在本发明中，关键数据只存储在逻辑加密数据存储区中。这样，若需要对卡片内部的数据进行处理时，只需要由对逻辑加密数据存储区中的数据进行处理即可，真正的实现了两数据存储区中数据的一致性。

下面以CPU与逻辑加密双用智能卡应用于电子钱包时为例，描述本发明的具体实施过程。

此时，在卡片的设计过程中，将钱包余额设置为关键数据。那么，在CPU数据存储区内将不再存储钱包余额这个关键数据。如果是逻辑加密卡命令，直接对逻辑加密数据存储区内的数据进行操作，具体过程如下：由逻辑加密卡系统的硬件逻辑电路判断CPU与逻辑双用智能卡接收到的逻辑加密命令是否合法，若合法则允许外部读写设备对逻辑加密数据存储区中的数据进行修改。若不合法，则不允许修改逻辑加密数据存储区中的数据。

当卡片接收到CPU卡命令，且所述CPU卡命令涉及到关键数据时，处理流程如下：

T1、调用数据接口模块，从逻辑加密数据存储区中读出钱包的余额。调用数据转换模块，将读出的钱包余额转换成CPU格式的钱包余额。如果读取数据失败，转入步骤T6。

T2、利用转换后的CPU格式的钱包余额进行计算，计算出消费后的余额。如果金额不足或其他原因导致消费失败，转入步骤T6。

T3、准备好相关的CPU卡消费数据，如交易明细、交易序号、TAC等。如果在计算这些数据时有错误，如寻找相应密钥失败、交易序号越界等，转入步骤T6。

T4、调用数据转换模块，将计算好的CPU格式的消费后余额转换成逻辑加密格式的消费后余额，并再次调用数据接口模块，将所述逻辑加密格式的数据写入逻辑加密数据存储区内。

T5、将相关CPU消费数据写入CPU存储区。

T6、返回相关数据，处理结束。

对于本发明所述的CPU与逻辑加密双用智能卡不仅仅局限在钱包应用上，也可以应用在电表、水表等一切需要一张智能卡就可与各种不同类型的读卡装置进行数据交互的场合。另外，本发明中的应用也不应局限于逻辑加密卡系统和CPU卡系统之间，也可以是CPU卡系统与其它卡载数据读写系统(比如只读卡系统)之间的数据同步，其流程与本发明的实施例实质相同。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，本领域技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (12)

1.CPU与逻辑加密双用智能卡中关键数据的处理方法，所述逻辑加密卡系统设置有逻辑加密数据存储区，其特征在于包括：

CPU卡系统输出/接收关键数据；

CPU卡系统控制关键数据在逻辑加密数据存储区中的读/写操作。

2.根据权利要求1所述的CPU与逻辑加密双用智能卡中关键数据的处理方法，其特征在于，所述CPU卡系统接收/输出关键数据之前还包括：

判断所述CPU与逻辑加密双用智能卡接收的CPU卡命令是否涉及关键数据。

3.根据权利要求2所述的CPU与逻辑加密双用智能卡中关键数据的处理方法，其特征在于，在判断所述CPU与逻辑加密双用智能卡接收的CPU卡命令是否涉及关键数据之前还包括：

CPU与逻辑加密双用智能卡向外部读写设备发送通信命令；

外部读写设备根据所述通信命令判断是否对CPU与逻辑加密双用智能卡的CPU卡系统进行操作。

4.根据权利要求1所述的CPU与逻辑加密双用智能卡中关键数据的处理方法，所述CPU卡系统控制关键数据在逻辑加密数据存储区中进行读操作的过程具体为：

读取逻辑加密数据存储区中的关键数据；

将逻辑加密格式的关键数据转换成CPU格式的关键数据。

5.根据权利要求1所述的CPU与逻辑加密双用智能卡中关键数据的处理方法，所述CPU卡系统控制关键数据在逻辑加密数据存储区中进行写操作的过程具体为：

将CPU格式的关键数据转换成逻辑加密格式的关键数据；

将所述逻辑加密格式的关键数据存储在逻辑加密数据存储区中。

6.CPU与逻辑加密双用智能卡，包括CPU卡系统与逻辑加密卡系统，其特征在于：

CPU卡系统，用于输出/接收关键数据；

逻辑加密数据存储区，位于逻辑加密卡系统中，用于存储关键数据；

所述CPU与逻辑加密双用智能卡还包括：

数据控制单元，用于控制关键数据在逻辑加密数据存储区中的读/写操作。

7.根据权利要求6所述的CPU与逻辑加密双用智能卡，其特征在于，所述数据控制单元包括：

数据接口模块，用于提供CPU卡系统访问逻辑加密数据存储区的接口；

数据转换模块，用于进行CPU格式的关键数据与逻辑加密格式的关键数据之间的转换。

8.根据权利要求6所述的CPU与逻辑加密双用智能卡，其特征在于，所述数据控制单元的一端与逻辑加密数据存储区连接，另一端与CPU卡系统连接。

9.根据权利要求7所述的CPU与逻辑加密双用智能卡，其特征在于还包括：

数据判断单元，用于判断所述CPU与逻辑加密双用智能卡接收的CPU卡命令是否涉及关键数据。

10.根据权利要求9所述的CPU与逻辑加密双用智能卡，其特征在于还包括：

命令发送单元，用于向外部读写设备发送通信命令。

11.根据权利要求6或10所述的CPU与逻辑加密双用智能卡，其特征在于，所述的逻辑加密数据存储区中存在电子钱包系统。

12.根据权利要求11所述的CPU与逻辑加密双用智能卡，其特征在于，

所述的关键数据为电子消费数据或钱包余额。

Images