JPS63277993A - Electronic apparatus - Google Patents

Electronic apparatus

Info

Publication number
JPS63277993A
JPS63277993A JP63002850A JP285088A JPS63277993A JP S63277993 A JPS63277993 A JP S63277993A JP 63002850 A JP63002850 A JP 63002850A JP 285088 A JP285088 A JP 285088A JP S63277993 A JPS63277993 A JP S63277993A
Authority
JP
Japan
Prior art keywords
input
voice information
stored
recording
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63002850A
Other languages
Japanese (ja)
Inventor
Shigeharu Kishimoto
岸本 重治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP63002850A priority Critical patent/JPS63277993A/en
Publication of JPS63277993A publication Critical patent/JPS63277993A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Abstract

PURPOSE:To decrease the memory capacity of a memory into which voice information is stored by compressing and storing the voice information inputted to an apparatus. CONSTITUTION:A recording and reproducing device RD compresses and stores the voice information inputted from an input section KPC having keys and switches when the input of the voice information is instructed in the input section KBC. The compressed voice information is read out of the recording and reproducing device RD and is outputted in the form of voices in response with the output command from a calculation circuit LSI when the hour and time set at every promise come. The result calculated by the circuit LSI is displayed on a display device DPC.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えば約束ごとを設定した時刻になるとその内
容を音声で知らせる電子機器に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an electronic device that notifies the contents of an appointment by voice when a set time has arrived, for example.

(従来技術の説明と問題点) 既に知られている様に、時計機能付電卓や一部の時計は
設定した時間や時刻が来ると、ブザーやチャイムを鳴ら
し、人に時間経過や時刻を知らせる機能を有している。
(Explanation and Problems of Prior Art) As is already known, calculators with a clock function and some clocks sound a buzzer or chime when a set time arrives to notify people of the elapsed time or time. It has a function.

しかし、ブザー、チャイム等で知らされるのは時間経過
や時刻そのものの警告であって、何をする時間であるか
何を知らせる時刻であるかの内容は知らせてくれない。
However, the buzzer, chime, etc. are used to warn the user of the passage of time or the time itself, but do not inform the user of what it is time to do or what time it is to be notified.

しかし、日々いそがしく、人に会ったり会議に出たりす
る人々にとっては何の時間8時刻であるか思い出すこと
が困難なことがある。特に−週間、1ケ月前の約束等は
手帳などに書きとめる訳であるが、積極的に手帳を見な
いかぎり忘れ去ってしまっている場合が多い。
However, for people who are busy every day and meet people or attend meetings, it can be difficult to remember what time it is. In particular, appointments made a week or a month in advance are written down in a notebook, but unless one actively looks at the notebook, they are often forgotten.

〔問題点を解決するための手段及び作用〕本発明は上述
の点を改善した電子機器を提供するものである。
[Means and operations for solving the problems] The present invention provides an electronic device that improves the above-mentioned points.

本発明の目的は約束ごとを設定した時間1時刻が来ると
その内容を音で警告してくれる装置を提供するものであ
る。
An object of the present invention is to provide a device that gives an audible warning of the content of an appointment when a set time has arrived.

傘キコ吻吋 本発明の他の目的は入力される音声情報を圧縮して記憶
し、出力指令に応答して圧縮された音声情報を読み出し
音声として出力する。電子機器を提供することである。
Another object of the present invention is to compress and store input audio information, and to output the compressed audio information as read audio in response to an output command. Our goal is to provide electronic equipment.

〔実施例) 本発明による1実施例を以下図面と共に説明する。〔Example) One embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明による1実施例を示す外観図である。同
図に於いてKBIは時刻情報及び演算情報を入力しつる
キ一群で、数値キー1〜0、演算指示キーr+」 r−
、rx、r÷」、演算実行キー「=」、日付入カキ−D
ATE、時刻入カキーTIME、時間セットキーrsE
Tj等を有する。
FIG. 1 is an external view showing one embodiment according to the present invention. In the figure, the KBI is a group of keys for inputting time information and calculation information, including numerical keys 1 to 0, calculation instruction keys r+''r-
, rx, r÷”, calculation execution key “=", date entry key - D
ATE, time input key TIME, time set key rsE
It has Tj etc.

RECは録音を行う為の録音キーで、1回押すとオンに
なりもう1度押すとオフになる。
REC is the recording key for recording; press it once to turn it on, press it again to turn it off.

MSはマイクロフォン、SWは計算モート、録音モード
に切換えるスイッチである。
MS is a microphone, and SW is a calculation mode and a switch for switching to recording mode.

第2図は第1図に示す実施例のブロック図である。FIG. 2 is a block diagram of the embodiment shown in FIG.

KBCは入力部で、前述の各キー及びスイッチの操作に
応じた信号を出力する。LSIは計算回路で、公知の計
算機能回路と公知の計算機能回路及び所定時刻に警告を
与える警告回路を有し、警告回路の詳細ブロック図が第
3図に示され、それについてここで説明する。INFは
入力回路で、メモリを有している。Recは第1図に示
す録音キーである。SETは時間セットキーである。
KBC is an input section that outputs signals corresponding to the operations of the aforementioned keys and switches. The LSI is a calculation circuit, and has a known calculation function circuit, a warning circuit that issues a warning at a predetermined time, and a detailed block diagram of the warning circuit is shown in FIG. 3, which will be explained here. . INF is an input circuit and has memory. Rec is the recording key shown in FIG. SET is a time set key.

CNTlはカウンタで、録音キーRec及び時間セット
キーSETが操作されると、初期状態から1.2と増値
し、G2.G3に1を出力し、後述するタイマからの信
号が到来すると、出力端Q1に“1“の信号を出力する
CNTl is a counter, and when the recording key Rec and time set key SET are operated, the value increases from the initial state to 1.2, and G2. It outputs 1 to G3, and when a signal from a timer to be described later arrives, it outputs a signal of "1" to output terminal Q1.

CNT2はカウンタで、メモリのアドレスカウンタとし
て用いられ、カウンタの内容はメモリのアドレス数に対
応している。
CNT2 is a counter, which is used as a memory address counter, and the contents of the counter correspond to the number of memory addresses.

RAMはメモリで、図示ではO〜9のアドレスを有し、
カウンタCNT2によりアドレスを指示され、カウンタ
CNT2の出力Q2の出力により読取か書き込みかのモ
ードが設定される。G2が1のとき書き込みで、G2が
0のとき読み出し。
RAM is a memory, which has addresses from 0 to 9 in the diagram,
The address is specified by the counter CNT2, and the read or write mode is set by the output Q2 of the counter CNT2. Write when G2 is 1, read when G2 is 0.

TCは時計部で、時刻情報及びカウンタCNT2を歩進
させるクロックを出力する。
TC is a clock unit that outputs time information and a clock for incrementing the counter CNT2.

COMP Iは比較器で、メモリRAMから読み出門れ
た内容と時計部TCの時刻情報とを比較し、一致したら
“1”の信号を出力する。
COMP I is a comparator that compares the contents read from the memory RAM and the time information of the clock section TC, and outputs a signal of "1" if they match.

TMRはタイマ二で、録音キーRecにより起動され、
所定時間経過後カウンタCNTlをリセットさせる。
TMR is a timer and is activated by the recording key Rec.
After a predetermined period of time has elapsed, the counter CNTl is reset.

G1はアンドゲートで、入力回路INFからのデータを
制御する。
G1 is an AND gate that controls data from the input circuit INF.

G2はアンドゲートで、入力回路INFからのデータを
制御する。
G2 is an AND gate that controls data from the input circuit INF.

G3はアンドゲートで、カウンタCNTの内容を転送す
る制御を行う。
G3 is an AND gate that controls the transfer of the contents of the counter CNT.

G4はアンドゲートで、時計回路TCのクロックパルス
をカウンタCNT2に転送する制御を行う。
G4 is an AND gate that controls the transfer of clock pulses from the clock circuit TC to the counter CNT2.

ORI〜OR3はオアゲートである。ORI to OR3 are OR gates.

第2図にもどって、RDは録再装置で、その詳細はブロ
ック図を第4図に示す。
Returning to FIG. 2, RD is a recording/reproducing device, the details of which are shown in a block diagram in FIG. 4.

同図について説明する。The figure will be explained.

R1はレジシタで、計算回路LSIから送られてくるア
ドレス信号を記憶保持する。
R1 is a register that stores and holds an address signal sent from the calculation circuit LSI.

R2はレジスタで、記録媒体の磁気テープに記憶されて
いるアドレス信号を記憶する。
R2 is a register that stores the address signal stored on the magnetic tape of the recording medium.

COMP2は比較回路で、レジシタR1とレジスタR2
との内容を比較し、一致したら一致信号を出力する。
COMP2 is a comparator circuit that connects register R1 and register R2.
Compare the contents with and output a match signal if they match.

SAMはスピーカ兼マイクで、比較回路COMP2の出
力によって制御される。
SAM is a speaker and microphone, and is controlled by the output of the comparison circuit COMP2.

PLはプランジャーで、スイッチSWIを駆動し、読み
出しアンプもしくは書き込みアンプを磁気ヘッドと接続
させる。
PL is a plunger that drives the switch SWI to connect the read amplifier or write amplifier to the magnetic head.

WRHは磁気ヘッドで、記録媒体の磁気テープへの情報
の書き込みと、該磁気テープからの情報の読み出しを行
う。
WRH is a magnetic head that writes information to a magnetic tape of a recording medium and reads information from the magnetic tape.

EHは磁気ヘッドで、上記磁気テープ上に書き込まれた
内容を消去する為の磁気ヘッドである。
EH is a magnetic head for erasing the contents written on the magnetic tape.

MTは記録媒体の磁気テープで、磁気ヘッドWRHによ
り録再され、磁気ヘッドEHにより情報を消去される。
MT is a magnetic tape as a recording medium, on which information is recorded and reproduced by a magnetic head WRH and information is erased by a magnetic head EH.

かかる磁気テープについてさらに説明するならば、磁気
テープは10の部分に区分けされ、その区分けの頭に情
報的にはr□、の2KHzの信号がすでに記憶され、そ
れに引き続く部分にその区分けを示すアドレス信号0〜
9が記憶され、その次に録音開始信号が記憶されている
。その録音開始信号が記憶されている隣に予定内容を記
憶させる部分がある。例えば10秒位の内容を記憶しつ
る。Mはモータで、リールを一方向に回転駆動させる。
To further explain such a magnetic tape, the magnetic tape is divided into 10 sections, and a 2KHz signal of r□ is already stored at the beginning of each section, and an address indicating the section is stored in the following section. Signal 0~
9 is stored, and then a recording start signal is stored. Next to where the recording start signal is stored, there is a section where the schedule contents are stored. For example, memorize about 10 seconds of content. M is a motor that rotates the reel in one direction.

REI、RE2はリールである。REI and RE2 are reels.

COTはタイマで、比較回路COMPの一致信号で起動
され、所定時間発振器を作動させる。
COT is a timer that is activated by a match signal from the comparator circuit COMP and operates an oscillator for a predetermined period of time.

OSCは発振器で、消去用の信号として磁気ヘッドEH
に印加する信号を発生する。
OSC is an oscillator, and the magnetic head EH is used as an erasing signal.
Generates a signal to be applied to.

AGIはゲートで、録音ボタンRECと比較回路COM
P2とが接続され、その出力をプランジャPLに伝える
AGI is the gate, record button REC and comparison circuit COM
P2 is connected, and its output is transmitted to the plunger PL.

INVはインバータで、録音ボタンRecの出力をイン
バートしてゲートに伝える。
INV is an inverter that inverts the output of the record button Rec and transmits it to the gate.

AC3はゲートで、インバータINVにより制御され、
発振器O3Cの出力をアンプAMP3を介して磁気ヘッ
ドEHに伝える。
AC3 is a gate, controlled by an inverter INV,
The output of the oscillator O3C is transmitted to the magnetic head EH via the amplifier AMP3.

ASはアナログスイッチで、比較回路COMP2の出力
でアンプAmp2の出力をスピーカ兼マイクSAMに伝
える。
AS is an analog switch that transmits the output of the amplifier Amp2 to the speaker/microphone SAM using the output of the comparator circuit COMP2.

AMP 1〜AMP3はアンプである。AMP1 to AMP3 are amplifiers.

第2図にもどってDPCは表示回路である。Returning to FIG. 2, DPC is a display circuit.

以上の構成から成る実施例の作動を説明する。The operation of the embodiment having the above configuration will be explained.

上記実施例の機器で計算を行う場合、スイッチSWがC
aJ2側にセットされ、引き続いて数値キー1〜O9演
算指示キー「×」「÷」「十ノ「−」及び演算実行キー
「=j等を操作すると、計算回路LSIで計算が実行さ
れ、表示器DPCで置数、結果等を見ることができる。
When performing calculations with the equipment of the above embodiment, the switch SW is C
When set to the aJ2 side and then operate the numerical keys 1 to 09 calculation instruction keys "x", "÷", "ten""-", calculation execution key "=j, etc., the calculation will be executed by the calculation circuit LSI and the display will be displayed. You can view the entered numbers, results, etc. on the instrument DPC.

今、例えばrlo時30分に木下圧に電話する」予定を
設定する場合を例に説明する。
An example of setting a schedule to call Atsushi Kinoshita now, for example, at 30:30 will be explained.

まず、スイッチSWがTIME側にセットされる。次に
、予定内容を記憶させるメモリアドレスを入力する。例
えばこの実施例では10個のアドレスがあり、そのアド
レスが数値キー1〜Oで指定される。O番地に入力する
ならば、数値キー「0」が操作されると、0が入力回路
INFのバッファメモリに記憶される。次に録音キーR
eCが操作されると、前述のカウンタCNT 1が初期
状態から1増値し、アンドゲートG1を開成し、入力回
路INFに記憶された「0」をカウンタCNT2にセッ
トする。また「0」はオアゲートORを介して第4図に
示すレジスタR1に記憶される。レジスタR1に記憶さ
れた「o」は比較回路COMP2でレジスタR2の内容
と比較される。レジスタR2の内容は磁気テープMT上
に記憶されたアドレス信号を磁気ヘッドWRHで読みと
ってスイッチSWIを介してアンプAMP2、バンドパ
スフィルタBPFを介して、入ってくる。
First, the switch SW is set to the TIME side. Next, enter the memory address where the schedule will be stored. For example, in this embodiment, there are 10 addresses, and the addresses are designated by numerical keys 1 to 0. If the input is at address O, when the numeric key "0" is operated, 0 is stored in the buffer memory of the input circuit INF. Next, record key R
When eC is operated, the counter CNT1 mentioned above increments the value by 1 from the initial state, opens the AND gate G1, and sets "0" stored in the input circuit INF to the counter CNT2. Further, "0" is stored in the register R1 shown in FIG. 4 via the OR gate OR. The "o" stored in register R1 is compared with the contents of register R2 in comparison circuit COMP2. The contents of the register R2 are input by reading the address signal stored on the magnetic tape MT with the magnetic head WRH, via the switch SWI, the amplifier AMP2, and the bandpass filter BPF.

一方、オペレータは次に予定時刻をセットする。例えば
次のようなキー操作を行う。
Meanwhile, the operator next sets the scheduled time. For example, perform the following key operations.

rl、  r(1,rTIME、  r3.  rg、
  rSET。
rl, r(1, rTIME, r3. rg,
rSET.

上述の如きキー操作のデータはキーrsETJが操作さ
れたとき、カウンタCNTlの内容がさらに+1増値し
、アンドゲートG1を閉成し、アンドゲートG2を開成
し、入力回路INFに入っている10時30分のデータ
がカウンタCNT2により指示されているメモリRAM
のθ番地に書ぎ込まれる。
The key operation data as described above is 10 when the key rsETJ is operated, the contents of the counter CNTl are further increased by +1, the AND gate G1 is closed, the AND gate G2 is opened, and the input circuit INF is entered. The memory RAM in which the data for 30 minutes is indicated by the counter CNT2
is written to address θ.

次に磁気テープMTが回動し、第5図に示すBの部分が
アドレス信号を表わし、0番地の情報が 。
Next, the magnetic tape MT rotates, and the part B shown in FIG. 5 represents an address signal, and the information at address 0 is.

記憶された部分が到来すると、レジスタR1とレジスタ
R2との内容が一致すると、アナログスイッチASが開
き、磁気テープMTに記録されている録音開始音(第5
図のCの部分)がスピーカ兼マイクSAMを介して流れ
る。プランジャーPLは録音キーRecと比較回路CO
MPとの信号で開成するアンドゲートG1の出力でスイ
ッチSWIを切り換え、アンプAMPIを磁気ヘッドW
RHに接続させる。この状態でマイク兼スピーカSAM
に向って「木下氏に電話する」と音を立てれば、それが
磁気テープMTのアドレス0番地に録音される。次に録
音ボタンを押すと録音ボタンRecがオフとなる。
When the stored part arrives and the contents of register R1 and register R2 match, the analog switch AS opens and the recording start sound (fifth
(portion C in the figure) is played through the speaker/microphone SAM. The plunger PL is connected to the recording key Rec and the comparison circuit CO.
Switch SWI is switched by the output of AND gate G1, which is opened by the signal with MP, and amplifier AMPI is connected to magnetic head W.
Connect to RH. In this state, microphone and speaker SAM
If you say, ``Call Mr. Kinoshita,'' at the desk, it will be recorded at address 0 on the magnetic tape MT. Next, when the recording button is pressed, the recording button Rec is turned off.

タイマTMRが所定時間経過後、信号を出力し、カウン
タCNTlを初期状態にもどし、またレジスタR2をク
リアし設定作動を完了する。
After a predetermined period of time has elapsed, timer TMR outputs a signal, returns counter CNTl to its initial state, and clears register R2, completing the setting operation.

従ってアンドゲートG4が開き、カウンタCNT1が時
計部TCにより例えば分単位で増価する。
Therefore, the AND gate G4 is opened and the counter CNT1 is incremented by the clock section TC, for example, in minutes.

以上のようにして予定を記憶させる。予定の時刻に達す
ると、時計部TCとカウンタCNT2の指示により呼び
出されるメモリRAMの内容とが比較回路COMPIで
比較され、例えば時計回路TCの内容が10時30分に
なると、比較回路COMPIは一致信号を出力し、その
ときのカウンタCNT2の内容をアンドゲートG3を介
して録再装置に送る。上述の如くして送られたアドレス
信号はレジスタR1に記憶され、磁気テープMTに記憶
されたアドレス信号を磁気ヘッドWRHで次々に読みと
り、レジスタR2に入れ、比較回路COMP2で比較す
る。一致すると、磁気テープMTに記憶された信号音ピ
ーに引き続いて「木下氏に電話する」との内容がスピー
カ兼マイクSAMより出力される。上述の如くして予定
内容を機器に記憶し、検索する。
The schedule is memorized as described above. When the scheduled time is reached, the comparator circuit COMPI compares the clock section TC with the contents of the memory RAM called up by the instruction of the counter CNT2. For example, when the contents of the clock circuit TC reach 10:30, the comparator circuit COMPI indicates a match. A signal is output, and the contents of counter CNT2 at that time are sent to the recording/reproducing device via AND gate G3. The address signals sent as described above are stored in the register R1, and the address signals stored on the magnetic tape MT are read one after another by the magnetic head WRH, input into the register R2, and compared by the comparison circuit COMP2. If they match, the message "Call Mr. Kinoshita" is output from the speaker/microphone SAM following the signal tone P stored on the magnetic tape MT. The schedule contents are stored in the device and retrieved as described above.

〔他の実施例〕[Other Examples]

第6図は前述の磁気的録音の代りに半導体を用いた他の
実施例を示すブロック図である。同図について説明する
と、MSはスピーカ兼マイクで、録音キーRecがオン
しているとき、マイクとして働くようにスイッチ回路S
Cが働き、変換器LPGと接続され、オフしているとき
シンセサイザーと接続される。
FIG. 6 is a block diagram showing another embodiment using a semiconductor instead of the magnetic recording described above. To explain the figure, MS is a speaker and microphone, and when the recording key Rec is on, the switch circuit S is set to function as a microphone.
When C is active, it is connected to the converter LPG, and when it is off, it is connected to the synthesizer.

LPGは変換器で、音声信号を情報圧縮とデジタ、ル信
号に変換する回路である。
LPG is a converter, which is a circuit that compresses information and converts audio signals into digital signals.

RAMはメモリで、変換器LPGの出力が書き込まれる
。録音キーRecがオン操作されると書き込みで、オフ
のとき読み出しである。
RAM is a memory in which the output of the converter LPG is written. When the recording key Rec is turned on, it is for writing, and when it is off, it is for reading.

synはシンセサイザーで、メモリRAMの内容を音響
信号に変換し、スピーカ兼マイクMSにその出力をスイ
ッチ回路SCを介して送る。
syn is a synthesizer that converts the contents of the memory RAM into an acoustic signal, and sends its output to the speaker/microphone MS via the switch circuit SC.

上述の作動は以下のように行われる。録音の場合、前述
の如く録音キーRec数値キー「1」〜「0」が操作さ
れると、カウンタCNT2はその値が設定され、またそ
の値がオアゲートOR3を介してメモリRAMIのアド
レスとして印加される。次に、時刻設定が行われると前
述の如くメモリRAMに記憶される。
The above operation is performed as follows. In the case of recording, when the recording key Rec numerical keys "1" to "0" are operated as described above, the counter CNT2 is set to that value, and that value is applied as the address of the memory RAMI via the OR gate OR3. Ru. Next, when the time is set, it is stored in the memory RAM as described above.

次にオペレータがマイク兼スピーカMSに向って声を出
すと、マイク兼スピーカMSの出力がスイッチ回路SC
を介して変換器LPGに印加され、圧縮された符号化信
号がメモリRAMに記憶される。
Next, when the operator speaks into the microphone/speaker MS, the output of the microphone/speaker MS is transferred to the switch circuit SC.
The compressed encoded signal is applied to the converter LPG via the converter LPG, and the compressed encoded signal is stored in the memory RAM.

一方、設定時間になって音を再生する場合にはオアゲー
トOR3を介してアドレス信号をメモリRAMIに信号
を与え、メモリRAMIを動かし記憶された符号化され
た音声信号を順次シンセサイザーsynに送り出す。シ
ンセサイザーsynは符号化音声信号を再び音響信号に
変°えてマイク兼スピーカMSに印加する。
On the other hand, when the set time is reached and the sound is to be reproduced, an address signal is applied to the memory RAMI via the OR gate OR3, and the memory RAMI is operated to sequentially send out the stored encoded audio signals to the synthesizer syn. The synthesizer syn converts the encoded audio signal into an audio signal again and applies it to the microphone/speaker MS.

(発明の効果) 妄;本発明に、係る電子機器は、入力される音声情報を
圧縮して記憶するので、音声情報を記憶するメモリの記
憶容量も少なくてすむものである。
(Effects of the Invention) Since the electronic device according to the present invention compresses and stores the input audio information, the storage capacity of the memory for storing the audio information can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による一実施例の外観図、第2図は第1
図に示す実施例のブロック図、第3図は計算回路の主要
ブロック図、第4図は録再装置のブロック図、第5図は
信号波形図、第6図は本発明による他の実施例のブロッ
ク図。
FIG. 1 is an external view of one embodiment of the present invention, and FIG.
3 is a main block diagram of the calculation circuit, FIG. 4 is a block diagram of the recording/reproducing device, FIG. 5 is a signal waveform diagram, and FIG. 6 is another embodiment according to the present invention. block diagram.

Claims (3)

【特許請求の範囲】[Claims] (1)音声情報の入力又は出力を指示する指示手段と、 該指示手段により音声情報の入力が指示さ れている時、音声情報が入力可能な入力手段と、 該入力手段により入力された音声情報を圧 縮してデジタル情報に変換する変換手段と、該変換手段
により圧縮されてデジタル情報 に変換された音声情報を記憶する記憶手段 と、 前記指示手段により音声の出力が指示され ている時、前記記憶手段に記憶されたデジタル情報を読
み出し、音声情報に再生する再生手段と から構成された電子機器。
(1) An instruction means for instructing the input or output of voice information; an input means capable of inputting voice information when the instruction means instructs input of voice information; and voice information input by the input means a converting means for compressing and converting the audio information into digital information; a storage means for storing the audio information compressed and converted into digital information by the converting means; An electronic device comprising a reproduction means for reading out digital information stored in a storage means and reproducing it into audio information.
(2)前記記憶手段は、半導体から構成されていること
を特徴とする特許請求の範囲第一項記載の電子機器。
(2) The electronic device according to claim 1, wherein the storage means is made of a semiconductor.
(3)前記入力手段は、入力する音声情報を記憶すべき
前記記憶手段中の領域を指定する領域指定手段を有する
ことを特徴とする特許請求の範囲第一項記載の電子機器
(3) The electronic device according to claim 1, wherein the input means includes an area specifying means for specifying an area in the storage means in which audio information to be input is to be stored.
JP63002850A 1988-01-09 1988-01-09 Electronic apparatus Pending JPS63277993A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63002850A JPS63277993A (en) 1988-01-09 1988-01-09 Electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63002850A JPS63277993A (en) 1988-01-09 1988-01-09 Electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12150179A Division JPS5644996A (en) 1979-09-20 1979-09-20 Electronic device

Publications (1)

Publication Number Publication Date
JPS63277993A true JPS63277993A (en) 1988-11-15

Family

ID=11540873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63002850A Pending JPS63277993A (en) 1988-01-09 1988-01-09 Electronic apparatus

Country Status (1)

Country Link
JP (1) JPS63277993A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5351701A (en) * 1976-10-20 1978-05-11 Matsushita Electric Ind Co Ltd Audio recording and reproducing system
JPS54117700A (en) * 1978-03-03 1979-09-12 Sharp Corp Schedule management equipment dependent upon sound information
JPS5626282A (en) * 1979-08-10 1981-03-13 Matsushita Electric Works Ltd Alarm clock

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5351701A (en) * 1976-10-20 1978-05-11 Matsushita Electric Ind Co Ltd Audio recording and reproducing system
JPS54117700A (en) * 1978-03-03 1979-09-12 Sharp Corp Schedule management equipment dependent upon sound information
JPS5626282A (en) * 1979-08-10 1981-03-13 Matsushita Electric Works Ltd Alarm clock

Similar Documents

Publication Publication Date Title
JPS6324277A (en) Teaching aid generator
US4460928A (en) Electronic apparatus for voice output of stored information
JPS63277993A (en) Electronic apparatus
JP2605663B2 (en) Electronic equipment with recording function
JPS61225930A (en) Ratio receiver with solid-state recorder
JPH0670756B2 (en) Recording control circuit of voice recording / playback device
JPH0728617Y2 (en) Recording / playback device
KR20010067635A (en) Voice watch with features of recording and playing back voice memo, and of notifying voice message automatically.
JPS6390098A (en) Recorder
JPH0442680A (en) Video recorder
JPH0365981A (en) Tape revcorder for practicing in language
JPH079759B2 (en) Voice recorder
JPS6424400U (en)
JPS6331096A (en) Recorder
JPH0641416Y2 (en) Auto dialer device
JPS6331098A (en) Voice reproducing device
JPS63257998A (en) Electronic message device
JPS59193389A (en) Electronic time piece with sound memory function
JPS60113181A (en) Recorder device
JPS6173999A (en) Voice input unit
JPH0632038B2 (en) Electronic recording device
JPS6331097A (en) Voice reproducing device
JPS61227298A (en) Electronic device
JPS63167475A (en) Sound recording circuit for tape recorder
JPS61163394A (en) Voice generator