JPS6327726B2 - - Google Patents

Info

Publication number
JPS6327726B2
JPS6327726B2 JP57228347A JP22834782A JPS6327726B2 JP S6327726 B2 JPS6327726 B2 JP S6327726B2 JP 57228347 A JP57228347 A JP 57228347A JP 22834782 A JP22834782 A JP 22834782A JP S6327726 B2 JPS6327726 B2 JP S6327726B2
Authority
JP
Japan
Prior art keywords
input
circuit
signal line
key switch
specific
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57228347A
Other languages
Japanese (ja)
Other versions
JPS59119436A (en
Inventor
Eiji Yumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57228347A priority Critical patent/JPS59119436A/en
Publication of JPS59119436A publication Critical patent/JPS59119436A/en
Publication of JPS6327726B2 publication Critical patent/JPS6327726B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/20Dynamic coding, i.e. by key scanning

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Light Guides In General And Applications Therefor (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 〔概要〕 マトリツクス回路構成のキーボードにスイツチ
回路を付設し、電源投入時に特定のキースイツチ
を入力状態にセツトし、次に、特定のアドレス信
号送出用クロツクパルスの初回パルスによつて、
それを開放状態に戻し、以降は特定のアドレス信
号送出用クロツクパルスのリフレツシユによつて
開放状態を持続させる。
[Detailed Description of the Invention] [Summary] A switch circuit is attached to a keyboard with a matrix circuit configuration, and when the power is turned on, a specific key switch is set to the input state, and then a specific key switch is set to the input state by the first pulse of a clock pulse for sending a specific address signal. Then,
It is returned to the open state, and thereafter the open state is maintained by refreshing the clock pulse for sending a specific address signal.

そうすれば、キーボードのイニシヤルセツトを
簡易に、安価におこなうことができる。
This makes it possible to initialize the keyboard easily and inexpensively.

〔産業上の利用分野〕[Industrial application field]

本発明はキーボードのイニシヤルセツト(初回
打鍵)方法に関する。
The present invention relates to a keyboard initial setting (first keystroke) method.

キーボードは情報処理システムの入力端末装置
として汎用されており、入手によつてキーボード
上の入力情報選択のキースイツチを打鍵して入力
しているが、情報処理システムの用途によつて
は、当然、キーボード上の特定のキースイツチを
絶えず初回に打鍵する必要があり、その必須の初
回打鍵のキースイツチを自動的におこなう簡便な
方法が望まれている。
Keyboards are commonly used as input terminal devices for information processing systems, and when you get one, you input information by pressing a key switch on the keyboard to select input information. It is necessary to constantly press the specified key switch for the first time, and there is a desire for a simple method for automatically performing the required key switch for the first press.

〔従来の技術〕[Conventional technology]

情報処理システムの中央処理装置とインターフ
エースするキー入力端末のキーボードは、マトリ
ツクス回路上の配列されたキースイツチの打鍵入
力に対応したデジタルコード信号を生成して中央
処理装置に送出しているが、その場合、打鍵入力
を検出するためのアドレス走査信号はエンコーダ
からマトリツクス回路のX側とY側に送出する方
法が一般的である。
The keyboard of the key input terminal that interfaces with the central processing unit of an information processing system generates a digital code signal corresponding to the keystroke input from the key switches arranged on the matrix circuit and sends it to the central processing unit. In this case, the general method is to send an address scanning signal for detecting a keystroke input from an encoder to the X side and Y side of the matrix circuit.

添付第1図の回路図はそれを図示しており、1
は多数のキースイツチを有するキーボードのマト
リツクス回路、2は中央処理装置と信号線4およ
び信号線5を介して接続されたエンコーダ、3は
マトリツクス回路1とエンコーダ2の間に設けら
れ、Y側入力のアドレス検出をも行なうマルチブ
レクサである。なお、X側入力のマルチブレクサ
機能は前記のエンコーダ2に収納されている。ま
た、信号線4は中央処理装置に送出する打鍵入力
検出のスイツチコード信号線、信号線5はアドレ
ス指定のクロツク信号線である。
The circuit diagram in attached Figure 1 illustrates this, and 1
2 is an encoder connected to the central processing unit via signal lines 4 and 5, and 3 is provided between the matrix circuit 1 and encoder 2, and is connected to the Y-side input. It is a multiplexer that also performs address detection. Note that the X-side input multiplexer function is housed in the encoder 2 described above. Further, a signal line 4 is a switch code signal line for detecting key press input sent to the central processing unit, and a signal line 5 is a clock signal line for specifying an address.

このようなマトリツクス回路を備えたキーボー
ドにおいて、例えば、X側が8(m=8)、Y側
が16(n=16)からなるマトリツクス回路で
は7ビツト構成(7ビツトのうち、4ビツトはY
側選択ビツト、3ビツトはX側選択ビツトに当て
る)のアドレス走査信号は順次に送出することで
打鍵入力のキースイツチが検出される。
In a keyboard equipped with such a matrix circuit, for example, a matrix circuit consisting of 8 (m = 8) on the X side and 16 (n = 16) on the Y side has a 7-bit configuration (of the 7 bits, 4 bits are Y
By sequentially sending out the address scanning signals of the side selection bits (3 bits apply to the X side selection bits), a key switch of a keystroke input is detected.

尚、添付第1図の回路図には3ビツト構成を例
示しており、クロツク信号線5のうち、Aが最下
位ビツトのクロツク信号線、Bは中位ビツトのク
ロツク信号線、Cが最上位ビツトのクロツク信号
線で、例えば、下位ビツトの信号線Aを固定して
X側のXoからXmまで走査し、次に、中位ビツ
トの信号線Bに移つて、X側のXoからXmまで
走査し、最後に、上位ビツトの信号線Cに移つて
走査すると云つた具合に走査が繰り返えしおこな
われ、また、Y側も同様に繰り返えされる。
Incidentally, the circuit diagram in FIG. 1 attached hereto shows a 3-bit configuration, in which of the clock signal lines 5, A is the clock signal line for the least significant bit, B is the clock signal line for the middle bit, and C is the clock signal line for the most significant bit. Using the upper bit clock signal line, for example, fix the lower bit signal line A and scan from Xo to Xm on the X side, then move to the middle bit signal line B and scan from Xo to Xm on the X side. The scanning is repeated until the signal line C of the upper bit is scanned, and finally the signal line C of the upper bit is scanned, and the same is repeated on the Y side.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、従来、キーボードの入力初期におい
て、特定の入力情報選択のキースイツチを初回に
打鍵して入力する場合も多い。例えば、情報処理
システムを英文字やかな文字のみで最初に入力す
る場合、あるいは、英文字による入力専用の場合
はキーボード上の特定のキースイツチを絶えず初
回に打鍵することが必要になる。
By the way, conventionally, in the initial stage of keyboard input, it is often the case that a key switch for selecting specific input information is pressed for the first time. For example, when inputting only English characters into an information processing system for the first time, or when inputting only English characters, it is necessary to constantly press a specific key switch on the keyboard for the first time.

且つ、そのような場合には、従来より自動的に
打鍵入力すると同様の入力方法が考えられてお
り、それはエンコーダ2の中に処理手順をプログ
ラムした記憶回路を設ける等の方法である。
In such a case, an input method similar to the conventional automatic key input has been considered, such as providing a memory circuit in which the processing procedure is programmed in the encoder 2.

しかしながら、エンコーダ2にプログラムした
記憶回路を配設することは相当のコストアツプに
なり経済的に余り望ましくない。
However, providing a programmed memory circuit in the encoder 2 increases the cost considerably and is not economically desirable.

本発明はこのようなイニシヤルセツト(初回入
力)を簡便、且つ、安価に実施する方法を提案す
るものである。
The present invention proposes a method for carrying out such an initial set (initial input) simply and inexpensively.

〔問題点を解決するための手段〕[Means for solving problems]

その目的は、キースイツチを接続するマトリツ
クス回路構成のキーボードにスイツチ回路を付設
して、電源投入時に特定の入力情報選択のキース
イツチを入力状態にセツトし、次に、特定のアド
レス信号送出用クロツクパルスの初回パルス信号
を入力して前記特定の入力情報選択のキースイツ
チを開放状態に戻し、以降は該特定のアドレス信
号送出用クロツクパルスのリフレツシユによつて
開放状態が持続されるようにしたイニシヤルセツ
ト方法により達成される。
The purpose of this is to attach a switch circuit to a keyboard with a matrix circuit configuration to which a key switch is connected, to set the key switch for selecting specific input information to the input state when the power is turned on, and then to set the key switch for selecting specific input information to the input state. This is achieved by an initial setting method in which a pulse signal is input to return the key switch for selecting the specific input information to the open state, and thereafter the open state is maintained by refreshing the clock pulse for sending the specific address signal. .

〔作用〕[Effect]

本発明は、スイツチ回路を付設して、電源投入
時に特定のキースイツチを入力状態にセツトし、
次に、特定のアドレス信号送出用クロツクパルス
の初回パルスによつて、それを開放状態に戻し、
以降は特定のアドレス信号送出用クロツクパルス
のリフレツシユによつて開放状態を持続される。
このようなスイツチ回路は簡単で、安価なもので
ある。
The present invention includes a switch circuit to set a specific key switch to an input state when the power is turned on.
Next, it is returned to the open state by the first pulse of the clock pulse for sending a specific address signal, and
Thereafter, the open state is maintained by refreshing the clock pulse for sending a specific address signal.
Such a switch circuit is simple and inexpensive.

〔実施例〕〔Example〕

以下、本発明を添付した第1図の回路図および
第1図回路の動作タイムチヤートを示す第2図を
参照して詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the attached circuit diagram of FIG. 1 and FIG. 2 showing an operation time chart of the circuit of FIG. 1.

第1図において、前記マトリツクス回路1のキ
ー入力の検出をするエンコーダ2及びマルチブレ
クサ3等の基本的構成とその機能は前記と同様で
ある。且つ、クロツク信号線5における走査(ス
キヤンニング)は、上記のように、下位ビツトの
クロツク信号線Aから上位ビツトのクロツク信号
線Cに順次に走査がおこなわれる走査方式であ
り、この走査の反復によつて打鍵入力が検出され
るものである。
In FIG. 1, the basic structure and functions of the encoder 2, multiplexer 3, etc. for detecting key input of the matrix circuit 1 are the same as described above. In addition, as described above, scanning on the clock signal line 5 is a scanning method in which scanning is performed sequentially from the clock signal line A for lower bits to the clock signal line C for upper bits, and this scanning is repeated. Keystroke input is detected by .

このような従来の構成に、本発明ではFF回路
7、NANDゲート素子8、インバータ9からな
るスイツチ回路を付設する。FF回路7は、上位
ビツトのクロツク信号線Cに信号線CLによつて
接続してのり、そのクロツクパルス信号によつて
動作する否定出力のフリツプフロツプである。且
つ、最初、電源Vccの投入によつてエンコーダ2
から信号線RSを通じてリセツト信号が入力され
るとFF回路7の出力はHレベルにある。
In the present invention, a switch circuit consisting of an FF circuit 7, a NAND gate element 8, and an inverter 9 is added to such a conventional configuration. The FF circuit 7 is a flip-flop with a negative output connected to the clock signal line C of the upper bit by a signal line CL and operated by the clock pulse signal. Moreover, at first, when the power supply Vcc is turned on, the encoder 2
When a reset signal is input from the FF circuit 7 through the signal line RS, the output of the FF circuit 7 is at H level.

また、インバータ9は特定のキースイツチK
(電源投入時に初回入力する所謂、特定の入力情
報選択のキースイツチ)のX側アドレス信号線
X1に接続しており、更に、このインバータ9と
上記FF回路7との出力はNANDゲート素子8に
接続されて、NANDゲート素子8の出力は特定
のキースイツチKのY側アドレス信号線Y1に信
号線OUTによつて接続されている。
In addition, the inverter 9 is connected to a specific key switch K.
(The so-called key switch for selecting specific input information that is input for the first time when the power is turned on) X side address signal line
Furthermore , the outputs of this inverter 9 and the FF circuit 7 are connected to a NAND gate element 8, and the output of the NAND gate element 8 is connected to the Y side address signal line Y1 of a specific key switch K. is connected to by the signal line OUT.

次に本キーボード回路の動作につき第2図を参
照しながら説明する。
Next, the operation of this keyboard circuit will be explained with reference to FIG.

同図において、波形Xo〜Xmはマトリツクス
回路1のX側信号線Xo〜Xmを順次走査するク
ロツクパルス、波形A〜Cはクロツク信号線A〜
Cよりの計数パルスで、該パルスに基いてマルチ
ブレクサ3はY側信号線Yo〜Ynを順次選択す
る。そして図示の如く、パルス波形Aの立下り
からパルス波形Cの立下りの間がキースキヤン
周期で、マトリツクス回路1の全キースイツチが
1回走査されて打鍵入力のキースイツチが検出さ
れる。
In the figure, waveforms Xo to Xm are clock pulses that sequentially scan the X side signal lines Xo to Xm of the matrix circuit 1, and waveforms A to C are clock pulses that sequentially scan the X side signal lines Xo to Xm of the matrix circuit 1.
Based on the counting pulse from C, the multiplexer 3 sequentially selects the Y side signal lines Yo to Yn. As shown in the figure, the period between the falling edge of the pulse waveform A and the falling edge of the pulse waveform C is the key scan period, and all the key switches in the matrix circuit 1 are scanned once to detect the key switch of the key input.

また波形QはFF回路7の出力波形、波形OUT
はNANDゲート素子8の出力波形である。
In addition, waveform Q is the output waveform of FF circuit 7, waveform OUT
is the output waveform of the NAND gate element 8.

かくして、キーボードの電源Vccを投入する
と、FF回路7の出力は上記のようにHレベルに
なり、その時点で上位ビツトのクロツク信号線C
が選択されなければHレベルにある。且つ、電源
投入と同時に下位ビツトのクロツク信号線Aが選
択され、アドレス信号線X1にクロツクパルス
(Lowパルス)が入力すると、インバータ9が動
作して出力がHレベルになる。そうして、両者の
出力のHレベルによつて、NANDゲート素子8
はLレベルが出力し、出力線OUTを通じて信号
線Y1はL信号になる。一方、上記したように信
号線X1からL信号が入力するから、特定のキー
スイツチKは打鍵されたと同じ状態(入力状態)
になる。
Thus, when the keyboard power supply Vcc is turned on, the output of the FF circuit 7 becomes H level as described above, and at that point the upper bit clock signal line C
If is not selected, it is at H level. At the same time as the power is turned on, the lower bit clock signal line A is selected, and when a clock pulse (Low pulse) is input to the address signal line X1 , the inverter 9 operates and the output becomes H level. Then, depending on the H level of both outputs, the NAND gate element 8
outputs an L level, and the signal line Y1 becomes an L signal through the output line OUT. On the other hand, as mentioned above, since the L signal is input from the signal line
become.

次いで、順次に走査して、上位ビツトのクロツ
ク信号線Cが選択されると、信号線CLを通じて
クロツクパルスがFF回路に入力し、その結果、
FF回路7の出力はLレベルになる。一方、イン
バータ9にはビツトのクロツク信号線より速くリ
フレツシユされるX側アドレス信号線X1に接続
されているから、絶えずその出力はHレベルにあ
り、そのため、インバータ9からのHレベルと
FF回路7からのLレベルによつてNANDゲート
素子8はHレベルを出力してY1はH信号になり、
特定のキースイツチKは非打鍵の状態(開放状
態)に戻る。
Next, when the clock signal line C of the upper bit is selected by sequential scanning, a clock pulse is input to the FF circuit through the signal line CL, and as a result,
The output of the FF circuit 7 becomes L level. On the other hand, since the inverter 9 is connected to the X-side address signal line X1 , which is refreshed faster than the bit clock signal line, its output is constantly at the H level.
Due to the L level from the FF circuit 7, the NAND gate element 8 outputs an H level, and Y1 becomes an H signal.
The specific key switch K returns to the non-keyed state (open state).

このようにして、インバータ9の出力が絶えず
Hレベルにある一方、上位ビツトのクロツク信号
線CによつてFF回路7の出力もリフレツシユが
繰り返えされてLレベルにあり、その結果、
NANDゲート素子8は絶えずH信号を出力して
信号線OUTはHレベルにあり、特定のキースイ
ツチKは非打鍵状態(開放状態)を維持する。従
つて、本発明にかかる付加回路は電源投入時以外
は回路的に意味を持たず、電源投入時のみに起動
する回路となる。
In this way, while the output of the inverter 9 is constantly at the H level, the output of the FF circuit 7 is also refreshed repeatedly by the clock signal line C of the upper bit and is at the L level, and as a result,
The NAND gate element 8 constantly outputs an H signal, the signal line OUT is at the H level, and a specific key switch K maintains a non-keyed state (open state). Therefore, the additional circuit according to the present invention has no circuit meaning except when the power is turned on, and becomes a circuit that is activated only when the power is turned on.

なお、上記実施例は特定のアドレス信号送出用
クロツクパルスを上位ビツトのクロツク信号とし
ているが、これは通常、上位ビツトのクロツク信
号の走査が1回走査の終り近くにおこなわれるた
め、Y1をH信号に長く保持できるからである。
しかし、一たびY1をH信号に保持できれば、終
端近くの走査信号にこだわるものではない。
Note that in the above embodiment, the clock pulse for sending a specific address signal is the clock signal of the upper bit, but this is because the scanning of the clock signal of the upper bit is normally performed near the end of one scan, so Y1 is set to H. This is because the signal can be retained for a long time.
However, once Y1 can be held at the H signal, there is no need to worry about the scanning signal near the end.

また、このスイツチ回路が不要になつた場合
は、出力線OUTを切断すれば良く、更に、この
スイツチ回路を他の部分に接続替えすることも簡
単である。
Furthermore, when this switch circuit is no longer needed, the output line OUT can be disconnected, and it is also easy to connect this switch circuit to another part.

〔発明の効果〕〔Effect of the invention〕

以上の説明から判るように、本発明によれば電
源投入時に自動的に1回だけ打鍵入力できる特定
のキースイツチを簡単に、且つ、安価に挿入でき
る利点が得られるものである。
As can be seen from the above description, according to the present invention, there is an advantage that a specific key switch that can automatically input keystrokes only once when the power is turned on can be easily and inexpensively inserted.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明にかかるスイツチ回路を付設し
た回路図、第2図は第1図の動作タイミングチヤ
ートである。 図において、1はマトリツクス回路、2はエン
コーダ、3はマルチブレクサ、4は打鍵入力検出
のスイツチコード信号線、5はアドレス指定のク
ロツク信号線、6はキースイツチ、7はFF回路、
8はNANDゲート素子、9はインバータ、Vcc
は電源を示している。
FIG. 1 is a circuit diagram with a switch circuit according to the present invention, and FIG. 2 is an operation timing chart of FIG. 1. In the figure, 1 is a matrix circuit, 2 is an encoder, 3 is a multiplexer, 4 is a switch code signal line for detecting keystroke input, 5 is a clock signal line for address specification, 6 is a key switch, 7 is an FF circuit,
8 is a NAND gate element, 9 is an inverter, Vcc
indicates the power supply.

Claims (1)

【特許請求の範囲】[Claims] 1 キースイツチを接続するマトリツクス回路構
成のキーボードにスイツチ回路を付設して、電源
投入時に特定の入力情報選択のキースイツチを入
力状態にセツトし、次に、特定のアドレス信号送
出用クロツクパルスの初回パルス信号を入力して
前記特定の入力情報選択のキースイツチを開放状
態に戻し、以降は該特定のアドレス信号送出用ク
ロツクパルスのリフレツシユによつて開放状態が
持続されるようにしたことを特徴とするキーボー
ドのイニシヤルセツト方法。
1. A switch circuit is attached to a keyboard with a matrix circuit configuration to which a key switch is connected, and when the power is turned on, the key switch for selecting specific input information is set to the input state, and then the first pulse signal of the clock pulse for sending a specific address signal is set to the input state. A method for initializing a keyboard, characterized in that the key switch for selecting the specific input information is returned to an open state upon input, and thereafter the open state is maintained by refreshing a clock pulse for sending out the specific address signal. .
JP57228347A 1982-12-27 1982-12-27 Initial setting method of keyboard Granted JPS59119436A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57228347A JPS59119436A (en) 1982-12-27 1982-12-27 Initial setting method of keyboard

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57228347A JPS59119436A (en) 1982-12-27 1982-12-27 Initial setting method of keyboard

Publications (2)

Publication Number Publication Date
JPS59119436A JPS59119436A (en) 1984-07-10
JPS6327726B2 true JPS6327726B2 (en) 1988-06-06

Family

ID=16875035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57228347A Granted JPS59119436A (en) 1982-12-27 1982-12-27 Initial setting method of keyboard

Country Status (1)

Country Link
JP (1) JPS59119436A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210005132A (en) * 2018-05-31 2021-01-13 가부시키가이샤 코나미 데지타루 엔타테인멘토 Game system, game control device and program

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266327A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Key inputting unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5266327A (en) * 1975-11-29 1977-06-01 Tokyo Electric Co Ltd Key inputting unit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210005132A (en) * 2018-05-31 2021-01-13 가부시키가이샤 코나미 데지타루 엔타테인멘토 Game system, game control device and program

Also Published As

Publication number Publication date
JPS59119436A (en) 1984-07-10

Similar Documents

Publication Publication Date Title
US4772874A (en) Keyboard apparatus
US4386232A (en) Multiplexed touch sensitive screen system
KR900007405B1 (en) Keyboard control method
NL8202579A (en) MICRO COMPUTER.
US5677687A (en) Zero DC power keyboard scanner using bidirectional I/O's with repeaters
EP0325884A2 (en) Keyboard arrangement with ghost key condition detection
US5914677A (en) Apparatus and method for scanning a switch array
US4821033A (en) Matrix switching apparatus for preventing pseudo input
JPS6327726B2 (en)
JPH0258645B2 (en)
JPH0313610B2 (en)
SU1642460A1 (en) Device for data input from microcalculator
JPH051486B2 (en)
SU1536365A1 (en) Information input device
SU1198504A1 (en) Keyboard
JPH10255590A (en) Switch system and its data fetching method
JPS6242290B2 (en)
SU1312585A1 (en) Multichannel interface for linking two computers
SU1603363A1 (en) Device for controlling recall of data
SU1539819A1 (en) Device for monitoring operatorъs performance
JPS6111771Y2 (en)
JPS61150021A (en) Keyboard control circuit
SU1211802A1 (en) Displaying device
SU498746A1 (en) Code conversion device
SU1160387A1 (en) Information input device