JPS63275273A - Picture input device - Google Patents
Picture input deviceInfo
- Publication number
- JPS63275273A JPS63275273A JP11010687A JP11010687A JPS63275273A JP S63275273 A JPS63275273 A JP S63275273A JP 11010687 A JP11010687 A JP 11010687A JP 11010687 A JP11010687 A JP 11010687A JP S63275273 A JPS63275273 A JP S63275273A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillation
- circuit
- sampling clock
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 37
- 238000005070 sampling Methods 0.000 claims abstract description 26
- 230000000694 effects Effects 0.000 abstract description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract 2
- 239000013078 crystal Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
- Image Input (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、映像信号をあるサンプリングクロックでデジ
タル化し、前記デジタルデータを用いて画像処理・表示
を行なう画像入力装置に関し、特に、映像信号をサンプ
リングするクロックの作り方に関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an image input device that digitizes a video signal with a certain sampling clock and performs image processing and display using the digital data. Concerning how to create a sampling clock.
従来の画像入力装置のサンプリングクロック作成の回路
を第3図に示す。図中、1は水晶発振器等の発振回路、
9.10.11,12はフリップフロップ等による分周
回路、13は水平同期信号の入力端子、14は出力信号
端子である。第3図に示すように映像信号をサンプリン
グする際、水平期間の映像信号のサンプリングの位置が
毎回同じになるように、発振回路の原振の周波数を大き
クシ、映像信号をサンプリングするクロックは、原振の
波形を2分の1分周、4分の1分周といった具合に分周
したクロックを用い、サンプリング位置のずれを小さく
していた。FIG. 3 shows a circuit for generating a sampling clock for a conventional image input device. In the figure, 1 is an oscillation circuit such as a crystal oscillator,
9, 10, 11 and 12 are frequency dividing circuits such as flip-flops, 13 is an input terminal for a horizontal synchronizing signal, and 14 is an output signal terminal. As shown in Figure 3, when sampling a video signal, the frequency of the original oscillation of the oscillation circuit is increased, and the clock for sampling the video signal is A clock whose frequency is divided by 1/2, 1/4, etc. of the original oscillation waveform was used to reduce the deviation in sampling position.
また、他の従来技術としては、第4図に示すよう、に、
水平同期信号が入力される期間、発振器を停止する方法
がとられてきた。第4図において、15.16及び17
はNANDゲート、18.19は抵抗、20は可変抵抗
、21.22及び23はコンデンサ、24は水平同期信
号の入力端子、25は発振クロックの出力端子である。In addition, as shown in FIG. 4, as another conventional technique,
A method has been adopted in which the oscillator is stopped during the period when the horizontal synchronization signal is input. In Figure 4, 15, 16 and 17
is a NAND gate, 18 and 19 are resistors, 20 are variable resistors, 21, 22 and 23 are capacitors, 24 is a horizontal synchronization signal input terminal, and 25 is an oscillation clock output terminal.
以下に、第4図の回路の動作原理を簡単に説明する。端
子24に水平同期信号が入力されローレベルの期間は、
発振は停止している。端子24の入力がハイレベル、す
なわち水平同期信号の入力が無くなると、第4図の発振
回路は直ちに発振を開始する。The operating principle of the circuit shown in FIG. 4 will be briefly explained below. During the period when the horizontal synchronization signal is input to the terminal 24 and is at low level,
Oscillation has stopped. When the input to the terminal 24 is at a high level, that is, when the horizontal synchronizing signal is no longer input, the oscillation circuit shown in FIG. 4 immediately starts oscillating.
発振周波数は、抵抗18.19と、コンデンサ21.2
2,23と可変抵抗20で決定し、出力クロックを得る
。The oscillation frequency is determined by resistor 18.19 and capacitor 21.2.
2, 23 and the variable resistor 20 to obtain the output clock.
しかし、 第8図に示される従来技術では、水晶発振器
等の精度の高い発振器を使用した場合でも、サンプリン
グ位置のずれを小さくするためには、分周の回数を多く
することが必要となり、分周回数が多くなるほど、発振
器の発振周波数が大きくなる。 そして、発振周波数が
大きくなるほど、消費電流の増大、輻射ノイズの増加、
発振器の構成の複雑化、コストの増加につながる等の問
題点を存する。However, in the conventional technology shown in Figure 8, even if a highly accurate oscillator such as a crystal oscillator is used, it is necessary to increase the number of frequency divisions in order to reduce the deviation of the sampling position. As the number of cycles increases, the oscillation frequency of the oscillator increases. As the oscillation frequency increases, current consumption increases, radiation noise increases,
There are problems such as complicating the configuration of the oscillator and increasing costs.
また、第4図に示される従来技術では、水平同期信号期
間は発振が停止し、同期信号の入力がなくなると同時に
発振が開始されるため、サンプリング位置のずれは全(
無いが、水晶発振器のように、精度の高い発振器は、電
源がONしてから発振の成長が遅く、安定した発振が得
られるまでに要する時間にばらつきがあるために、使用
できない。また、第4図のように、ロジックICと抵抗
R1コンデンサCで構成された発振器では、発振周波数
の調整用の部品 (第4図では可変抵抗20)を取り付
けておく必要があり、また温度、湿度等の影響により発
振周波数が変化しやすいという問題点を存する。In addition, in the conventional technique shown in FIG. 4, oscillation stops during the horizontal synchronization signal period and starts oscillation as soon as the synchronization signal is no longer input.
However, a highly accurate oscillator such as a crystal oscillator cannot be used because the growth of oscillation after the power is turned on is slow and the time required until stable oscillation is obtained varies. Furthermore, as shown in Fig. 4, in an oscillator composed of a logic IC, a resistor R1, and a capacitor C, it is necessary to install a component for adjusting the oscillation frequency (variable resistor 20 in Fig. 4), and it is also necessary to install a component for adjusting the oscillation frequency. There is a problem in that the oscillation frequency tends to change due to the influence of humidity and the like.
本発明は、このような問題点を解決するための一つの手
段を提供するもので、その目的とするところは、周波数
安定度の高い水晶発振器等の発振器を用い、発振周波数
を従来のように太き(することなく、映像信号をサンプ
リングした時のタイミングを、毎水平期間でほぼ同じに
することである。The present invention provides one means for solving these problems, and its purpose is to use an oscillator such as a crystal oscillator with high frequency stability, and to reduce the oscillation frequency to the conventional level. The idea is to make the timing at which the video signal is sampled almost the same in every horizontal period, without making it too thick.
本発明の画像入力装置は、映像信号をサンプリングして
、前記サンプリングデータを入力する画像入力装置にお
いて、サンプリングクロックを供給する発振回路の原振
または分周した波形と、その反転波形を選択して前記サ
ンプリングクロックとすることを特徴とする。The image input device of the present invention samples a video signal and inputs the sampling data by selecting an original waveform or a frequency-divided waveform of an oscillation circuit that supplies a sampling clock and its inverted waveform. It is characterized in that it is the sampling clock.
上記のように構成された画像入力装置では、原振または
分周波形とその反転波形を選択してサンプリングクロッ
クを供給するために、水平期間毎のサンプリングタイミ
ングのずれの最大値は、反転波形を作る周波数の2分の
1周期とすることができる。In the image input device configured as described above, the sampling clock is supplied by selecting the original waveform or the frequency-divided waveform and its inverted waveform. The period can be set to 1/2 of the frequency to be generated.
第1図は、本発明の画像入力装置によるサンプリングク
ロック供給回路である。 第1図において、 1は発
振回路、2及び3はフリップフロップ、4はバッファ、
5は信号反転回路、6は遅延回路、7は信号選択回路、
8は水平同期信号の入力端子である。FIG. 1 shows a sampling clock supply circuit according to an image input device of the present invention. In Figure 1, 1 is an oscillation circuit, 2 and 3 are flip-flops, 4 is a buffer,
5 is a signal inversion circuit, 6 is a delay circuit, 7 is a signal selection circuit,
8 is an input terminal for a horizontal synchronizing signal.
第2図(A)、(B)に第1図における信号波形を示す
。第2図において■、■、O及び0はともに信号を示し
、0は水平同期信号で、■及びOは原振の信号とその反
転信号、@は選択された信号(以下選択信号と記す)で
ある。また、第2図の■、010及び@は、第1図の@
、 0、@及び0点の波形に対応している。以下に第2
図の信号の動作を説明する。FIGS. 2A and 2B show signal waveforms in FIG. 1. In Figure 2, ■, ■, O, and 0 all indicate signals, 0 is a horizontal synchronization signal, ■ and O are the original signal and its inverted signal, and @ is a selected signal (hereinafter referred to as selection signal). It is. Also, ■, 010, and @ in Figure 2 are @ in Figure 1.
, 0, @, and 0 point waveforms are supported. Below is the second
The operation of the signals in the figure will be explained.
第2図の、水平同期信号0がローレベルのときは、選択
信号0には信号Oが出力されている。次に水平同期信号
■がローレベルからハイレベルに立ち上がると、選択信
号@は、信号0と信号Oのうち、水平同期信号■が立ち
上がった後、先にハイレベルからローレベルへ立ち下が
った方の信号を出力する。それまでは、選択信号Oは、
信号Oを出力している。 第2図の(1)では、水平開
IJA (i 号■がローレベルからハイレベルに立ち
上がった後、信号Oが信号Oよりも先に立ち下がってい
るため、選択信号Oには信号Oが出力されている。また
、第2図の(2)では、水平同期信号0がローレベルか
らハイレベルに立ち上がった後、信号Oが、信号Oより
も先に立ち下がっているため、選択信号Oには信号■が
出力されている。また、信号O及び、■のどちらかが立
ち下がるまでは、信号Oが出力されている。信号Oと信
号Oの立ち下がり点の位相差は、信号Oの立ち上がり点
と立ち下がり点の位相差に等しく、これは信号■のクロ
ックの2分の1周期に相当する。 すなわち、選択信号
Oには、第1図の発振回路1の原振の周期の信号波形が
出力され、水平同期信号との位相差は、最大でも原振の
2分の1周期となる。When the horizontal synchronizing signal 0 in FIG. 2 is at a low level, the signal O is output as the selection signal 0. Next, when the horizontal synchronization signal ■ rises from low level to high level, the selection signal @ is the one of signal 0 and signal O that falls from high level to low level first after horizontal synchronization signal ■ rises. Outputs the signal. Until then, the selection signal O is
Outputs signal O. In (1) of Fig. 2, after the horizontal open IJA (No. In addition, in (2) of Fig. 2, after the horizontal synchronization signal 0 rises from low level to high level, signal O falls before signal O, so selection signal O The signal ■ is output to the signal O.The signal O is output until either the signal O or the signal O falls.The phase difference between the falling points of the signal O and the signal O is the signal O. This is equal to the phase difference between the rising point and the falling point of , which corresponds to one-half period of the clock of signal A signal waveform is output, and the phase difference with the horizontal synchronization signal is at most 1/2 period of the original oscillation.
画像入力装置で映像信号をサンプリングする際、サンプ
リングクロックと水平同期信号に位相差があると、入力
した画像には水平期間毎にずれが生じ、とれがジッタと
なって入力画像の品質を劣化させる。これを克服するた
めには、前述のとおり発振周波数を高くする等の方法が
あるが、本発明では、発振周波数を倍にした時と同様の
機能を得ることができる。When sampling a video signal with an image input device, if there is a phase difference between the sampling clock and the horizontal synchronization signal, the input image will have a shift in each horizontal period, which will cause jitter and degrade the quality of the input image. . To overcome this, there are methods such as increasing the oscillation frequency as described above, but in the present invention, the same function as doubling the oscillation frequency can be obtained.
以上、説明したように本発明によれば、画像入力装置の
サンてリングクロックを供給する回路において、水晶発
振器等の周波数安定度の高い発振回路を用いたまま、発
振器の発振周波数を2倍にしたのと同様の効果が得られ
、発振器の回路を複雑にすることなく入力した画像の品
質を確保できる。また、発振周波数を低くおさえられる
から、消費電流の低減、輻射ノイズの減少につながり、
発振回路も簡素化できるから、コストの削減も実現でき
るという効果を有する。As described above, according to the present invention, the oscillation frequency of the oscillator can be doubled while using an oscillation circuit with high frequency stability such as a crystal oscillator in the circuit that supplies the sampling clock of the image input device. The same effect as above can be obtained, and the quality of the input image can be ensured without complicating the oscillator circuit. In addition, since the oscillation frequency can be kept low, it leads to a reduction in current consumption and radiated noise.
Since the oscillation circuit can also be simplified, it has the effect of reducing costs.
第1図は、本発明の画像入力装置のサンプリングクロッ
ク作成回路図。
第2図(A)(B)は、第1図を説明する信号波形図。
第3図は、従来の画像入力装置のサンプリングクロック
作成回路図。
第4図は、従来の画像入力装置のもう一つのサンプリン
グクロック作成回路図。
1・・・発振回路
2.3・・・フリップフロップ
4・・・バッファ
5・・・信号反転回路
6・・・遅延回路
7・・・信号選択回路
8.13.24・・・水平同期信号の入力端子9.10
.11.12・・・分周回路
14.25・・・出力信号端子
15.16.17・・・NANDゲート18.19・・
・抵抗
20・・・可変抵抗
21.22.23・・・コンデンサ
以 上
第1図FIG. 1 is a sampling clock generation circuit diagram of the image input device of the present invention. 2(A) and 2(B) are signal waveform diagrams explaining FIG. 1. FIG. 3 is a sampling clock generation circuit diagram of a conventional image input device. FIG. 4 is another sampling clock generation circuit diagram of a conventional image input device. 1...Oscillation circuit 2.3...Flip-flop 4...Buffer 5...Signal inversion circuit 6...Delay circuit 7...Signal selection circuit 8.13.24...Horizontal synchronization signal input terminal 9.10
.. 11.12... Frequency divider circuit 14.25... Output signal terminal 15.16.17... NAND gate 18.19...
・Resistance 20...Variable resistor 21.22.23...Capacitor or higher Figure 1
Claims (1)
を入力する画像入力装置において、サンプリングクロッ
クを供給する発振回路の原振または分周した信号の波形
と、その反転波形を選択して前記サンプリングクロック
とすることを特徴とする画像入力装置。In an image input device that samples a video signal and inputs the sampling data, the waveform of the original oscillation or frequency-divided signal of an oscillation circuit that supplies the sampling clock and its inverted waveform are selected as the sampling clock. An image input device characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11010687A JPS63275273A (en) | 1987-05-06 | 1987-05-06 | Picture input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11010687A JPS63275273A (en) | 1987-05-06 | 1987-05-06 | Picture input device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63275273A true JPS63275273A (en) | 1988-11-11 |
Family
ID=14527191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11010687A Pending JPS63275273A (en) | 1987-05-06 | 1987-05-06 | Picture input device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63275273A (en) |
-
1987
- 1987-05-06 JP JP11010687A patent/JPS63275273A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4780759A (en) | Sampling clock generation circuit of video signal | |
US6373308B1 (en) | Direct-measured DLL circuit and method | |
JPH0467372B2 (en) | ||
JPH03136513A (en) | Device for converting d-type flip-flop into b-type flip-flop able to sample data by both of front edge and rear edge of clock signal | |
US4330759A (en) | Apparatus for generating synchronized timing pulses from binary data signals | |
US3979715A (en) | Method and system for achieving vibrator phase lock | |
JPS63132288A (en) | Sampling clock generator for image display unit | |
US4821295A (en) | Two-stage synchronizer | |
JP3523362B2 (en) | Clock circuit and processor using the same | |
JPS63275273A (en) | Picture input device | |
JPH03261996A (en) | Character generator | |
JP4004668B2 (en) | Data processing circuit | |
JPH05315898A (en) | Trigger synchronization circuit | |
JP3201437B2 (en) | Waveform generator trigger synchronization circuit | |
JPH0514213Y2 (en) | ||
JPH02250674A (en) | On delay circuit for inverter | |
JPH0677228B2 (en) | Clock signal generation circuit | |
JPS6124957Y2 (en) | ||
JP2533371Y2 (en) | Multi-phase clock generation circuit | |
JPS62183691A (en) | Synchronizing circuit for video interface | |
JPH10126233A (en) | Clock-generating circuit | |
JPH0691439B2 (en) | Reference clock generation circuit for pulse programmer in NMR | |
JPS58129864A (en) | Demodulator for phase modulated signal | |
JPH02202713A (en) | Synchronizing clock generating circuit | |
JPH057136A (en) | Signal generator |