JPS63273904A - Runaway detecting device for sequence controller - Google Patents

Runaway detecting device for sequence controller

Info

Publication number
JPS63273904A
JPS63273904A JP62108657A JP10865787A JPS63273904A JP S63273904 A JPS63273904 A JP S63273904A JP 62108657 A JP62108657 A JP 62108657A JP 10865787 A JP10865787 A JP 10865787A JP S63273904 A JPS63273904 A JP S63273904A
Authority
JP
Japan
Prior art keywords
flag
mode
program
unit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62108657A
Other languages
Japanese (ja)
Inventor
Toru Shikada
鹿田 徹
Toshio Hata
俊夫 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62108657A priority Critical patent/JPS63273904A/en
Publication of JPS63273904A publication Critical patent/JPS63273904A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

PURPOSE:To detect the runaway of an individual program without disturbing the functions of both general and individual controls, by providing a setting part, a resetting part and a deciding part for flag bits. CONSTITUTION:A flag bit setting part 6 has a flag bit corresponding in 1:1 to each C mode individual program and sets '1' to all flag bits via a processor 2 every time an S mode general program is started. A flag bit resetting part 7 has a flag bit corresponding in 1:1 to each C mode program and produces a resetting signal when the execution is through. A flag bit deciding part 8 decides whether a flag remains or not at the part 6. If the presence of the remaining flag '1' is confirmed, the part 8 produces an alarm signal and displays a specific one of C mode programs C1-C10 that has runaway at a display part 10 including a lamp 11 and a CRT 12.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種プラントの監視制御等に用いられるシーケ
ンスコントローラに係り、特に複数の動作モード(また
は制御モード)を有するシーケンスコントローラの暴走
を検出する装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a sequence controller used for monitoring and controlling various plants, and particularly to detecting runaway in a sequence controller having multiple operation modes (or control modes). Regarding equipment.

〔従来の技術〕[Conventional technology]

一般に、汎用のシーケンスコントローラ(シーケンサま
たはプログラマブルコントローラと同義語)は大別して
2種類の制御モードを有している。
Generally, general-purpose sequence controllers (synonymous with sequencer or programmable controller) have two types of control modes.

一つはSモードと称し、当該シーケンスコントローラの
制御目的に合致するシーケンスプログラムによって動作
し、当該シーケンスコントローラの基本的動作を司るモ
ードである。他の一つはCモードと称し、前記Sモード
プログラムの起動命令によって制御対象を個別的に制御
するためのシーケンスプログラム(C言語によって作成
される)によって動作し、複数のプログラムからなる。
One is called the S mode, which operates according to a sequence program that matches the control purpose of the sequence controller and controls the basic operations of the sequence controller. The other one is called the C mode, which operates by a sequence program (written in C language) for individually controlling the control target according to the startup command of the S mode program, and consists of a plurality of programs.

上記SモードおよびCモードはそれぞれ個別の独立した
プロセッサにより実行されるが、上記したようにCモー
ドはSモードによって起動されるからCモードはSモー
ドによって支配され、したがって当該シーケンスコント
ローラにおける制御の主導権はCモード側にあることに
なる。
The above S mode and C mode are each executed by separate and independent processors, but as mentioned above, since C mode is started by S mode, C mode is dominated by S mode, and therefore the control in the sequence controller is led. The right will be on the C mode side.

一方、シーケンスコントローラは制御の信頼性を確保す
るための異常動作自己診断機能を有している。異常検出
方法には種々あるが、その−例としてウォッチドッグタ
イマ機能およびマルチインターフェイスされたシーケン
スコントローラ相互のリンク状態において各コントロー
ラの動作状態をチェックする機能を備えて行う方法が知
られている(プログラマブルコントローラ、昭和59年
10月25日電気書院発行)、他の例としては、プログ
ラムの演算処理時間を外部に設けた計測部により、応答
時間(速度)を監視するため、その演算処理時間内に一
連のシーケンス動作(Sモード動作)が終了したか否か
を検出する方法が知られている(特開昭61−8471
2号公報)。
On the other hand, the sequence controller has an abnormal operation self-diagnosis function to ensure control reliability. There are various abnormality detection methods, but one known example is a method that includes a watchdog timer function and a function that checks the operating status of each controller in the link status of multi-interfaced sequence controllers (programmable Controller, Published by Denkishoin, October 25, 1981). Another example is the calculation processing time of the program, which is monitored by an external measurement unit that monitors the response time (speed). A method for detecting whether a series of sequence operations (S mode operation) has ended is known (Japanese Patent Application Laid-Open No. 8471-1989).
Publication No. 2).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記したように、シーケンスコントローラは、種々の異
常検出装置を備えているのであるが、いずれもSモード
動作に関連する異常検出であるため、シーケンスコント
ローラ全体の異常検出に関しては不完全である。すなわ
ち、CモードはSモードによって支配されるため、Sモ
ード故障時にはシーケンスが停止するが、逆にCモード
側が異常の場合はSモード側でその異常を検出すること
ができないからである。なぜなら、SモードはCモード
に起動をかけるのみで、その動作は相互に独立したもの
だからである。したがって、Cモードのプログラムの異
走を何らかの手段により検出する必要がある。
As described above, the sequence controller is equipped with various abnormality detection devices, but since all of them detect abnormalities related to S mode operation, they are incomplete in detecting abnormalities of the sequence controller as a whole. That is, since the C mode is dominated by the S mode, the sequence stops when an S mode failure occurs, but conversely, if there is an abnormality on the C mode side, the abnormality cannot be detected on the S mode side. This is because the S mode only activates the C mode, and their operations are independent of each other. Therefore, it is necessary to detect the abnormal execution of the C mode program by some means.

本発明は、SモードとCモードを有するシーケンスコン
トローラにおいて、Cモードのプログラムの暴走を確実
に検出しうるシーケンスコントローラの暴走検出装置を
提供することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a sequence controller runaway detection device that can reliably detect runaway of a program in C mode in a sequence controller having S mode and C mode.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、制御対象を統括的にシーケンス制御する統
括プログラム(Sモード)を有する統括制御部と、前記
統括プログラム(Sモード)の起動命令によって起動さ
れ各制御対象を個別的にシーケンス制御する複数の個別
プログラム(Cモード)を有する個別制御部と、を備え
たシーケンスコントローラにおいて、 前記統括プログラム(Sモード)の起動時に前記各個別
制御部に対応するフラグピットにフラグをセットするフ
ラグ部と、 前記各個別プログラム(Cモード)の実行終了時に終了
した個別制御部に対応するフラグをリセットするフラグ
リセット部と、 前記個別制御プログラム(Cモード)の実行終了時経過
後における前記フラグセット部のフラグの状態を判定す
るフラグ判定部と、 前記フラグセット部にフラグが残存する場合に前記フラ
グ判定部の出力により異常表示を行う表示部と、を備え
て構成される。
The above purpose is to provide an integrated control unit that has an integrated program (S mode) that performs integrated sequence control of controlled objects, and a plurality of integrated control units that are activated by a startup command of the integrated program (S mode) and that individually sequence control each controlled object. an individual control unit having an individual program (C mode); a flag unit that sets a flag in a flag pit corresponding to each individual control unit when the overall program (S mode) is started; a flag reset unit that resets a flag corresponding to the individual control unit that ended at the end of execution of each of the individual programs (C mode); and a flag of the flag set unit after the end of execution of the individual control program (C mode) has elapsed. and a display section that displays an abnormality based on the output of the flag determining section when a flag remains in the flag setting section.

〔作用〕[Effect]

上記した本発明の構成によれば、統括プログラムの起動
時に各個別制御部に対応するフラグピットをセットして
おき、各個別制御部のプログラム実行が終了した時点で
上記フラグをリセットする。
According to the configuration of the present invention described above, a flag pit corresponding to each individual control section is set when the general program is started, and the flag is reset when the program execution of each individual control section is completed.

そして、各個別制御プログラムの実行終了後において残
存するフラグを調べ、残存フラグがあった場合に個別制
御プログラムの異走とみなして異常表示を行う。
After the execution of each individual control program is completed, the remaining flags are checked, and if there are any remaining flags, it is assumed that the individual control program is running incorrectly and an abnormality is displayed.

このように、統括制御と個別制御のそれぞれの制御機能
を妨げることなく1個別制御プログラムの暴走を単独で
検出することができ、シーケンスコントローラの信頼性
、ならびに制御の安全性を確保することができる。
In this way, runaway in one individual control program can be detected independently without interfering with the respective control functions of integrated control and individual control, and the reliability of the sequence controller and control safety can be ensured. .

〔実施例〕〔Example〕

次に、本発明に係る実施例を図面に基づいて説明する。 Next, embodiments according to the present invention will be described based on the drawings.

第1図にシーケンスコントローラの要部と本発明に係る
異常検出装置の構成を示したものである。
FIG. 1 shows the main parts of a sequence controller and the configuration of an abnormality detection device according to the present invention.

第1図において、シーケンスコントローラ1はSモード
制御用のプロセッサ(以下、Sモードプロセッサという
。)2とCモード制御用のプロセッサ(以下、Cモード
プロセッサという、)3を備えている。Sモードプロセ
ッサ2はクロック信号発振部4からのクロック信号に基
づいて予め定められた起動周期でSモードプログラムを
起動する。このクロック信号はSモードクロック伝送部
5を通じてCモードプロセッサ3のCモードクロック伝
送部22に送られる。したがって、Cモードプロセッサ
3内のCモードプログラムは、Sモードプロセッサ2の
Sモードプログラムと同期して動作する。Cモードプロ
セッサ3には複数のCモードプログラムC1”” Cn
を有しており、それぞれ単独に制御を行う。以上のSモ
ードプロセッサ2と、Cモードプロセッサ3との関係を
第2図に示す。
In FIG. 1, a sequence controller 1 includes a processor for S mode control (hereinafter referred to as S mode processor) 2 and a processor for C mode control (hereinafter referred to as C mode processor) 3. The S-mode processor 2 activates the S-mode program at a predetermined activation cycle based on the clock signal from the clock signal oscillator 4. This clock signal is sent to the C-mode clock transmitter 22 of the C-mode processor 3 through the S-mode clock transmitter 5. Therefore, the C-mode program in the C-mode processor 3 operates in synchronization with the S-mode program in the S-mode processor 2. The C mode processor 3 has a plurality of C mode programs C1""Cn
, and each is controlled independently. The relationship between the above S mode processor 2 and C mode processor 3 is shown in FIG.

第2図に示すように、Sモードプロセッサ2においては
、周期TごとにSモードプログラムを実行する。そして
、そのSモードプログラムの各起動時(立上り時)にC
モードプロセッサ3の各CモードプログラムCl”” 
Cnを起動する。したがって、シーケンスコントローラ
1全体の制御動作の主導権はSモードプロセッサ2にあ
る。各モードプログラムC1〜C11の動作時間はSモ
ードプログラムの動作時間SONより短くなるように予
め設定されている。したがって、もし、Cモードプログ
ラムC1−CDのいずれかがSモード動作時間SONよ
り長く動作している場合は、異常であり、Cモードプロ
グラムの暴走とみなすことができる。
As shown in FIG. 2, the S-mode processor 2 executes the S-mode program every cycle T. Then, at each start-up (startup) of the S mode program, C
Each C mode program Cl"" of mode processor 3
Start Cn. Therefore, the S mode processor 2 has the initiative in controlling the entire sequence controller 1. The operating time of each mode program C1 to C11 is set in advance to be shorter than the operating time SON of the S mode program. Therefore, if any of the C mode programs C1-CD is operating for longer than the S mode operating time SON, it is an abnormality and can be considered as a runaway of the C mode program.

以上のシーケンスコントローラ1において、次に異常検
出装置を説明する。第1図において、異常検出装置は、
フラグピットセット部部6と、フラグピットリセット部
7と、フラグピット判定部8とから構成される。フラグ
ピットセット部6はCモードプログラムCl”C,のそ
れぞれに一対一で対応するフラグピットを有しており、
Sモードプログラムの各起動時ごとにSモードプロセッ
サ2により全フラグピットに一律にフラグ1′1”が立
てられる。一方、フラグピットリセット部7はCモード
プログラムCn ”’−Cnのそれぞれに一対一で対応
するフラグピットを有しており、各Cモードプログラム
CI−Cnの実行終了時に対応するフラグピットに対す
るリセット信号を出力し、フラグピットリセット部7に
与える。したがって、全CモードプログラムC1−Cn
の実行が終了した時点ではフラグピットリセット部7の
全フラグピットは全てuO”のはずである。フラグピッ
ト判定部8はフラグピットセット部6のいずれかのフラ
グピットに残存フラグが存在するか否かを判定する。
Next, the abnormality detection device in the sequence controller 1 described above will be explained. In FIG. 1, the abnormality detection device is
It is composed of a flag pit setting section 6, a flag pit resetting section 7, and a flag pit determining section 8. The flag pit setting section 6 has flag pits that correspond one-to-one to each of the C mode programs Cl"C,
Each time an S-mode program is started, the S-mode processor 2 uniformly sets flag 1'1'' in all flag pits. On the other hand, the flag pit reset unit 7 sets one-to-one flags for each of the C-mode programs Cn''-Cn. It has a corresponding flag pit, and outputs a reset signal for the corresponding flag pit at the end of execution of each C mode program CI-Cn, and supplies it to the flag pit reset section 7. Therefore, the entire C mode program C1-Cn
At the time when execution is completed, all flag pits in the flag pit reset section 7 should be uO''.The flag pit determination section 8 determines whether there is a remaining flag in any of the flag pits in the flag pit set section 6. Determine whether

正常時においては全フラグは“0″であり、この場合に
は警報出力は行わない。もし、CモードプログラムC1
−C,のいずれかが本来のCモード動作時間を経過した
後においても動作したとすると、フラグピットセット部
6の対応するフラグは依然として“1”であり、したが
って、フラグピット判定部8は警報信号(たとえば、論
理゛″1”)を出力する。この警報信号は警報表示部(
W報うンプ11やC:RT12)10に与えられ、Cモ
ードプログラムC1” Cnのいずれかが暴走しており
、異常であることが表示される。
Under normal conditions, all flags are "0", and no alarm is output in this case. If C mode program C1
-C, is activated even after the original C mode operation time has elapsed, the corresponding flag of the flag pit setting section 6 is still "1", and therefore the flag pit determination section 8 issues an alarm. Outputs a signal (eg, logic "1"). This alarm signal is sent to the alarm display section (
The program is given to the W-return pump 11 and the C:RT 12) 10, and it is displayed that one of the C mode programs C1''Cn is out of control and is abnormal.

一方、シーケンスコントローラ1にはクロック信号タイ
ムアウト検出部9が接続されている。このクロック信号
タイムアウト検出部9は、クロック信号発振部4から発
振されたクロック信号がSモードクロック伝送部5、C
モードクロック伝送部6を経由して取込み、そのクロッ
ク信号の長短やON、OFF状態を監視することにより
、Sモードプロセッサ2およびCモードプロセッサ3の
動作の正常、異常を検出するものである。その検出信号
は表示部10に出力され、同様に異常表示が行われる。
On the other hand, a clock signal timeout detection section 9 is connected to the sequence controller 1. This clock signal timeout detection section 9 detects that the clock signal oscillated from the clock signal oscillation section 4 is sent to the S mode clock transmission section 5,
By taking in the clock signal via the mode clock transmission section 6 and monitoring the length and ON/OFF state of the clock signal, it is possible to detect whether the operation of the S mode processor 2 and the C mode processor 3 is normal or abnormal. The detection signal is output to the display section 10, and an abnormality display is also performed in the same manner.

次に、以上の異常検出装置を水力発電所におけるダムの
取水量等の(ゲート)の開閉制御に用いた例について説
明する。その実施例を第3図に示す。
Next, an example will be described in which the above-described abnormality detection device is used to control the opening and closing of (gates) such as water intake amount of a dam in a hydroelectric power plant. An example thereof is shown in FIG.

第3図において、ゲート開、閉自動指令は(Cモード動
作)、演算処理袋flf13より出力される。
In FIG. 3, automatic gate opening and closing commands (C mode operation) are output from the calculation processing bag flf13.

ゲート開、閉手動指令は、ゲート開、閉スィッチ14を
押すことにより出力される。この指令は、シーケンサ1
内の手動、自動切換部15、ゲート開、閉保護部16を
通り、出力用補助リレー17の接点で、ゲート機側盤1
8に指令し、ゲートを開、閉する。その時のゲート機側
盤18の状態はシーケンサ内のゲート異常検出部19に
より、ゲート状態を監視し、異常があればゲート開、閉
保護部16に伝えて開、閉指令をロックする。一方ゲー
トの開度は、ゲート開度計20で計測され。
The gate open/close manual command is output by pressing the gate open/close switch 14. This command is used by sequencer 1
It passes through the manual/automatic switching section 15, the gate open/close protection section 16, and the contact point of the output auxiliary relay 17, which connects the gate machine side panel 1.
Command 8 to open and close the gate. The state of the gate machine side panel 18 at that time is monitored by the gate abnormality detection section 19 in the sequencer, and if an abnormality is detected, it is transmitted to the gate open/close protection section 16 and the open/close command is locked. On the other hand, the opening degree of the gate is measured by a gate opening degree meter 20.

シーケンサ1内の、ゲート開度読込、開度誤符号検出部
21で受信、監視し、開度に異常が有れば誤符号検出し
、ゲート開、閉保護部16に伝えて開、閉指令信号をロ
ックする。
In the sequencer 1, the gate opening reading is received and monitored by the opening error code detection unit 21, and if there is an abnormality in the opening, an error code is detected and transmitted to the gate open/close protection unit 16 to issue an open/close command. Lock signal.

このような制御下において、本発明に係る異常検出袋!
i!100を備えたことにより、ゲート開。
Under such control, the abnormality detection bag according to the present invention!
i! By equipping 100, the gate opens.

閉自動指令シーケンスに異常がある場合、先に述べた検
出動作により異常を検出し、表示部10に警報を出力す
るとともに、しゃ断器21を開いて制御を停止する。
If there is an abnormality in the automatic closing command sequence, the abnormality is detected by the detection operation described above, an alarm is output to the display unit 10, and the breaker 21 is opened to stop the control.

〔発明の効果〕〔Effect of the invention〕

以上に述べたように、本発明によれば、制御主導権を有
するSモードと、その従属下にあるCモードを有するシ
ーケンスコントローラにおいて。
As described above, according to the present invention, a sequence controller has an S mode that has control initiative and a C mode that is subordinate to the S mode.

Cモードプログラムの暴走を確実に検出し、シーケンス
コントローラの信頼性、安全性を向上しうる。
It is possible to reliably detect runaway of a C mode program and improve reliability and safety of a sequence controller.

【図面の簡単な説明】 第1図は本発明の実施例を示すブロック図、第2図はS
モードとCモードの動作タイミングを示すタイムチャー
1・、第3図は水門制御への応用例を示すブロック図で
ある。 1・・・シーケンスコントローラ、2・・・Sモードプ
ロセッサ、3・・・Cモードプロセッサ、6・・・フラ
グピットセット部、7・・・フラグピットリセット部、
8・・・フラグ判定部、10・・・表示部。
[Brief Description of the Drawings] Fig. 1 is a block diagram showing an embodiment of the present invention, and Fig. 2 is a block diagram showing an embodiment of the present invention.
Time charts 1 and 3 showing the operation timings of mode and C mode are block diagrams showing an example of application to water gate control. DESCRIPTION OF SYMBOLS 1... Sequence controller, 2... S mode processor, 3... C mode processor, 6... Flag pit set part, 7... Flag pit reset part,
8... Flag determination section, 10... Display section.

Claims (1)

【特許請求の範囲】 1、制御対象を統括的にシーケンス制御する統括プログ
ラムを有する統括制御部と、前記統括プログラムの起動
命令によつて起動された各制御対象を個別的にシーケン
ス制御する複数の個別プログラムを有する個別制御部と
、を備えたシーケンスコントローラにおいて、 前記統括プログラムの起動時に前記各個別制御部に対応
するフラグピットにフラグをセットするフラグセット部
と、 前記各個別プログラムの実行終了時に終了した個別制御
部に対応するフラグをリセットするフラグリセット部と
、 前記個別制御プログラムの実行終了時経過後における前
記フラグセット部にフラグの状態を判定するフラグ判定
部と、 前記フラグセット部にフラグが残存する場合に前記フラ
グ判定部の出力により異常表示を行う表示部と、 を備えたことを特徴とするシーケンスコントローラの暴
走検出装置。
[Scope of Claims] 1. An integrated control unit having an integrated program that performs integrated sequence control of controlled objects, and a plurality of integrated control units that individually sequence-control each controlled object activated by a startup command of the integrated program. an individual control unit having an individual program; a flag setting unit that sets a flag in a flag pit corresponding to each of the individual control units when the overall program is started; a flag reset unit that resets a flag corresponding to the terminated individual control unit; a flag determination unit that determines the state of the flag in the flag set unit after the execution end time of the individual control program has passed; A runaway detection device for a sequence controller, comprising: a display unit that displays an abnormality based on the output of the flag determination unit when the flag remains.
JP62108657A 1987-05-01 1987-05-01 Runaway detecting device for sequence controller Pending JPS63273904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62108657A JPS63273904A (en) 1987-05-01 1987-05-01 Runaway detecting device for sequence controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62108657A JPS63273904A (en) 1987-05-01 1987-05-01 Runaway detecting device for sequence controller

Publications (1)

Publication Number Publication Date
JPS63273904A true JPS63273904A (en) 1988-11-11

Family

ID=14490362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62108657A Pending JPS63273904A (en) 1987-05-01 1987-05-01 Runaway detecting device for sequence controller

Country Status (1)

Country Link
JP (1) JPS63273904A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162101A (en) * 1984-09-03 1986-03-31 Hitachi Ltd Sequence control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162101A (en) * 1984-09-03 1986-03-31 Hitachi Ltd Sequence control system

Similar Documents

Publication Publication Date Title
US4635258A (en) System for detecting a program execution fault
CN107003915B (en) Drive control device
JPS60263235A (en) Microcomputer system
CA1114068A (en) Microprocessor test system
JPS63273904A (en) Runaway detecting device for sequence controller
US11372706B2 (en) Vehicle control device
JPH0750020B2 (en) Electronic control unit
JPS63182451A (en) Control display apparatus of loom
JP2002196948A (en) Operation control device
JPS61120247A (en) Detector for runaway of controller
KR930008565B1 (en) Operating control method of machinery
JP3136663B2 (en) Washing machine control device
JPH0271301A (en) Controller
JPH025105A (en) Method for diagnosing abnormality in process abnormality detector
JPS6132147A (en) Fault detection system of computer
JPS5983438A (en) Program failure detecting system
JPH05216711A (en) Self-diagnostic device
JPH0581065A (en) Self diagnostic method for programmable controller system
JPS619701A (en) Control method of sequence controller
JPS61115149A (en) Trouble detection of programmable controller
JPS6015701A (en) Control interface device
JPH03296831A (en) Failure diagnostic system for fail safe circuit
JPS6277655A (en) Substrate trouble diagnosing circuit for programmable controller
JPS63293649A (en) Display system for working state of processor
JPS62204346A (en) Duplex system switching system