JPS63272048A - Manufacture of isolation region of semiconductor device - Google Patents

Manufacture of isolation region of semiconductor device

Info

Publication number
JPS63272048A
JPS63272048A JP10461887A JP10461887A JPS63272048A JP S63272048 A JPS63272048 A JP S63272048A JP 10461887 A JP10461887 A JP 10461887A JP 10461887 A JP10461887 A JP 10461887A JP S63272048 A JPS63272048 A JP S63272048A
Authority
JP
Japan
Prior art keywords
silicon
film
pad
oxide film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10461887A
Other languages
Japanese (ja)
Inventor
Fumio Sugawara
菅原 文雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10461887A priority Critical patent/JPS63272048A/en
Publication of JPS63272048A publication Critical patent/JPS63272048A/en
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

PURPOSE:To improve the form of a field oxide film and reduce a conversion difference proportional to a bird's beak and, further, suppressing the deteriora tion in device characteristics by a method wherein silicon is evaporated on a pad silicon film and nitrogen ions are implanted into the pad silicon film simultaneously to form a silicon nitride film and then a field oxide film is formed in an aperture. CONSTITUTION:A pad oxide film 2 is formed on a silicon substrate 1 and a pad silicon film 3 is formed on the pad oxide film 2. Then, silicon is evaporated on the pad silicon film 3 and, at least simultaneously, nitrogen ions are implanted into the pad silicon film 3 with an acceleration voltage with which the maximum range of the nitrogen ion does not reach the substrate 1 and under the conditions above the required implantation rate to form a silicon nitride film 4. Then, after at least the silicon nitride film 4 is selectively etched, a field oxide film 6 is formed in the etched part 5 in a high temperature oxidiz ing atmosphere. After that, the films 2-4 including at least the remaining silicon nitride film 4 other than in the field oxide film 6 and in the silicon substrate 1 are removed by etching.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体素子の素子分離領域を形成する半導
体素子の分離領域の製造方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method of manufacturing an isolation region of a semiconductor element, which forms an isolation region of a semiconductor element.

(従来の技術) 従来、素子分離領域の製造方法としては選択酸化法CL
OCO8法)が主に採用されている。
(Prior art) Conventionally, selective oxidation method CL has been used as a method for manufacturing element isolation regions.
OCO8 method) is mainly adopted.

ここでは、ユーピンハンアンド ピングマ;イクステン
デッドアグストラクト 84−1 ソニー、エレクトロ
ケミ、ンサ、198、1984 ’アイソレーションプ
ロセスユーソングポリシリコンノンツ7ア レイヤ−フ
ォアスケールドMO8/VLSI”(Yu −Pin 
Han and BingMa  ;  Extend
ed abstract84−I J、Electro
chem、 Soc、、 98.1984 l5OLA
TIONPROCESS  USING POLYSI
LICON BUFFERLAYERFOR5CALE
D MO8/VLSI”)等の文献に開示され&LOC
O8法を改良した半導体素子の分離領域の製造方法を第
2図の断面図を参照して説明する。
Here, Yupinhan and Pingma; Pin
Han and BingMa; Extend
ed abstract84-IJ, Electro
chem, Soc,, 98.1984 l5OLA
TION PROCESS USING POLYSI
LICON BUFFERLAYERFOR5CALE
D MO8/VLSI”) etc. &LOC
A method of manufacturing an isolation region of a semiconductor device, which is an improved version of the O8 method, will be described with reference to the cross-sectional view of FIG.

結晶表面(100)のP型シリコン基板11上に高温酸
化雰囲気中にてシリコン酸化膜StO,から成る・ンツ
ド酸化膜12を500λ厚に成長させる(第2図(&)
参照)。次に、LP−CVD(ロー プレシャーケミカ
ル ペーノ!−デポジション;  Low Press
ure Chemi −cal Vapour Dep
osition )を用いポリシリコン13を1500
λ厚に成長させる〔第2図(b)参照〕。次に、同じ<
LP−CVDを用いシリコン窒化膜14を1500λ厚
に成長させる(第2図(c)参照)。次に通常のホトリ
ソグラフィーを用い素子領域(アクティブ領域)と素子
分離領域(フィールド領域)の形成のためのレノストパ
ターニングを行つ。このレノストパターニング後に図示
しないレジストをマスクとしてシリコン窒化膜14やポ
リシリコン13iエツチングする。このエツチングによ
り形成され友開口部15は素子分離領域となる。続いて
反転防止用のチャネルストップイングラを例えばB+加
速電圧40KeV、注入量I X 1013IONS/
、1の条件で行う(第2図(d)参照〕。次に、  1
000℃の湿式高温酸化雰囲気中で約2時間酸化を行っ
てフィールド酸化膜16を6000λ厚に成長させる(
第2図(e)参照)。次にシリコン窒化膜14を熱リン
酸にて除去し、続いてポリシリコン13をドライhるい
はウェットエツチングにより除去する。
A silicon oxide film 12 consisting of a silicon oxide film StO is grown to a thickness of 500λ on a P-type silicon substrate 11 on a crystal surface (100) in a high temperature oxidation atmosphere (see FIG. 2(&)).
reference). Next, LP-CVD (Low Pressure Chemical Peno!-Deposition; Low Press
ure Chemi-cal Vapor Dep
polysilicon 13 to 1500
It is grown to a thickness of λ [see FIG. 2(b)]. Then the same <
A silicon nitride film 14 is grown to a thickness of 1500λ using LP-CVD (see FIG. 2(c)). Next, regular photolithography is used to perform renost patterning to form an element region (active region) and an element isolation region (field region). After this patterning, the silicon nitride film 14 and polysilicon 13i are etched using a resist (not shown) as a mask. The opening 15 formed by this etching becomes an element isolation region. Next, a channel stopper for preventing inversion is placed, for example, at a B + acceleration voltage of 40 KeV and an implantation amount of I x 1013 IONS/
, 1 (see Figure 2 (d)). Next, 1
The field oxide film 16 is grown to a thickness of 6000λ by performing oxidation for about 2 hours in a wet high temperature oxidation atmosphere at 000°C (
(See Figure 2(e)). Next, the silicon nitride film 14 is removed using hot phosphoric acid, and then the polysilicon 13 is removed by dry etching or wet etching.

更に、パッド酸化膜12をフッ酸溶液によりウェットエ
ツチングしてシリコン基板11の表面が露出され九素子
領域とフィールド酸化膜16が形成された素子分離領域
が形成される(第2図(f)参照)。
Further, the pad oxide film 12 is wet-etched with a hydrofluoric acid solution to expose the surface of the silicon substrate 11 and form an element isolation region in which a nine-element region and a field oxide film 16 are formed (see FIG. 2(f)). ).

(発明が解決しようとする問題点) しかし2以上述べた方法であっても第2図(f)に見ら
れるようにフィールド酸化膜16の仕上逆形状が段々に
なっているので後工程で形成されるポリシリコン、シリ
サイドアルミニウム等の配嶽材料がその段差部で切れる
所謂段切れによりオープンになったシ、また、これらの
材料等をパターニングするホトリソグラフィの工程にお
いてその段差部でのフォーカスが合いにく\、所望の寸
法が出にくいことがある。
(Problems to be Solved by the Invention) However, even with the methods described above, the finished reverse shape of the field oxide film 16 is stepped, as shown in FIG. In the photolithography process for patterning these materials, the focus at the stepped portion may be incorrect. It may be difficult to obtain the desired dimensions.

この段々形状を低減するためには・ぐラド酸化膜12を
厚く、ポリシリコン13t−薄くあるいはシリコン窒化
膜14を薄く形成すれば良いが、 LOCO8法におけ
るバーズビークの発生による素子分離領域の増大と云う
欠点、すなわち半導体素子の高密度化を防げる欠点を改
良するための上記製法の利点が失なわれてしまい、逆に
、更にバーズビークの発生を押え半導体素子の高密度化
を達成しようとするためにパッド酸化膜12を極力薄く
したシ、シリコン窒化膜14を極力厚く形成すると結晶
欠陥を招き素子特性を劣化させるので、技術的に満足で
きるものが得られなかつ友。
In order to reduce this stepped shape, it is possible to make the rad oxide film 12 thicker, the polysilicon 13t thinner, or the silicon nitride film 14 thinner. The advantage of the above-mentioned manufacturing method for improving the disadvantage, that is, preventing the increase in the density of the semiconductor element, is lost, and conversely, in order to further suppress the occurrence of bird's beak and achieve higher density of the semiconductor element. If the pad oxide film 12 is made as thin as possible and the silicon nitride film 14 is made as thick as possible, crystal defects will occur and device characteristics will deteriorate, making it impossible to obtain a technically satisfactory product.

この発明は、以上述べたフィールド酸化膜の形状を改良
し、また、((仕上シ寸法)−(パターニング寸法)=
2X(バーズビーク))で決まる変換差を低減し、かつ
素子特性の劣化を抑制できる半導体素子の分離領域の製
造方法を提供することを目的とする。
This invention improves the shape of the field oxide film described above, and furthermore, ((finishing dimension) - (patterning dimension) =
An object of the present invention is to provide a method for manufacturing an isolation region of a semiconductor device, which can reduce the conversion difference determined by 2X (bird's beak) and suppress deterioration of device characteristics.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る半導体素子の分離領域の製造方法は、シ
リコン基板上にパッド酸化膜とパッドシリコン膜をこの
順で形成し1次に・ぐラドシリコン膜に向けてシリコン
の蒸着と窒素イオンの注入とを少なくとも同時に行って
窒化シリコン膜を形成し、次に、少なくとも窒化シリコ
ン膜を選択的にエツチングし、次にこのエツチング部分
に高温酸化雰囲気中でフィールド酸化膜を形成し、次に
シリコン基板とフィールド酸化膜以外の膜をエツチング
により除去するようにしたものである。
The method for manufacturing an isolation region of a semiconductor device according to the present invention includes forming a pad oxide film and a pad silicon film in this order on a silicon substrate, and then depositing silicon and implanting nitrogen ions toward the primary silicon film. At least simultaneously, a silicon nitride film is formed, then at least the silicon nitride film is selectively etched, a field oxide film is formed on this etched portion in a high temperature oxidation atmosphere, and then a silicon substrate and a field oxide film are formed in a high temperature oxidation atmosphere. Films other than the field oxide film are removed by etching.

(作用) この発明における半導体素子の分離領域の製造方法は、
蒸着とイオン注入とを少なくとも同時に行うことにより
形成した窒化シリコン膜の窒素が内部に入る程グアとな
っておシ、この窒化シリコン膜もフィールド酸化膜の形
成時に速度が遅いもの\酸化されるために滑らかなフィ
ールド酸化膜形状が得られる。
(Function) The method for manufacturing an isolation region of a semiconductor element according to the present invention is as follows:
The silicon nitride film formed by performing at least simultaneous vapor deposition and ion implantation becomes guar as nitrogen enters the inside, and this silicon nitride film is also oxidized at a slow rate during the formation of the field oxide film. A smooth field oxide film shape can be obtained.

(実施例) 以下、この発明の一実施例を図面に基づいて詳細に説明
する。第1図(a)〜(e)は、この発明の一実施例を
断面で示したもので、シリコン基板裏面の膜は省略しで
ある。まず、結晶表面(ioo)のP型シリコン基板l
上に高温酸化雰囲気中にて・ぐラド酸化膜2を300^
厚に成長させる(第1図<&)参照)。
(Example) Hereinafter, an example of the present invention will be described in detail based on the drawings. FIGS. 1A to 1E are cross-sectional views of an embodiment of the present invention, and the film on the back surface of the silicon substrate is omitted. First, the P-type silicon substrate l on the crystal surface (ioo)
300^Grad oxide film 2 is applied on top in a high-temperature oxidizing atmosphere.
Grow thickly (see Figure 1 <&)).

次に、同一反応槽内にて真空蒸着とイオン注入の同時処
理が可能な装置を用いて、まず、EB蒸着によりパッド
シリコン膜3をパッド酸化膜2上に40175yの成長
速度で約1000λ厚に成長させる(第1図(b)参照
)。パッドシリコン膜3の蒸M膜厚が1000λ程度成
長した時点でもシリコンの蒸着を引続き行う(但し、蒸
着速度を変化させてもかまわない)と共に窒素イオンの
注入を同時に行う。
Next, using a device capable of simultaneous vacuum deposition and ion implantation in the same reaction tank, pad silicon film 3 is first deposited on pad oxide film 2 to a thickness of approximately 1000λ at a growth rate of 40175y by EB deposition. (See Figure 1(b)). Even when the thickness of the vaporized M film of the pad silicon film 3 has grown to about 1000λ, silicon vapor deposition is continued (however, the vapor deposition rate may be changed) and nitrogen ions are simultaneously implanted.

例えば、加速電圧20KeV、窒素イオン注入量l×1
017ION8/、:sjの条件で窒素イオンの注入を
行う。このIvD法(イオン ビームアンドバキューム
 エバポレーションメソッド:  Ion Beam 
and Vacuum &aporationMeth
od )による蒸着シリコンと窒素イオンとの反応によ
りシリコン窒化膜4が形成されると共にパッドシリコン
膜3に注入された窒素イオンはシリコン分子と反応しシ
リコン窒化膜4に改質される。
For example, acceleration voltage 20KeV, nitrogen ion implantation amount l×1
Nitrogen ions are implanted under the conditions of 017ION8/, :sj. This IvD method (ion beam and vacuum evaporation method: Ion Beam
and Vacuum & aporationMeth
A silicon nitride film 4 is formed by the reaction between the deposited silicon and nitrogen ions (od), and the nitrogen ions implanted into the pad silicon film 3 react with silicon molecules to be modified into the silicon nitride film 4.

しかしながらこのようにして形成され次シリコン窒化膜
4は必らずしも化学量論的な窒化シリコン(Six N
4 )ではなく、・ぐツドシリコン@3中に最大飛程R
p (Projection Range ) t−も
つように加速電圧が設定されているのでRpより内部に
いくに従って窒素原子数の少ないシリコン窒化膜であり
、更に内部へいくと窒素原子の注入されてないノソツド
シリコン膜3となる(第1図(C)参照)。
However, the silicon nitride film 4 formed in this way is not necessarily stoichiometric silicon nitride (Six N
4) Instead of ・Gutsudosilicon@3, the maximum range R
Since the accelerating voltage is set so as to have p (Projection Range) t-, the further inside from Rp, the silicon nitride film becomes smaller in the number of nitrogen atoms, and the further inside it becomes, the silicon nitride film has no nitrogen atoms implanted. The film becomes a film 3 (see FIG. 1(C)).

次に、通常のホ) IJンダラフイ技術を用いてパター
ニングされた図示しないレノストをマスクにシリコン窒
化膜4や・ぐラドシリコン膜3を選択的にエツチングす
る。このエッチングにより形成されたエツチング部分と
しての開口部5は後にフィールド酸化膜が形成される素
子分離領域となる。
Next, the silicon nitride film 4 and the grading silicon film 3 are selectively etched using a patterned renost (not shown) as a mask using the usual IJ rough-height technique. The opening 5 as an etched portion formed by this etching becomes an element isolation region in which a field oxide film will be formed later.

次に、反転防止用のチャネルストラグイングラを例えば
B+加速電圧40KeV、イオン注入密度lX1013
 l0Ns/、lの条件で注入する。この注入後に上記
レノストを除去すると第1図(d)に示したようになる
Next, a channel straggler for inversion prevention is installed, for example, at a B + acceleration voltage of 40 KeV and an ion implantation density of lX1013.
Inject under the condition of 10Ns/, 1. When the renost is removed after this injection, the result is as shown in FIG. 1(d).

次に、  1000℃の湿式高温酸化雰囲気中で約2時
間酸化を行って開口部5を含めた部分にフィールド酸化
膜6を6000λ厚に成長させる(第1図(e)参照)
Next, oxidation is performed for about 2 hours in a wet high temperature oxidation atmosphere at 1000° C. to grow a field oxide film 6 to a thickness of 6000λ in the area including the opening 5 (see FIG. 1(e)).
.

次に、シリコン窒化膜4全てを熱リン酸によりエツチン
グ除去する。
Next, the entire silicon nitride film 4 is removed by etching with hot phosphoric acid.

続いて、パッドシリコン膜3全てをウェットあるいはド
ライエッチングにより除去する。
Subsequently, the entire pad silicon film 3 is removed by wet or dry etching.

そして、ノクツド酸化膜2全てをエツチングして除去す
ることにより、シリコン基板1の表面が露出した素子領
域7とフィールド酸化膜6が形成された素子分離領域が
形成される(第1図(f)参照)。
Then, by etching and removing all of the notched oxide film 2, an element region 7 in which the surface of the silicon substrate 1 is exposed and an element isolation region in which a field oxide film 6 is formed are formed (FIG. 1(f)). reference).

以下の半導体素子の製造工程は通常の従来工程と同じで
ある。
The following semiconductor device manufacturing process is the same as the normal conventional process.

なお、上記実施例において、シリコン窒化膜4とパッド
シリコン膜3をエツチングしたが、ノ譬ツド酸化膜2あ
るいはシリコン基板1までエツチングしてもかまわない
。また、逆にシリコン窒化膜4まででエツチングをスト
ラグしてもかまわない。
In the above embodiment, the silicon nitride film 4 and the pad silicon film 3 are etched, but the silicon oxide film 2 or the silicon substrate 1 may also be etched. Alternatively, etching may be delayed up to the silicon nitride film 4.

また、レノストをマスクにして多層膜をエツチングして
いるが、上層のみをエツチング後にレノストを除去し、
・4ターニングされた上層膜をマスクにして下層膜をエ
ツチングすることもできる。
Also, the multilayer film is etched using lenost as a mask, but lenost is removed after etching only the upper layer.
- The lower layer film can also be etched using the 4-turned upper layer film as a mask.

また、上記実施例において、パッドシリコン膜3のエツ
チングに際し、パッドシリコン膜3を酸化してシリコン
酸化膜とし友後に、このシリコン酸化膜を除去すること
もできる。
Further, in the above embodiment, when etching the pad silicon film 3, the pad silicon film 3 can be oxidized to form a silicon oxide film, and then this silicon oxide film can be removed.

また、上記実施例では、パッドシリコン膜3の成長とシ
リコン窒化膜4の成長を同一装置内で形成しているが、
LP−CVD等を用いて/4’ツドシリコン膜3を成長
させた後にIVDII7ctを用いてシリコン窒化膜4
を形成することも可能である。
Furthermore, in the above embodiment, the growth of the pad silicon film 3 and the growth of the silicon nitride film 4 are performed in the same apparatus.
After growing the /4' silicon film 3 using LP-CVD etc., the silicon nitride film 4 is grown using IVDII7ct.
It is also possible to form

ま友、上記実施例において、Rpの設定は窒素イオンが
ノ譬ツドシリコン膜3中にくるようにするのが適当であ
るが、・フッド酸化膜2中に窒素イオンがくるようK 
Rpを設定してもシリコン基板lに入るイオン量が無視
できる程ならばそのように設定してもかまわない。しか
し、この場合には/ぐラドシリコン膜中に窒素イオンが
必ず含まれていることになる。すなわち、シリコン窒化
膜4とノeツド酸化膜2の間にはパッドシリコン膜3は
存在せず、その代りにシリコンリッチなシリコン窒化膜
がその役割を果皮すことになる。
Friend, in the above example, it is appropriate to set Rp so that the nitrogen ions are in the notched silicon film 3.
Even if Rp is set, it may be set as long as the amount of ions entering the silicon substrate l is negligible. However, in this case, nitrogen ions are necessarily included in the rad silicon film. That is, the pad silicon film 3 does not exist between the silicon nitride film 4 and the etched oxide film 2, and instead, the silicon-rich silicon nitride film plays this role.

(発明の効果) 以上、詳細に説明し次ようにこの発明によればパッド酸
化膜を形成し、更に、/フッドシリコン膜を形成した後
にシリコンの真空蒸着と窒素イオンの注入の同時処理に
よるシリコン窒化膜を形成するようにしたので、以下に
述べる4つの事項が期待できる。
(Effects of the Invention) As described above in detail, according to the present invention, a pad oxide film is formed, and after a /hood silicon film is formed, silicon is formed by simultaneous vacuum evaporation of silicon and nitrogen ion implantation. Since a nitride film is formed, the following four matters can be expected.

■ シリコン窒化膜の組成がシリコン基板に向かって徐
々に窒素グア、シリコンリッチになっているので応力の
緩和ができ結晶欠陥の発生を抑制し、素子特性を向上す
ることができる。
(2) Since the composition of the silicon nitride film gradually becomes richer in nitrogen guar and silicon toward the silicon substrate, stress can be relaxed, crystal defects can be suppressed, and device characteristics can be improved.

■ 未反応のパッドシリコンがフィールド酸化膜成長時
の横方向への酸化剤の拡散を抑制し、かつ、パッドシリ
コン自体が酸化剤を消費してシリコン酸化膜に転じ名た
め横方向へのバーズビークの発生が抑制され、変換差を
低減することができ、高密度化が図れる。
■ The unreacted pad silicon suppresses the lateral diffusion of the oxidizing agent during field oxide film growth, and the pad silicon itself consumes the oxidizing agent and turns into a silicon oxide film, which prevents lateral bird's beak. It is possible to suppress generation, reduce conversion differences, and achieve higher density.

■ パッドシリコン側に近い窒素グアなシリコン窒化膜
もレートは遅いが、フィールド酸化時に酸化されるため
、滑らかなフィールド酸化膜形状が得られ、後の配線材
料の段切れを防ぎ、また、ホトリソグラフィにおけるデ
フォーカスを防ぐことができる。
■ The silicon nitride film, which is nitrogen guar near the pad silicon side, has a slow rate, but it is oxidized during field oxidation, so a smooth field oxide film shape can be obtained, which prevents the interconnection material from breaking later, and is also useful for photolithography. defocus can be prevented.

■ 更に1同一装置内でパッドシリコン膜の成長、シリ
コン窒化膜の成長を連続的に行う場合には、コスト低減
につながる形成時間の短縮および異物がウェハの装置間
の移動や人為的ハンドリング等によりウェハに付着する
機会を低減でき、素子欠陥の発生を抑制できる。
■ Furthermore, when growing a pad silicon film and a silicon nitride film continuously in the same equipment, the formation time is shortened which leads to cost reduction, and foreign matter can be easily removed from the wafer due to movement between the equipment or manual handling. The chance of adhesion to the wafer can be reduced, and the occurrence of element defects can be suppressed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(f)はこの発明の一実施例による各工
程を示した断面図、第2図(a)〜(f)は従来例の各
工程を示した断面図である。 l・・・シリコンM板、2・・・ノ9ツド酸化JI!、
  3・・・パッドシリコン膜、4・・・窒化シリコン
膜、5・・・開口部、6・・・フィールド酸化膜。 一悄悄特例による各工科1田畑1m 第1図 第1図 相シ演21にJ3各工程めれ閃 第2図 従来伊IIする各工若L=nl!V″面図第2図
FIGS. 1(a) to 1(f) are sectional views showing each process according to an embodiment of the present invention, and FIGS. 2(a) to 2(f) are sectional views showing each process of a conventional example. l...Silicon M plate, 2...Nine oxidized JI! ,
3... Pad silicon film, 4... Silicon nitride film, 5... Opening, 6... Field oxide film. Each technical field 1 field 1m by special exception Figure 1 Figure 1 Phase 21 J3 each process meresen Figure 2 Conventional III Each craftsman L = nl! V'' side view Figure 2

Claims (1)

【特許請求の範囲】  シリコン基板上にパッド酸化膜を形成する第1工程と
、 上記パッド酸化膜上にパッドシリコン膜を形成する第2
工程と、 上記パッドシリコン膜に向けてシリコンの蒸着と窒素イ
オンの最大飛程が上記シリコン基板内に至らない加速電
圧でかつ所定注入量以上の条件で窒素イオンの注入とを
少なくとも同時に行つて窒化シリコン膜を形成する第3
工程と、 少なくとも上記窒化シリコン膜を選択的にエッチングす
る第4工程と、 高温酸化雰囲気中で上記エッチング部分にフィールド酸
化膜を形成する第5工程と、 上記シリコン基板とフィールド酸化膜以外の上記窒化シ
リコン膜の残部を少なくとも含む膜をエッチングにより
除去する第6工程とを備えた半導体素子の分離領域の製
造方法。
[Claims] A first step of forming a pad oxide film on a silicon substrate, and a second step of forming a pad silicon film on the pad oxide film.
and nitriding by performing at least simultaneously vapor deposition of silicon toward the pad silicon film and implantation of nitrogen ions at an acceleration voltage that does not allow the maximum range of nitrogen ions to reach inside the silicon substrate and at a predetermined implantation amount or more. Third step to form a silicon film
a fourth step of selectively etching at least the silicon nitride film; a fifth step of forming a field oxide film on the etched portion in a high-temperature oxidizing atmosphere; and a step of etching the silicon substrate and the other than the field oxide film. a sixth step of removing the film including at least the remainder of the silicon film by etching.
JP10461887A 1987-04-30 1987-04-30 Manufacture of isolation region of semiconductor device Pending JPS63272048A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10461887A JPS63272048A (en) 1987-04-30 1987-04-30 Manufacture of isolation region of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10461887A JPS63272048A (en) 1987-04-30 1987-04-30 Manufacture of isolation region of semiconductor device

Publications (1)

Publication Number Publication Date
JPS63272048A true JPS63272048A (en) 1988-11-09

Family

ID=14385431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10461887A Pending JPS63272048A (en) 1987-04-30 1987-04-30 Manufacture of isolation region of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63272048A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206116A (en) * 1991-09-30 1993-08-13 Motorola Inc Method for insulation of mos transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206116A (en) * 1991-09-30 1993-08-13 Motorola Inc Method for insulation of mos transistor

Similar Documents

Publication Publication Date Title
KR100678473B1 (en) Method of fabricating a semiconductor device having multiple gate insulating layer
JP3880207B2 (en) Method for forming trench isolation
JPS62290146A (en) Manufacture of semiconductor device
JPS63272048A (en) Manufacture of isolation region of semiconductor device
JPH0473296B2 (en)
JPS5840852A (en) Complementary metal oxide semiconductor device and its manufacture
JPS63188952A (en) Manufacture of semiconductor device
JPS59121850A (en) Manufacture of semiconductor device
JPH065588A (en) Manufacture of semiconductor device
JPH04155829A (en) Manufacture of semiconductor device
JPS63272047A (en) Manufacture of semiconductor device
JP3042804B2 (en) Element isolation method and semiconductor device
JPH0228929A (en) Locos method utilizing dry etching of polycrystalline silicon
JPH04267336A (en) Manufacture of semiconductor device
JPS59177940A (en) Manufacture of element isolation region
JPS62232143A (en) Manufacture of semiconductor device
JPS62104078A (en) Manufacture of semiconductor integrated circuit device
JPS59132624A (en) Manufacture of semiconductor device
JPS6355962A (en) Manufacture of semiconductor device
JPH0362947A (en) Semiconductor device and manufacture thereof
JPS6017929A (en) Manufacture of semiconductor device
JPS63234547A (en) Manufacture of semiconductor element
JPS5950542A (en) Manufacture of semiconductor device
JPH0613459A (en) Element isolating method and semiconductor device
JPS61222114A (en) Manufacture of semiconductor substrate