JPS63271510A - モノリシツク集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置に係り、特に電流容量の小さい制
御回路と電流容量の大きい電力用半導体素子を混在した
高耐圧集積回路装置（以後パワーＩＣと記す）の汎用性
と拡張性の向上に関する。

〔従来の技術〕

近年、モータやソレノイドの駆動回路、或いは電源等を
モノリシック集積回路化する需要が著しく、こうした用
途においては高耐圧（１００Ｖ以上）、大電流（ＬＡ以
上）の電力用半導体素子をトランジスタ・トランジスタ
・ロジック（ＴＴＬ）に対してコンパチブルで駆動する
機能が要求される。こうした要望に応えるものが、制御
回路と上記電力用半導体素子を単一の半導体基板に形成
したパワーＩＣである。パワーＩＣ化の利点としては、
高密度集積による小型・軽量化、及び低コろト化と保護
機能を内蔵した制御回路による使い易さ、信頼性の向上
が挙げられる。しかしながら。

上述した各用途毎に機能が異なることから、少量多品種
の製造が必要であり、又、現状では温度上昇の問題から
、制御回路とともに集積化できる電力用半導体素子の電
流容量に１恨度があるという欠点もある。現在のところ
、パワーＩＣの汎用化は難しく、用途別に設計するしか
ない。又、電流容量の増加に関しては例えば１日経エレ
クトロニクス１９８７年１月２６日号Ｐ１３９〜Ｐ１５
４に記載されているように、電力用半導体素子として用
いる電界効果！−ランジスタ（ＭＯ５ＦＩＥＴ）のオン
抵抗を低減し温度上昇を抑制する方法や、電力用半導体
素子と制御回路の熱的な干渉を少なくするレイアウト等
が考えられている。しかしながらこうした対策も、産後
の素子開発に負う所が大きい。

〔発明が解決しようとする問題点〕

上記従来技術は、パワーＩＣの汎用性と拡張性に関して
配慮がされておらず、例えば、負荷の容量に合゛わせで
内蔵する電力用半導体素子を変える多品種の製造のため
コスト高となった。又、温度上昇に対する対策として、
電力用半導体素子と制御回路を十分離す必要があり、チ
ップサイズが増加する問題もあった。

本発明の目的は、電流容量の異なる負荷に対しても適用
が可能で、汎用性、拡張性にも優れたパワーＩＣを提供
することにある。

Ｃ問題点を解決するための手段〕 上記目的は、パワーＩＣに多出力の機能を持たせ、他の
半導体装置を駆動するとともに、該半導体装置との併用
で多様な負荷に対応することにより達成できる。

〔作用〕

本発明によるモノリシックのパワーＩＣは、従来どおり
出力段に電力用半導体素子をスイッチ手段として設け、
制御回路から供給される駆動信号によりスイッチ手段を
オン、オフして負荷への出力電流を制御するとともに、
スイッチ手段がオンの状態において第２の電流を出力す
る機能を有する。この第２の電流ば、負荷への出力電流
に比べて電流容量は小さいが、上記制御回路により発生
と終了の時点を制御できることがら、他の半導体装置に
対する駆動信号として用いることができる。

例えば、パワーＩＣと上記他の半導体装置を並列化して
負荷に供給する電流の容量を増加することが可能となる
他、上記第２の電流を他の半導体装置に対する駆動回路
として用いるなど、パワーＩＣの汎用性、拡張性を向上
できる。

（実施例〕 以下、本発明の一実施例を第１図と第２図を用いて説明
する。

第１図において、１は本発明になる多出力のモノリシッ
ク集積回路装置であり、単一の半導体基板に集積化され
たものである。同図において、制御回路２は外部から入
力する制御信号７に応答して、外部の電源に接続しうる
第１の端子４と、外部の負荷に接続しうる第２の端子５
に接続されたバイポーラトランジスタ、ＭＯＳトランジ
スタ等の半導体スイッチ手段３に駆動信号Ｉ３を供給す
る。スイッチ手段３は駆動信号Ｉ８が供給される場合に
オン状態となり、供給されない場合にはオフ状態にある
。電流工１は、スイッチ手段３がオン状態において図示
されていない外部の負荷に供給する電流であり、電圧Ｖ
ｌは端子５を電位の基準として、スイッチ手段３の両端
の電圧を示す。

第３の端子６は１本発明の特徴である第２の電流■２を
外部に出力する。

電圧Ｖｚは端子５を電位の基準として、上記第３の端子
６の電圧を表す。尚、上記電流Ｉ２は、電圧Ｖｚにより
端子Ｇから端子５に向かって流しうる電流である。

次に、第２図により、本実施例の動作を説明する。同図
は、上述した駆動信号Ｉｓ、電流ＩｚＩｉ。

及び電圧Ｖ　ｉ　Ｖ　ｚのタイムチャートを示している
。

まず、時刻ｔｚ＝ｔｚ及びｔ３〜ｔ４の期間に、制御回
路２から駆動信号工３がスイッチ手段３に与えられ、ス
イッチ手段３はオン状態となり端子４から５に向かって
電流１ｘが流れる。この期間中、制御回路２からは、本
発明の特徴であるところの第２の電流Ｉｚが端子６より
出力される。

この関係を電流Ｉｓ　＊　Ｉｘに対する電圧Ｖｔ。

ｖ２で説明すると、駆動信号Ｉ８が与えられない期間ｔ
　＝　Ｏ＝　ｔ　１では、スイッチ手段３はオフ状態に
あり、端子４と５の間で外部から印加される電源電圧Ｖ
ｏ　をブロックしている。この状態を電圧Ｖｌの高レベ
ルとすれば、一方の電圧ｖ２は。

電流工２が出力されないため、はぼ零であり低レベルの
状態にある。

次に、駆動信号が与えられスイッチ手段３がオン状態に
移ると、Ｖｌはスイッチ手段３を構成する電力用半導体
素子のオン電圧Ｖｏｎまで低下する。

この状態がＶ＋の低レベルに相当する。この時。

Ｖｚには電流工２を流すだけの電位差が生じ、高レベル
の状態にある。

第２図に示すように、電流１１とＩｚ、及び電圧ｖ１と
ｖ２はそれぞれ実質的に同期している。

また、高レベルが電源電圧ｖＯとなるｖｌに比べて、ｖ
２は小さく、高レベルにおいても制御回路の内部の信号
電圧と同程度である。上述の電圧ｖ２の印加により流し
うる電流Ｉ２は信号レベルの電流であり、スイッチ手段
３が流しうる電流Ｉ＋の許容値に比べて小さい、上記の
性質を持つ電流Ｌｘ、電圧■２を出力することが本実施
例の特徴である。

第１図では、第２の電流Ｉ２の発生は制御回路２に持つ
機能としたが、この一実施例としては、第３図に表す構
成で実現できる。即ち、第３図において、制御回路２は
外部から入力する制御信号７に応答して次段に信号を出
力する論理回路２−１と該信号によりスイッチ手段３に
駆動信号工３を出力する第１の駆動回路２−２と、同じ
く上記信号により第２の電流Ｉｓを出力する第２の駆動
回路２−３からなる。ここで、前述の第２図に示した特
性を得るためには、第１の駆動回路２−２と第２の駆動
回路２−３を同期して動作させる必要がある。尚、第３
図に示す実施例では、第１図のスイッチ手段３をＮＰＮ
バイポーラトランジスタで構成している。又、同図で、
８は外部の電源を、９は制御回路用電源を、そして、１
０は外部の負荷を表している。ここで、同図に示した電
源８（正極）、負荷１０及び集積回路装置１で接続され
た閉回路の構成はローサイドスイッチと呼ばれる。これ
に対して、接続の順序を電源（正極）、集積回路装置、
及び負荷とする場合をハイサイドスイッチと呼び、主に
自動車用のランプ、ソレノイド等に対して使用される。

第３図のローサイドスイッチの例では、電流ｉｔは端子
６とスイッチ手段の両端の電位のうち低い側°の端子４
の間で流れる。本発明はローサイドスイッチのみならず
ハイサイドスイッチにも適用しうる。

次に、第２図の特性を得るための他の実施例として、第
４図に示すような構成でも良い。同図ではスイッチ手段
に電圧信号で駆動することができるＭＯ５Ｆ［Ｔ　３を
用いている。

第３図の実施例が制御回路内部で第１及び第２の駆動回
路により、スイッチ手段の駆動信号と第２の電流を発生
させたのに対して、本実施例では、制御回路内部には図
示されていないが、第３図に示した論理回路と上述の第
１の駆動回路が存在し。

第２の駆動回路は無い、即ち、制御回路からＭＯＳＦＥ
Ｔ　３に与える電圧信号を分岐し、次に増幅手段１１を
介して第２の電流を生成し、端子６から出力する・尚、
途中で制御回路によりオン、オフされるスイッチ手段１
２−１及び１２−２が接続されているが、これらはＭＯ
ＳＦＥＴ　３に与える電圧信号の発生と終了の時点と、
端子６から出力する第２の電流の発生と終了の時点をそ
れぞれ、別々に制御するため・である。ただし、両スイ
ッチ手段がオンの状態では、駆動信号と第２の電流は同
期が取られている。

増幅手段１１は、電圧信号を分岐しただけでは第２の電
流の容、量が足りない時、或いは外部からの干渉を避け
るための目的で用いられ、通常のバッファにより構成さ
れる。

１３に示す検出手段は、スイッチ手段３近傍の温度また
はスイッチ手段を流れる電流の少なくとも一方を検出し
、制御回路２に検出信号を与える。

ここで、温度又は電流の一方が所定の値を越える場合に
は、制御回路２はスイッチ手段１２−２をオフし、この
結果、ＭＯＳＦＥＴ　３もオフ状態となり。

負荷に供給される１１！流は遮断される。ただし、制御
回路２内部の図示されていない第１の駆動回路は電圧信
号の出力を続けており、第２の電流の出力は継続される
。

尚、改めて負荷に電流を供給する場合には、スイッチ手
段１２−２をオン状態にすればよい。

このように、駆動信号工８と第２の電流工ｚは、基本的
には同期しているが、スイッチ手段１２−１、及び１２
−２を設けることにより上記Ｉ３と工２を別々に制御す
ることが可能になる。

次に、本発明による集積回路袋［１を用いて、他の半導
体装置を駆動し、該装置と集積回路装置１を併用するこ
とで、汎用性と拡張性を向上する実施例を示す。

まず、第５図は、前述の第４図と同様の構成を持つ集積
回路装置１を用いて、他の半導体素子を直接駆動する例
である。同図で、ＭＯＳＦＥＴ　３−１〜３−６は３相
のインバータ構成に接続されている。

このように、スイッチ手段が複数個存在する場合には、
上記スイッチ手段と同数の第２の端子６−１〜６−６が
設けられ、それぞれの端子から第２の電流を出力してい
る。ここで、各相のＭＯＳＦＥＴでは、上側（３−１，
３−３，３−５）と下側（３−２，３−４，３−６）の
いずれがオン状態にあるかにより、第２の電流の基準と
する電位が異なる。又、相間に対しても、上記基準とす
る゛電位の値が異なる。このため、各ＭＯ５ＦＥＴに対
する電圧駆動信号及び第２の電流に基準とする電位の違
いを与えているのが、レベルシフタ１４である。

前述の第２の電流により駆動される半導体素子（本実施
例では、ＭＯＳＦＥＴ　ｌ　５−１〜１５−６）も３相
のインバータ構成をとる。該素子は、相及び上側から下
側かに関して前記集積回路１内の対応する位置に存在す
るＭＯＳＦＥＴと並列動作が行えるように、これらのＭ
ＯＳＦＥＴの駆動信号を分岐した第２の電流を供給され
る。

尚、このＭＯＳＦＥＴ　１５−１〜１５−６は、単一の
半導体基体内に集積化されたモノリシック集積回路装置
であっても良いし、それぞれ別個の半導体基体に形成さ
れるものであっても良い。

第２図の電流により駆動されるＭＯＳＦＥＴ　１５−１
〜１５−６はそれぞれ、集積回路１内部のＭＯＳＦＥＴ
３−１〜３−６に比べて大きい電流容量を有するものと
する。。

本実施例は３相の負荷を対象としているが、−例として
、Ｕ相の電流を流す場合について動作を説明し、残りの
相に関しては説明を省略する。

始めに、制御回路２はＵ組上段のＭＯＳＦＥＴ　３−１
とＶ組上段のＭＯＳＦＥＴ　３−４をオンするための駆
動信号を出力する。ここで、Ｕ相に対する駆動信号はレ
ベルシフタ１４で電位の基準を電源１８の電圧に等しく
するように変更されている。

上記それぞれの駆動信号は増幅手段１１−１゜及び１１
−４を介して第２の電流を形成し、端子６−３、及び６
−４から出力され、ＭＯＳＦＥＴ　１５−１および１５
−４を駆動し、オン状態とする。この間、上述の駆動信
号と第２の電流には遅延はないものとすれば、上記４つ
のＭＯＳＦＥＴは並列動作が可能となる。

前述のように、ＭＯＳＦＥＴ　１５−１及び１５−４は
に、同じ構成の集積回路どうしを並列に接続して。

出力ｆｆｉ流の増加を図っても良い。即ち、第６図で、
一方の集積回路１−１が端子６−１から出力する第２の
電流Ｉ２を、他方の集積回路１−２の制御回路装置２−
２に入力し、装置１−２を上記電流Ｉ２に同期して動作
させれば良い。この結果、それぞ九の装置におけるスイ
ッチ手段のＭＯＳＦＥＴ　３−１及び３−２は並列動作
し、負荷に対して各装置の出力電流を加え合わせた２倍
の電流を供給できる。

第５図及び第６図の実施例で集積回路１と他の半導体装
置の並列化は、集積回路内部に含まれるＭＯＳＦＥＴで
構成されたスイッチ手段３と、他の半導体装置に含まれ
るＭＯＳＦＥＴが同数であり、これら両ＭＯ５Ｆ［ＥＴ
は対応する位置どうしが並列動作した。しかしながら、
両ＭＯ３ＦＥＴは必ずしも同数である必要はない。

以上述べたように、集積回路１は負荷に電流Ｉｌを供給
するスイッチとして働くとともに、他の半導体装置に第
２の電流Ｉ２を出力することで、ＭＯＳＦＥＴ　３−１
及び３−４に比べて電流容量が大きく、増幅手段を介し
た信号で駆動されるため、ＭＯＳＦＥＴ　１５−１及び
１５−４を流れる出力電流Ｉ４は、　ＭＯＳＦＥＴ　３
−１及び３−４を流れる出力電流Ｉｉに比べて大きく、
Ｉｓ　と■４の分担は制御回路２により継続され、両者
の和が負荷１０に供給される。

次に、負荷１０の容量が変動し、上記ＩｎがＭＯＳＦＥ
Ｔ　３−１及び３−４の電流容量を越える場合には、制
御回路２からの信号によりスイッチ手段１２−２及び１
２−７はオフ状態となり、上記素子をオフする。このと
き、ＭＯＳＦＥＴ　ｌ　５−１及び１５−４を流れる電
流工４が素子の電流容量を越えなければ、スイッチ手段
１２−１及び１２−８はオン状態のままであるが、容量
を越える場合には制御回路からの信号を受けて、これを
オフする。

第５図の実施例では、第２の電流を電流容量の大きいＭ
Ｏ５Ｆｆ？Ｔのゲートに供給し、集積回路１と上記ＭＯ
５ＦＥＴの並列化で負荷に供給する電流の増加を図った
。同様にして、第６図の実施例に示すよう駆動回路とし
ても機能する特徴を持つ。ここで、上記Ｉｓが他の半導
体装置から負荷に供給する電流Ｉ４に比べて十分小さい
場合を考えれば、集積回路１は実質的には、駆動回路と
してのみ働くと考えて良い。

そこで、第７図には、集積回路１をパワートランジスタ
１５のベース駆動回路として用いた実施例を示す。同図
で、集成回路１の端子４は電源８の正極に、また、端子
５はパワートランジスタのベース電極に接続され、スイ
ッチ手段であるＭＯ３ＦＩＥＴ　３はトランジスタのベ
ース電流を制御する・ここで、端子６と端子５の間には
図示した方向にツェナーダイオード１６が接続される。

このツェナーダイオードは、ツェナー特性で一定となる
逆方向電圧ｖ２が、ＭＯＳＦＥＴのしきい値より大きく
。

端子５の電位の基準としたＭＯＳＦＥＴのオン時の駆動
信号電圧Ｖｇよりは小さいものとする。又、パワートラ
ンジスタと電源８の負極の間には、負荷１０とともに過
電流の検出手段１３が設けられている６本実施例で、パ
ワートランジスタ１５の許容する電流容量の範囲で動作
させる時には、スイッチ手段１２−２をオン、１２−１
をオフ状態とする。制御回路２はＭＯＳＦＥＴ　３のゲ
ート電極に駆動信号電圧Ｖｇを印加して該素子をオン状
態とし。

電流工１を流す。こうして、ベース電流Ｉｔを供給され
たトランジスタ１５はオン状態となり、負荷１０に電流
工４を供給する。

電流工４が過電流でない範囲では、上述の動作を継続す
る。しかし、何らかの理由でトランジスタ或いは負荷の
許容する電流容量を超える過電流が発生し、検出手段１
３から制御回路２に検出信号が出力されると、スイッチ
手段１２−１は制御回路２からの信号を受けてオン状態
に変わる。

この結果、ＭＯＳＦＥＴ　３のゲート電圧はツェナーダ
イオードの一定な電圧ｖ２にクランプされ、ベース電圧
Ｉｔは減少し、同時に、負荷に供給する電流Ｘ＆も減少
する。その後、過電流の発生要因が解消されると、再び
スイッチ手段１２−１をオフ状態に戻し、電流工４を通
常のレベルまで増加する。

このように、本実施例では第２の端子６をツェナーダイ
オードを接続して、　ＭＯ５ＦＥＴ３に対する駆動信号
電圧のクランプを行う目的で使用することが特徴である
６ 〔発明の効果〕 本発明によれば、パワーＩＣと電流容量の大きい他の半
導体装置の並列化により出力電流の増加が可能になる他
、パワーＩＣを他の半導体装置の駆動回路として用いる
場合に、過電流発生時のクランプを持たせることができ
る等、パワーＩＣと他の装置との併用で従来のパワーＩ
Ｃにない汎用性と拡張性の向、上が実現できる。

【図面の簡単な説明】

第１図は本発明モノリシック集積回路装置の機能的な構
成図、第２図は第１図の動作説明図、第３図は制御回路
内部で第２の電流を形成する場合のブロック図、第４図
は駆動信号を分岐して第２の電流を形成する場合のブロ
ック図、第５図は他の半導体装置との並列動作を行う場
合のブロック図、第６図は集積回路どうしの並列動作を
行う場合のブロック図、第７図は集積回路を過電流発生
時にクランプ機能を具えた駆動回路として用いる場合の
ブロック図である。 １・・・多出力のモノリシック集積回路装置、２・・・
制御回路、３・・・スイッチ手段及び半導体素子（ＭＯ
３ＦＩＥＴ等）を用いた具体的な構成、４・・・第１の
端子、５・・・第２の端子、６・・・第３の端子、７・
・・制御信号、８・・・外部の電源、９・・・制御回路
用電源。 １０・・・負荷、１１・・・増幅手段、１２・・・スイ
ッチ手段、１３・・・検出手段、１４・・・レベルシフ
タ、１５第　１ロ ア　　佑す９１９４＆−７ｓ 第　２　口

Claims (1)

1. 【特許請求の範囲】 １、外部の電源に接続しうる第１の端子と、外部の負荷
   に接続しうる第２の端子と、前記第１の端子及び前記第
   ２の端子に接続され、駆動信号に応答してオン状態或い
   はオフ状態となり、前記外部の負荷に供給する第１の電
   流を制御する少なくとも１個のスイッチ手段と、外部か
   ら入力される制御信号に応答して前記スイッチ手段に前
   記駆動信号を与える制御回路と、を具えたモノリシック
   集積回路装置において、 第３図の端子を設け、前記第３の端子と前記第１の端子
   又は前記第２の端子との間に、前記外部の負荷に供給す
   る第１の電流の許容される値に比べて小さい値の第２の
   電流を前記駆動信号に応答して流しうることを特徴とす
   るモノリシック集積回路装置。 ２、外部の電源に接続しうる第１の端子と、外部の負荷
   に接続しうる第２の端子と、前記第１の端子及び前記第
   ２の端子に接続され、駆動信号に応答してオン状態或い
   はオフ状態となり、前記外部の負荷に供給する第１の電
   流を制御する少なくとも１個のスイッチ手段と、外部か
   ら入力される制御信号に応答して前記スイッチ手段に前
   記駆動信号を与える制御回路と、を具えたモノリシック
   集積回路装置において、 外部に接続しうる第３の端子を設け、前記スイッチ手段
   がオン状態にある場合には、前記第１の電流を前記外部
   の負荷に供給するとともに、前記第３の端子と前記第１
   の端子又は前記第２の端子との間に、前記外部の負荷に
   供給する第１の電流の許容される値に比べて小さい値の
   第２の電流を前記駆動信号に応答して流しうるとともに
   、 前記スイッチ手段がオフ状態にある場合には、前記第１
   の電流及び前記第２の電流は流し得ないことを特徴とす
   るモノリシック集積回路装置。 ３、特許請求の範囲第１項又は第２項において、前記第
   １の端子と前記第２の端子との間の電圧を第１の電圧、
   前記第３の端子と前記第１の端子又は前記第２の端子と
   の間の電圧を第２の電圧とし、前記第１の電圧が高レベ
   ルの状態では前記第２の電圧は低レベルとなり、前記第
   １の電圧が低レベルの状態では前記第２の電圧は高レベ
   ルになるとともに、高レベル状態での前記第１の電圧は
   、同じく高レベル状態での第２の電圧に比べて大きいこ
   とを特徴とするモノリシック集積回路装置。 ４、特許請求の範囲第１項又は第２項において、前記制
   御回路を構成する半導体素子の耐圧及び電流容量は、前
   記スイッチ手段を構成する半導体素子の耐圧及び電流容
   量に比べて小さくするとともに、前記制御回路と前記ス
   イッチ手段とは、半導体基体内に互いに絶縁分離されて
   形成され、該絶縁分離の耐圧は、前記外部の電源の電圧
   に比べて大きいことを特徴とするモノリシック集積回路
   装置。 ５、特許請求の範囲第４項において、前記駆動信号の発
   生と終了の時点及び、前記第２の電流の発生と終了の時
   点は、それぞれ別々に制御可能であることを特徴とする
   モノリシック集積回路装置。 ６、特許請求の範囲第５項において、前記第２の電流は
   、前記駆動信号に同期することを特徴とするモノリシッ
   ク集積回路装置。 ７、特許請求の範囲第５項において、前記スイッチ手段
   に対して、電流又は温度のうち少なくとも一方を検出す
   る検出手段を具えるとともに、前記検出手段は前記制御
   回路に検出信号を伝達し、前記電流又は温度のうち少な
   くとも一方が所定の値に比べて大きくなる場合には、前
   記検出信号をもとに前記制御回路は前記第１及び前記第
   ２の電流の少なくとも一方を遮断することを特徴とする
   モノリシック集積回路装置。 ８、外部の電源に接続しうる第１の端子と、外部の負荷
   に接続しうる第２の端子と、前記第１及び第２の端子に
   接続され、駆動信号に応答してオン或いはオフ状態とな
   り、前記外部の負荷に供給する第１の電流を制御する少
   なくとも１個のスイッチ手段と、外部から入力する制御
   信号に応答して前記スイッチ手段に前記駆動信号を与え
   る制御回路を具えたモノリシック集積回路装置において
   、 第３の端子を設け、前記スイッチ手段の端子のうち、一
   方の端子を基準電位として、前記第３の端子と前記基準
   電位の間に、前記スイッチ手段が流す第１の電流の許容
   される値に比べて、小さい値の第２の電流を流しうると
   ともに、前記第２の電流は前記第１の電流に同期するこ
   とを特徴とするモノリシック集積回路装置。 ９、特許請求の範囲第８項において、前記基準電位に対
   する、前記スイッチ手段両端の電圧を第１の電圧、前記
   基準電位に対する前記第３の端子の電圧を第２の電圧と
   し、前記第２の電圧は前記第１の電圧に同期するととも
   に、高レベル状態での前記第２の電圧は、同じく高レベ
   ル状態での第１の電圧に比べて小さいことを特徴とする
   モノリシック集積回路装置。 １０、特許請求の範囲第８項において、前記制御回路を
   構成する半導体素子の耐電圧又は電流容量は、前記スイ
   ッチ手段を構成する半導体素子の耐電圧又は電流容量に
   比べて小さくするとともに、前記制御回路と前記スイッ
   チ手段は、半導体基体内に互いに絶縁分離されて形成さ
   れ、該絶縁分離の耐電圧は、前記外部の電源の電圧に比
   べて大きいことを特徴とするモノリシック集積回路装置
   。 １１、特許請求の範囲第１０項において、前記駆動信号
   の発生と終了の時点及び、前記第２の電流の発生と終了
   の時点は、それぞれ別々に制御可能であることを特徴と
   するモノリシック集積回路装置。 １２、特許請求の範囲第１１項において、第１の電流又
   はスイッチ手段近傍の温度のうち少なくとも一方を検出
   する検出手段を具えるとともに、前記検出手段は前記制
   御回路に検出信号を伝達し、前記第１の電流又は温度の
   うち少なくとも一方が所定の値に比べて大きくなる場合
   には、前記第１の電流又は前記第２の電流の少なくとも
   一方を遮断することを特徴とするモノリシック集積回路
   装置。